JP2006165274A - 半導体装置およびその実装方法 - Google Patents
半導体装置およびその実装方法 Download PDFInfo
- Publication number
- JP2006165274A JP2006165274A JP2004354759A JP2004354759A JP2006165274A JP 2006165274 A JP2006165274 A JP 2006165274A JP 2004354759 A JP2004354759 A JP 2004354759A JP 2004354759 A JP2004354759 A JP 2004354759A JP 2006165274 A JP2006165274 A JP 2006165274A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- sealing resin
- resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】半導体素子1と回路基板3とを、半導体素子1の電極上に形成したバンプ2と、前記回路基板3上に設けた配線4とを介して電気的に接合し、半導体素子1と回路基板3の間に封止樹脂5を介在させた半導体装置において、半導体素子1の隣接する2辺から0.6mm以内の隅部に形成した貫通穴11により、封止樹脂5に含まれる吸湿水を脱湿可能とした。
【選択図】図1
Description
一般に、半導体パッケージにおいては、半導体素子31を実装した半導体装置を回路基板33にはんだ付けリフローを行う必要がある。しかしながら、半導体装置の封止の機能を有す樹脂シート35が吸湿している場合では、はんだ付けリフローの急激な温度上昇によって半導体装置内の吸湿水分が急激に体積膨張を起こし、半導体装置の実装部が破壊されたり、また半導体装置の接合部の品質が低下するという問題が生じる。
請求項5記載の発明は、半導体素子の実装面と反対の面の貫通穴の開口部が、封止樹脂の漏出を防止する閉塞用シート状樹脂フィルムにより覆われたものである。
請求項7記載の発明は、吸湿成分により発生する応力を減少可能な材質が、封止樹脂の樹脂材料に添加される無機フィラー量を40〜60w%の範囲とされたものである。
請求項11記載の発明は、前記半導体素子の実装面に反対面の貫通穴開口部を閉塞用シート状樹脂フィルムにより覆った後、加熱して脱湿しつつ加圧して接合し、前記閉塞用シート状樹脂フィルムにより貫通穴からの封止樹脂の漏出を防止するものである。
請求項5または11記載の発明によれば、はんだ付けリフロー時に、閉塞用シート状樹脂フィルムにより貫通穴から封止樹脂が外部に漏出を防止することができる。
[実施の形態1]
まず、半導体装置およびその実装方法の第1の実施の形態を図1を用いて説明する。この第1の実施の形態では、はんだ付け時の温度上昇に封止シート5に含まれる吸湿成分により発生する応力を減少可能な構造が、半導体素子1に形成された貫通穴11により構成されたものである。
図1(a1)〜(a3)に示すように、半導体素子1は、たとえば厚みが0.4mm、サイズが12mm×12mmに形成され、4つの隅部にそれぞれ貫通穴11が形成されている。これら貫通穴11は、隣接する2辺から距離x1=0.6mm以内,y1=0.6mm以内の隅部に中心を有し、内径d1がたとえば0.3mmに形成されている。
上記第1の実施の形態によれば、半導体素子1の隅部に形成された貫通孔11により、貫通孔11を介して樹脂シート5の吸湿成分を良好に逃がすことができ、吸湿成分による体積膨張に起因して発生する応力発生を抑制することができる。また貫通孔11により残った応力を吸収することができる。したがって、はんだ付けリフローによる実装部の破壊や接合部の品質低下を防止することができ、接続信頼性を向上して、乾燥工程や高精度な湿度管理が不要となり、半導体装置の製造コストを低減できる。
第2の実施形態に係る半導体装置および回路基板への半導体素子の実装方法を図2を用いて説明する。この第2の実施の形態では、はんだ付け時の温度上昇に封止シート5に含まれる吸湿成分により発生する応力を減少可能な構造が、回路基板3に形成された貫通穴21により構成されたものである。なお、第1の実施の形態と実施の形態と同一部材には同一符号を付して説明を省略する。
すなわち、樹脂シート(封止樹脂)5が取り付けられる回路基板3の半導体素子実装領域3aの4つの隅部に貫通穴21がそれぞれ形成されている。これら貫通穴21は、半導体素子実装領域3aの隣接する2辺から距離x2=0.6mm以内,y2=0.6mm以内に中心を有し、内径d2がたとえば0.3mmに形成されている。
本発明に係る半導体装置および半導体素子の実装方法の第3の実施形態を説明する。この第3の実施の形態では、はんだ付け時の温度上昇に封止シート5に含まれる吸湿成分により発生する応力を減少可能な材質が、樹脂シート5の透湿度を選択することにより構成されたものである。なお、第1の実施の形態と同一部材には同一符号を付して説明を省略する。
本発明に係る半導体装置および半導体素子の実装方法の第4の実施形態を説明する。はんだ付け時の温度上昇に封止シート5に含まれる吸湿成分により発生する応力を減少可能な材質が、樹脂シート5への無機フィラー添加量を選択して吸湿量を調整することにより構成されたものである。なお、第4の実施形態は図5と同様であり、第1の実施の形態と同一部材には同一符号を付して説明を省略する。
本発明に係る半導体装置および半導体素子の実装方法の第5の実施形態を説明する。この第4の実施の形態では、はんだ付け時の温度上昇に封止シート5に含まれる吸湿成分により発生する応力を減少可能な方法として、半導体素子1と回路基板3との圧着温度条件を選択することにより構成されたものである。なお、第1の実施の形態と同一部材には同一符号を付して説明を省略する。
前記表3によれば、圧着温度が240〜280℃の範囲で吸湿リフロー試験における接続信頼性を向上することができた。ここで、圧着温度が240℃未満では、リフロー加熱時の応力が大きく、実装部の破壊や接合部の品質低下が生じるおそれがあるからであり、また圧着温度が280℃を越えると、逆方向の応力が大きくなりすぎるためである。
2 バンプ
3 回路基板
4 電極
5 樹脂シート
6 貫通穴
7 圧着ツール
11 貫通穴
21 貫通穴
22 閉塞用樹脂
23 閉塞用シート状樹脂フイルム
Claims (14)
- 半導体素子と回路基板とを、前記半導体素子の電極上に形成したバンプと、前記回路基板上に設けた配線とを介して電気的に接合し、前記半導体素子と回路基板の間に封止樹脂を介在させた半導体装置において、
少なくとも半導体素子、回路基板、封止樹脂のいずれかを、はんだ付け時の温度上昇に起因して前記封止樹脂に含まれる吸湿成分により発生する応力を減少可能な構造または材質とした半導体装置。 - 吸湿成分により発生する応力を減少可能な構造が、矩形状の半導体素子の四隅の少なくとも1箇所に設けた貫通穴により構成され、
前記貫通穴の位置が、半導体素子の隅部の隣接する2辺から0.6mm以内に形成された
請求項1記載の半導体装置。 - 吸湿成分により発生する応力を減少可能な構造が、回路基板に形成された貫通穴により構成され、
前記貫通穴の位置が、回路基板の半導体素子実装領域の隣接する2辺から0.6mm以内の隅部に形成された
ことを特徴とする請求項1記載の半導体装置。 - 貫通穴内に、封止樹脂の漏出を防止する閉塞用樹脂が充填された
請求項3記載の半導体装置。 - 半導体素子の実装面と反対の面の貫通穴の開口部が、封止樹脂の漏出を防止する閉塞用シート状樹脂フィルムにより覆われた
請求項3記載の半導体装置。 - 吸湿成分により発生する応力を減少可能な材質が、封止樹脂の樹脂材料の透湿度を32〜58g/m2の範囲とされた
請求項1に記載の半導体装置。 - 吸湿成分により発生する応力を減少可能な材質が、封止樹脂の樹脂材料に添加される無機フィラー量を40〜60w%の範囲とされた
請求項1に記載の半導体装置。 - 回路基板上に設けた配線上に、封止樹脂を介して半導体素子電極上のバンプを電気的に接合するに際し、
半導体素子の隣接する2辺から0.6mm以内の隅部に、貫通穴を形成し、
前記半導体素子、回路基板、封止樹脂のいずれかを加熱して封止樹脂に含まれる吸湿水を前記貫通穴から脱湿しつつ、前記半導体素子と回路基板とを加圧し封止樹脂を硬化させて半導体素子のバンプと回路基板の配線とを接合する
ことを特徴とする半導体装置の実装方法。 - 回路基板上に設けた配線上に、封止樹脂を介して半導体素子電極上のバンプを電気的に接合するに際し、
回路基板上の半導体素子実装領域の隣接する2辺から0.6mm以内の隅部に、貫通穴を形成し、
前記半導体素子、回路基板、封止樹脂のいずれかを加熱して封止樹脂に含まれる吸湿水を前記貫通穴から脱湿しつつ前記半導体素子と回路基板とを加圧し、封止樹脂を硬化させて半導体素子のバンプと回路基板の配線とを接合する
ことを特徴とする半導体装置の実装方法。 - 前記貫通穴内に閉塞用樹脂を充填した後、加熱して脱湿しつつ加圧して接合し、前記閉塞用樹脂により封止樹脂の漏出を防止する
請求項9記載の半導体装置の実装方法。 - 前記半導体素子の実装面に反対面の貫通穴開口部を閉塞用シート状樹脂フィルムにより覆った後、加熱して脱湿しつつ加圧して接合し、前記閉塞用シート状樹脂フィルムにより貫通穴からの封止樹脂の漏出を防止する
請求項9記載の半導体装置の実装方法。 - 回路基板上に設けた配線上に、封止樹脂を介して半導体素子電極上のバンプを電気的に接合するに際し、
前記封止樹脂の樹脂材料の透湿度を、32g/m2以上で58g/m2以下とし、
前記半導体素子、回路基板、封止樹脂のいずれかを加熱して封止樹脂に含まれる吸湿水を脱湿しつつ前記半導体素子と回路基板とを加圧して封止樹脂を硬化させ半導体素子のバンプと回路基板の配線とを接合する
半導体装置の実装方法。 - 回路基板上に設けた配線上に、封止樹脂を介して半導体素子電極上のバンプを電気的に接合するに際し、
前記封止樹脂の樹脂材料の無機フィラー量を、40〜60w%の範囲とし、
前記半導体素子、回路基板、封止樹脂のいずれかを加熱して封止樹脂に含まれる吸湿水を脱湿しつつ前記半導体素子と回路基板とを加圧して封止樹脂を硬化させ半導体素子のバンプと回路基板の配線とを接合する
半導体装置の実装方法。 - 半導体素子の圧着時の封止樹脂の加熱温度を240〜280℃の範囲とした
請求項12または13に記載の半導体装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004354759A JP4436748B2 (ja) | 2004-12-08 | 2004-12-08 | 半導体装置およびその実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004354759A JP4436748B2 (ja) | 2004-12-08 | 2004-12-08 | 半導体装置およびその実装方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009256088A Division JP5230580B2 (ja) | 2009-11-09 | 2009-11-09 | 半導体装置およびその実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006165274A true JP2006165274A (ja) | 2006-06-22 |
JP4436748B2 JP4436748B2 (ja) | 2010-03-24 |
Family
ID=36666943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004354759A Expired - Fee Related JP4436748B2 (ja) | 2004-12-08 | 2004-12-08 | 半導体装置およびその実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4436748B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210017144A (ko) | 2019-08-07 | 2021-02-17 | 삼성디스플레이 주식회사 | 표시장치 및 이의 제조 방법 |
-
2004
- 2004-12-08 JP JP2004354759A patent/JP4436748B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4436748B2 (ja) | 2010-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8110933B2 (en) | Semiconductor device mounted structure and semiconductor device mounted method | |
US7190066B2 (en) | Heat spreader and package structure utilizing the same | |
US7344916B2 (en) | Package for a semiconductor device | |
US7554191B2 (en) | Semiconductor device having a heatsink plate with bored portions | |
US7432601B2 (en) | Semiconductor package and fabrication process thereof | |
JP4203031B2 (ja) | 積層型電子部品の製造方法 | |
JP2005101125A (ja) | 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器 | |
US7638418B2 (en) | Wiring substrate of a semiconductor component comprising rubber-elastic pads embedded in said wiring substrate and method for producing the same | |
US7612450B2 (en) | Semiconductor package including dummy board and method of fabricating the same | |
JP2010050262A (ja) | 半導体装置及びその製造方法 | |
JP2009105209A (ja) | 電子装置及びその製造方法 | |
KR100823699B1 (ko) | 플립칩 어셈블리 및 그 제조 방법 | |
KR100608610B1 (ko) | 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지 | |
WO2008072491A1 (ja) | Icチップ実装パッケージ及びその製造方法 | |
JP5230580B2 (ja) | 半導体装置およびその実装方法 | |
JP2010135501A (ja) | 半導体装置の製造方法 | |
JP4436748B2 (ja) | 半導体装置およびその実装方法 | |
JP2008277457A (ja) | 積層型半導体装置および実装体 | |
JP2001127194A (ja) | フリップチップ型半導体装置及びその製造方法 | |
US20050006793A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
JP2003297977A (ja) | 電子部品の製造方法 | |
JP2000277564A (ja) | 半導体装置及びその製造方法 | |
KR100997790B1 (ko) | 반도체 패키지용 기판 및 그의 제조 방법 | |
JP2002368030A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP6019983B2 (ja) | 半導体パッケージの検査方法並びにそれを用いた実装方法および実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070905 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20080430 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Written amendment |
Effective date: 20091109 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20091228 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |