JP4203031B2 - 積層型電子部品の製造方法 - Google Patents

積層型電子部品の製造方法 Download PDF

Info

Publication number
JP4203031B2
JP4203031B2 JP2005048236A JP2005048236A JP4203031B2 JP 4203031 B2 JP4203031 B2 JP 4203031B2 JP 2005048236 A JP2005048236 A JP 2005048236A JP 2005048236 A JP2005048236 A JP 2005048236A JP 4203031 B2 JP4203031 B2 JP 4203031B2
Authority
JP
Japan
Prior art keywords
electronic component
insulating resin
bonding
resin
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005048236A
Other languages
English (en)
Other versions
JP2005303267A (ja
Inventor
淳 芳村
忠宣 大久保
吉昭 杉崎
享 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005048236A priority Critical patent/JP4203031B2/ja
Publication of JP2005303267A publication Critical patent/JP2005303267A/ja
Application granted granted Critical
Publication of JP4203031B2 publication Critical patent/JP4203031B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明は複数個の電子部品を積層して構成した積層型電子部品の製造方法に関する。
近年、半導体装置の小型化や高密度実装化等を実現するために、1つのパッケージ内に複数の半導体素子（半導体チップ）を積層して封止したスタック型マルチチップパッケージが実用化されている。スタック型マルチチップパッケージにおいては、複数の半導体素子が回路基板上にダイアタッチ材等の接着剤を介して順に積層されている。各半導体素子の電極パッドは、回路基板の電極部とボンディングワイヤを介して電気的に接続されている。そして、このような積層構造体を封止樹脂でパッケージングすることによって、スタック型マルチチップパッケージが構成される。
上記したようなスタック型マルチチップパッケージにおいて、上段側の半導体素子が下段側の半導体素子より小さい場合には、下段側の半導体素子のボンディングワイヤに上段側の半導体素子が干渉することはない。しかし、このような構成では適用可能な半導体素子が大幅に制限されることから、同形状の半導体素子同士や上段側が下段側より大きい半導体素子まで適用範囲を広げることが進められている。ここで、同形状の半導体素子同士や上段側に下段側より大形状の半導体素子を積層する場合には、下段側の半導体素子のボンディングワイヤと上段側の半導体素子とが接触するおそれがある。このため、ボンディングワイヤの接触による絶縁不良やショート等の発生を防止することが重要となる。
そこで、下段側の半導体素子に接続されたボンディングワイヤの高さより上段側の半導体素子の下面が高くなるように厚さを設定したスペーサを、上下の半導体素子間に配置することが行われている（例えば特許文献１，２参照）。半導体素子間にスペーサを配置した構造では、スペーサで形成した空間内にボンディングワイヤを配置すると共に、このボンディングワイヤが配置された空間を接着剤樹脂等で封止する必要がある。この際、ボンディングワイヤが配置された空間に充填する樹脂量が不十分であると、ワイヤ下部に樹脂の未充填部が生じやすいという問題がある。
また、スペーサを用いることなく、半導体素子間にボンディングワイヤの接触を防止する空間を形成することも行われている。例えば、特許文献３には半導体素子間を接着する絶縁性接着剤層の厚さを、ボンディングワイヤの高さより厚くした半導体装置が記載されている。ボンディングワイヤの一部は絶縁性接着剤層内に配置される。特許文献４には下段側の半導体素子上に絶縁用樹脂層と固定用樹脂層を順に形成した後、上段側の半導体素子を配置して固定した構造が記載されている。さらに、特許文献５には上段側の半導体素子の裏面を絶縁処理することにより、ボンディングワイヤと半導体素子との接触による絶縁不良やショート等を防ぐことが記載されている。
特開2003-179200号公報 特開2003-218316号公報 特開2004-072009号公報 特開平08-288455号公報 特開2004-193363号公報
上述したように、半導体素子間にスペーサを配置した構造を有する半導体装置は、ボンディングワイヤの下部空間に樹脂の未充填部が生じやすいという問題を有している。ワイヤ下部の樹脂の未充填部には、その後の樹脂モールド工程においても樹脂を充填することが困難であることから、樹脂の未充填部に起因する気泡が残存することになる。半導体装置内に気泡が発生すると、吸湿や半田リフロー等に対する信頼性試験で気泡を起点とした剥離やリーク等が生じやすくなり、半導体装置の信頼性が損なわれる。樹脂の未充填部の発生を防ぐ手法としては、低粘度の接着剤樹脂を使用したり、接着剤樹脂の充填量を増加させることが考えられる。しかし、これらの場合には素子端面からの樹脂のはみ出し（ブリード）や樹脂の上方への這い上がり等の問題が生じる。
一方、半導体素子間の空間を接着剤層で維持する構造（スペーサを省いた構造）においては、高粘度の接着剤樹脂を使用して接着剤層の形状を保持する必要がある。このように高粘度の接着剤樹脂を使用すると、上述したワイヤ下部の樹脂未充填部がさらに発生しやすくなる。特に、スペーサを用いることなく複数の半導体素子を積層した半導体装置においては、接着剤層がスペーサと封止樹脂の機能を兼ねるため、形状の維持と充填性の向上を両立させることは困難である。
上述したように、従来のスタック型マルチチップパッケージ構造を適用した半導体装置においては、ボンディングワイヤの下部に樹脂の未充填部が生じやすく、この樹脂未充填部が気泡として残存することで半導体装置の信頼性を低下させるという問題がある。特に、スペーサを用いていない半導体装置では、ボンディングワイヤの接触を防止する層形状を保持した上で、接着剤樹脂の充填性を向上させることが困難となっている。このような問題は複数の半導体素子を積層した半導体装置に限らず、各種の電子部品を積層してパッケージングした積層型電子部品においても同様に生じている。
本発明はこのような課題に対処するためになされたもので、ボンディングワイヤ下部の樹脂未充填部に起因する気泡の発生を抑制した上で、下段側の電子部品のボンディングワイヤと上段側の電子部品との接触に基づく絶縁不良やショート等の発生を防止する空間を維持することを可能にした積層型電子部品の製造方法を提供することを目的としている。
本発明の一態様に係る積層型電子部品の製造方法は、電極部を有する基板上に第１の接着層を介して第１の電極パッドを有する第１の電子部品を接着する工程と、前記電極部と前記第１の電極パッドとを、第１のボンディングワイヤを介して電気的に接続する工程と、前記第１の電子部品と前記第１のボンディングワイヤとの間の空間に、充填時粘度が1Pa・s以上1000Pa・s未満の範囲の熱硬化性樹脂からなる第１の絶縁性樹脂を充填する工程と、前記第１の電子部品上に第２の電極パッドを有する第２の電子部品を接着する工程であって、接着時粘度が1kPa・s以上100kPa・s以下の範囲の熱硬化性樹脂からなる第２の絶縁性樹脂を前記第１の電子部品と前記第２の電子部品との間に配置し、前記第１の絶縁性樹脂と前記第２の絶縁性樹脂とを同時に硬化させることによって、前記第１の電子部品と前記第２の電子部品との間の空間を前記第１の絶縁性樹脂と前記第２の絶縁性樹脂とを有する第２の接着層で封止しつつ、前記第１の電子部品と前記第２の電子部品とを接着する工程と、前記電極部と前記第２の電極パッドとを、第２のボンディングワイヤを介して電気的に接続する工程とを具備することを特徴としている。あるいは、電極部を有する基板上に第１の接着層を介して第１の電極パッドを有する第１の電子部品を接着する工程と、前記電極部と前記第１の電極パッドとを、第１のボンディングワイヤを介して電気的に接続する工程と、前記第１の電子部品と前記第１のボンディングワイヤとの間の空間に、充填時粘度が1Pa・s以上1000Pa・s未満の範囲の熱硬化性樹脂からなる第１の絶縁性樹脂を充填し、前記第１の絶縁性樹脂を硬化させる工程と、前記第１の電子部品上に第２の電極パッドを有する第２の電子部品を接着する工程であって、接着時粘度が1kPa・s以上100kPa・s以下の範囲の熱硬化性樹脂からなる第２の絶縁性樹脂を前記第１の電子部品と前記第２の電子部品との間に配置し、前記第２の絶縁性樹脂を硬化させることによって、前記第１の電子部品と前記第２の電子部品との間の空間を前記第１の絶縁性樹脂と前記第２の絶縁性樹脂とを有する第２の接着層で封止しつつ、前記第１の電子部品と前記第２の電子部品とを接着する工程と、前記電極部と前記第２の電極パッドとを、第２のボンディングワイヤを介して電気的に接続する工程とを
具備することを特徴としている。
本発明の他の態様に係る積層型電子部品の製造方法は、電極部を有する基板上に第１の接着層を介して第１の電極パッドを有する第１の電子部品を接着する工程と、前記電極部と前記第１の電極パッドとを、第１のボンディングワイヤを介して電気的に接続する工程と、前記第１の電子部品と前記第１のボンディングワイヤとの間の空間に光硬化型絶縁性樹脂を充填し、前記光硬化型絶縁性樹脂に光を照射して硬化させる工程と、前記第１の電子部品上に第２の電極パッドを有する第２の電子部品を接着する工程であって、接着時粘度が1kPa・s以上100kPa・s以下の範囲の熱硬化型絶縁性樹脂を前記第１の電子部品と前記第２の電子部品との間に配置し、前記熱硬化型絶縁性樹脂を硬化させることによって、前記第１の電子部品と前記第２の電子部品との間の空間を前記光硬化型絶縁性樹脂と前記熱硬化型絶縁性樹脂とを有する第２の接着層で封止しつつ、前記第１の電子部品と前記第２の電子部品とを接着する工程と、前記電極部と前記第２の電極パッドとを、第２のボンディングワイヤを介して電気的に接続する工程とを具備することを特徴としている。
本発明の態様に係る積層型電子部品の製造方法においては、第１の電子部品と第１のボンディングワイヤとの間の空間に充填時粘度が1Pa・s以上1000Pa・s未満の絶縁性樹脂や光硬化型絶縁性樹脂を予め充填している。このため、第１の電子部品と第２の電子部品との接着に高粘度の絶縁性樹脂を使用して接着層の形状を保持した上で、ボンディングワイヤ下部の樹脂未充填部に起因する気泡の発生等を抑制することができる。従って、積層型電子部品の信頼性や製造歩留まり等を高めることが可能となる。
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて述べるが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
図１は本発明の積層型電子部品をスタック型マルチチップ構造の半導体装置に適用した第１の実施形態の構成を模式的に示す断面図である。同図に示す半導体装置１は、素子搭載用の基板２を有している。素子搭載用基板２は電子部品を搭載することが可能で、かつ回路を有するものであればよい。このような基板２としては、絶縁基板や半導体基板等の表面や内部に回路を形成した回路基板、あるいはリードフレームのような素子搭載部と回路部とを一体化した基板等を用いることができる。
図１に示す半導体装置１は、素子搭載用基板として回路基板２を有している。回路基板２を構成する基板には、樹脂基板、セラミックス基板、ガラス基板等の絶縁基板、あるいは半導体基板等、各種の材料からなる基板を適用することができる。樹脂基板を適用した回路基板としては、一般的な多層銅張積層板（多層プリント配線板）等が挙げられる。このような回路基板２の下面側には、半田バンプ等の外部接続端子３が設けられている。
回路基板２の素子搭載面となる上面側には、外部接続端子３と例えば内層配線（図示せず）を介して電気的に接続された電極部４が設けられている。電極部４はワイヤボンディング部となるものである。このような回路基板２の素子搭載面（上面）には、第１の電子部品として第１の半導体素子５が第１の接着層６を介して接着されている。第１の接着層６には一般的なダイアタッチ材（ダイアタッチフィルム等）が用いられる。第１の半導体素子５の上面側に設けられた第１の電極パッド（図示せず）は、第１のボンディングワイヤ７を介して回路基板２の電極部４と電気的に接続されている。
さらに、第１の半導体素子５上には第２の電子部品として第２の半導体素子８が第２の接着層９を介して接着されている。第２の半導体素子８は第１の半導体素子５と同形またはそれより大形の形状を有している。第２の半導体素子８の上面側に設けられた第２の電極パッド（図示せず）は、第２のボンディングワイヤ１０を介して回路基板２の電極部４と電気的に接続されている。
第１の半導体素子５と第１のボンディングワイヤ７との間の空間には、図２の拡大図に示すように、充填時粘度が1Pa・s以上1000Pa・s未満の範囲の第１の絶縁性樹脂１１が充填されている。なお、符号１２は第１の半導体素子５の上面側に設けられた第１の電極パッドである。第２の接着層９は第１の絶縁性樹脂１１の充填部を除いて、接着時粘度が1kPa・s以上100kPa・s以下の第２の絶縁性樹脂（接着剤樹脂）により構成されている。すなわち、第１の半導体素子５と第２の半導体素子８とは、主として第２の絶縁性樹脂からなる第２の接着層９を介して接着されている。
第１の絶縁性樹脂１１は、第１のボンディングワイヤ７を第１の半導体素子５の電極パッドにボンディングした後、第２の半導体素子８の接着工程に先立って、第１の半導体素子５と第１のボンディングワイヤ７との間の空間に充填されたものである。このように、予め第１の半導体素子５と第１のボンディングワイヤ７との間の空間に、第１の絶縁性樹脂１１を充填しておくことによって、ワイヤ下部の樹脂未充填部に基づく気泡の発生等を確実に防ぐことができる。
さらに、ワイヤ下部の樹脂未充填部の発生を懸念する必要がないため、第２の接着層９を主として構成する第２の絶縁性樹脂には、その形状（設定した層厚等）を維持することが可能な高粘度の接着剤樹脂を適用することができる。これによって、第２の接着層（第２の絶縁性樹脂層）９に第１および第２の半導体素子５、８間の空間を保持する機能を良好に付与することが可能となる。このような高粘度の第２の絶縁性樹脂から主としてなる第２の接着層９によれば、第１のボンディングワイヤ７が第２の半導体素子８に接触して絶縁不良やショート等が発生することを再現性よく抑制することができる。
第１の絶縁性樹脂１１は、例えば図３に示すように、第１の半導体素子５と第１のボンディングワイヤ７との間の空間毎に充填する。図３に示す第１の絶縁性樹脂１１は、例えば絶縁性樹脂ペーストを順にポッティングすることによって、第１の半導体素子５と第１のボンディングワイヤ７との間の空間にそれぞれ充填することができる。このような第１の絶縁性樹脂１１の充填構造は、第１のボンディングワイヤ７の形成ピッチが比較的広い場合に有効であり、第２の接着層９の体積計算が容易であるというような利点がある。
第１の絶縁性樹脂１１は図４に示すように、第１の半導体素子５と第１のボンディングワイヤ７との間の空間全体を繋ぐように充填してもよい。図４に示す第１の絶縁性樹脂１１は、例えば絶縁性樹脂ペーストをスクリーン印刷することによって、第１の半導体素子５と第１のボンディングワイヤ７との間の空間全体に充填することができる。このような第１の絶縁性樹脂１１の充填構造は、第１のボンディングワイヤ７の形成ピッチが比較的狭い場合に有効であり、第１のボンディングワイヤ７の変形防止に対しても効果を示す。
第１の絶縁性樹脂１１は、第１の半導体素子５と第１のボンディングワイヤ７との間の空間に充填するものであるため、そのような空間への良好な充填性を確保する上で、充填時粘度が1Pa・s以上1000Pa・s未満の絶縁性樹脂が用いられる。第１の絶縁性樹脂１１の充填時粘度が1000Pa・s以上であると、第１の半導体素子５と第１のボンディングワイヤ７との間の空間への充填性が低下して未充填部が発生しやすくなる。第１の絶縁性樹脂１１の充填時粘度は充填性を高めるために500Pa・s以下とすることが好ましい。一方、第１の絶縁性樹脂１１の充填時粘度が1Pa・s未満であると、逆に軟らかすぎることで未充填部が発生したり、また周囲へのはみ出し（ブリード）等が生じるおそれがある。第１の絶縁性樹脂１１の充填時粘度は10〜50Pa・sの範囲であることがより好ましい。
上述したような充填時粘度を有する第１の絶縁性樹脂１１には、例えばエポキシ樹脂やシリコーン樹脂等の熱硬化性樹脂が用いられる。充填時粘度は第１の絶縁性樹脂１１を構成する熱硬化性樹脂組成物の組成等で調整してもよいし、また充填工程における第１の半導体素子５の温度（例えば加熱温度）で調整することも可能である。上記した空間に充填した熱硬化性樹脂からなる第１の絶縁性樹脂１１は、第２の半導体素子８の接着工程前に熱処理を施して硬化させてもよいし、また第２の半導体素子８を接着する第２の接着層９の硬化処理時に同時に硬化させてもよい。
第１の絶縁性樹脂１１の充填部を除く第２の接着層９には、第１のボンディングワイヤ７の配置領域となる層形状が維持されるように、接着時粘度が1kPa・s以上100kPa・s以下の第２の絶縁性樹脂が用いられる。第２の絶縁性樹脂の接着時粘度が100kPa・sを超えると硬すぎて、第１のボンディングワイヤ７を良好に層内に取り込むことができない。このため、第１のボンディングワイヤ７を押し潰してしまうおそれがある。一方、第２の絶縁性樹脂の接着時粘度が1kPa・s未満であると軟らかすぎて、第１のボンディングワイヤ７が第２の半導体素子８に接触したり、また樹脂が素子端面からはみ出すおそれがある。第２の絶縁性樹脂の接着時粘度は1〜50kPa・sの範囲であることがより好ましく、さらには1〜20kPa・sの範囲であることが望ましい。
第２の接着層９を主として構成する第２の絶縁性樹脂には、例えばエポキシ樹脂のような熱硬化性樹脂が用いられる。熱硬化性樹脂の接着時粘度は、熱硬化性樹脂組成物の組成等で調整してもよいし、また接着工程における加熱温度で調整することも可能である。図５はエポキシ樹脂からなるダイアタッチ材の粘度特性の一例を示している。図５に示す粘度特性を有するダイアタッチ材は、接着時温度を約70〜160℃の範囲とすることで接着時粘度を100kPa・s以下とすることができる。また、接着時温度を約90〜140℃の範囲とすることで接着時粘度を50kPa・s以下とすることができる。
また、第２の絶縁性樹脂で第２の接着層９を形成する際に、例えば熱硬化性樹脂組成物の乾燥温度を適宜に調整することによっても、接着工程の加熱温度に対して適度な粘度を有する第２の接着層（第２の絶縁性樹脂層）９を得ることができる。ここで言う乾燥温度とは、例えば熱硬化性樹脂組成物を第２の半導体素子８の裏面に塗布した後、この樹脂塗膜を半硬化状態（Ｂステージ状態）とするための温度を示すものである。半硬化状態の熱硬化性樹脂層は、半硬化させた温度（乾燥温度）以上に加熱することで軟化もしくは溶融させることができるため、乾燥温度と接着時の加熱温度とを適宜に調整することで、所望の接着時粘度を得ることができる。
第１の絶縁性樹脂１１および第２の絶縁性樹脂層９は、第１の半導体素子５と第２の半導体素子８とを接着すると共に、半導体素子５、８間を封止する樹脂層を構成するものである。上述したように、第２の接着層９を主として構成する第２の絶縁性樹脂には高粘度の樹脂を用いており、第１の絶縁性樹脂１１には低粘度の樹脂を用いている。このような絶縁性樹脂の硬化前の粘度特性の違いに基づいて、第２の接着層９は2種類の絶縁性樹脂で構成されている。
上述したように、2種類の絶縁性樹脂で第２の接着層９を構成することによって、ワイヤ下部の樹脂未充填部に基づく気泡の発生等を防いだ上で、封止樹脂層を兼ねる第２の接着層９に第１および第２の半導体素子５、８間の空間を保持する機能を良好に付与することができる。
そして、回路基板２上に積層、配置された第１および第２の半導体素子５、８を、例えばエポキシ樹脂のような封止樹脂１３を用いて封止することによって、スタック型マルチチップパッケージ構造の半導体装置１が構成される。なお、図１では2個の半導体素子５、８を積層した構造について説明したが、半導体素子の積層数はこれに限られるものではなく、3個もしくはそれ以上であってもよいことは言うまでもない。3個以上の半導体素子を積層して半導体装置を構成する場合、半導体素子間に存在するボンディングワイヤの下部空間には低粘度の絶縁性樹脂を予め充填する。
上述した実施形態の半導体装置１は、例えば以下のようにして作製される。まず、回路基板２上に第１の接着層６を用いて第１の半導体素子５を接着する。続いて、ワイヤボンディング工程を実施して、第１のボンディングワイヤ７で回路基板２の電極部４と第１の半導体素子５の電極パッドとを電気的に接続する。次いで、第１の半導体素子５と第１のボンディングワイヤ７との間の空間に、充填時粘度が1Pa・s以上1000Pa・s未満の範囲の第１の絶縁性樹脂１１を充填する。第１の絶縁性樹脂１１は上述したように各空間毎にポッティングして充填してもよいし、また空間全体を繋ぐように印刷して充填してもよい。第１の絶縁性樹脂１１には必要に応じて硬化処理を施す。
次に、第１の半導体素子５を接着した回路基板２を加熱ステージ上に載置する。一方、下面側に第２の接着層（第２の絶縁性樹脂層）９を形成した第２の半導体素子８を実装ツールで保持する。実装ツールは例えば半導体素子８の吸着保持手段と加熱機構とを備えている。実装ツールに保持された第２の半導体素子８を、第１の半導体素子５に対して位置合せした後に下降させ、第２の接着層９を第１の半導体素子５に押し当てる。この際、加熱ステージおよび実装ツールの少なくとも一方を用いて第２の接着層（第２の絶縁性樹脂層）９を加熱し、その粘度が1〜100kPa・sの範囲となるように調整する。加熱形態は第２の接着層９の接着時粘度や接着速度等を考慮して適宜に選択することができる。
第２の接着層（第２の絶縁性樹脂層）９はその接着時粘度に基づいて、第１および第２の半導体素子５、８間の空間を保持する機能を有しているため、第１のボンディングワイヤ７と第２の半導体素子８との接触を抑制することができる。このような状態で第２の接着層（第２の絶縁性樹脂層）９を硬化させることによって、第１のボンディングワイヤ７の下部空間に樹脂未充填部が生じることを防止しつつ、第１のボンディングワイヤ７と第２の半導体素子８との接触による絶縁不良やショート等の発生をより有効に抑制することができる。これらによって、信頼性や動作特性等をより一層向上させたスタック型マルチチップパッケージ構造の半導体装置１を実現することが可能となる。
上述した実施形態の半導体装置１は、接着時粘度が1〜100kPa・sの範囲の第２の接着層９で第１のボンディングワイヤ７と第２の半導体素子８との接触を抑制している。これに加えて、例えば図６に示すように、第２の半導体素子８の下面、すなわち第１の半導体素子５との接着面（積層面）に絶縁層１４を形成してもよい。第２の半導体素子８の下面側に絶縁層１４を設けることによって、第１のボンディングワイヤ７と第２の半導体素子８との接触に伴う絶縁不良やショート等の発生をより確実に防止することができる。絶縁層１４には接着温度に対して耐熱性を有する絶縁性樹脂等が用いられる。
第２の半導体素子８の下面に絶縁層１４を設ける場合には、例えば図７に示すように、第１のボンディングワイヤ７を積極的に絶縁層１４と当接させ、これによって第１のボンディングワイヤ７を回路基板２側に変形させるようにしてもよい。すなわち、絶縁層１４は単に第１のボンディングワイヤ７と第２の半導体素子８との接触に伴うショート等を抑制するだけでなく、第１のボンディングワイヤ７を積極的に回路基板２側に変形させる層として利用することができる。このように、絶縁層１４を利用して第１のボンディングワイヤ７を回路基板２側に変形させることによって、半導体装置１のより一層の薄型化を実現することが可能となる。
ここで、図７および図８を参照して、第１のボンディングワイヤ７の変形に基づく半導体装置１の薄型化について述べる。図７は第１のボンディングワイヤ７を絶縁層１４に当接させて積極的に変形させた場合の例を示す図である。図８は第１のボンディングワイヤ７が絶縁層１４に当接していない場合の例を示す図である。第１の半導体素子５の直上における第１のボンディングワイヤ７の最大高さｈの許容範囲が60±15μmであるとする。図８に示すように、絶縁層１４が単に絶縁不良やショート等の発生を防止する機能しか有していない場合には、第２の接着層９の厚さｔ2はワイヤ高さｈの許容範囲（60±15μm）における上限値（60＋15＝75μm）に設定する必要がある。
これに対して、図７ではワイヤ高さｈの標準値である60μmを超えるボンディングワイヤを、第２の半導体素子８の下面に設けた絶縁層１４に当接させて回路基板２側に変形させている。すなわち、第２の接着層９の厚さｔ1をワイヤ高さｈの標準値である60μmに設定し、実際のワイヤ高さｈを60−15μm（45〜60μm）の範囲としている。このように、第１のボンディングワイヤ７を構成する複数本のワイヤのうち、少なくとも一部（この例ではワイヤ高さｈの標準値を超えたボンディングワイヤ）を積極的に絶縁層１４に当接させて変形させることによって、ワイヤ高さｈの許容範囲によらずに、第２の接着層９の厚さｔ1を設定することができる。従って、図８に示した装置構造に比べて、半導体装置１の厚さをより一層薄型化することが可能となる。
第２の接着層９の厚さｔ1をワイヤ高さｈの標準値（60μm）に設定した構成はあくまでも一例であり、第２の接着層９の厚さｔ1はこれに限られるものではない。第２の接着層９の厚さｔ1は、ワイヤ高さｈの標準値（60μm）以下の範囲で適宜に設定することができる。例えば、ワイヤ高さｈの許容範囲（60±15μm）における下限値（60−15＝45μm）に設定することも可能である。このような構成によれば、実際のワイヤ高さｈは45μmで一定となり、半導体装置１をさらに薄型化することができる。なお、第２の接着層９の厚さｔ1はワイヤ高さｈの下限値以下とすることも可能であるが、この場合にはボンディングワイヤ７の変形度合いが増大して接続不良等が発生しやすくなる。このため、第２の接着層９の厚さｔ1はワイヤ高さｈの許容範囲内で設定することが好ましい。
第２の半導体素子８の下面側に設ける絶縁層１４は、例えば第２の接着層９の接着時温度に対する耐熱性と第１のボンディングワイヤ７を変形させることが可能な強度とを有する絶縁性樹脂により構成され、その具体的な材料については特に限定されるものではない。絶縁層１４の具体的な構成材料としては、ポリイミド樹脂、シリコーン樹脂、エポキシ樹脂、アクリル樹脂等の熱硬化性樹脂が挙げられる。このような絶縁性樹脂からなる絶縁層１４は、例えば樹脂フィルムの接着や樹脂組成物の塗布・硬化等により形成することができる。また、樹脂フィルムを適用して絶縁層１４を形成する場合、絶縁層１４を構成する樹脂フィルムに第２の接着層９となる第２の絶縁性樹脂層を形成した2層構造のフィルムを用いることも可能である。
図７に示した半導体装置１は、例えば以下のようにして作製される。まず、図９（ａ）に示すように、回路基板２上に第１の接着層６を用いて第１の半導体素子５を接着する。続いて、ワイヤボンディング工程を実施して、第１のボンディングワイヤ７で回路基板２の電極部４と第１の半導体素子５の電極パッドとを電気的に接続する。次いで、第１のボンディングワイヤ７と第１の半導体素子５との間の空間に第１の絶縁性樹脂１１を充填する。第１の絶縁性樹脂１１の充填工程は前述した通りである。
次に、図９（ｂ）に示すように、第１の半導体素子５を接着搭載した回路基板２を加熱ステージ２１上に載置する。一方、下面側に絶縁層１４および第２の接着層９を順に形成した第２の半導体素子８を実装ツール２２で保持する。実装ツール２２は例えば半導体素子８の吸着保持手段と加熱機構とを備えている。次いで、実装ツール２２に保持された第２の半導体素子８を、第１の半導体素子５に対して位置合せした後に下降させ、第２の接着層９を第１の半導体素子５に押し当てる。この際、加熱ステージ２１および実装ツール２２の少なくとも一方を用いて第２の接着層９を加熱し、その粘度が1〜100kPa・sの範囲となるように調整する。第２の接着層９の厚さは、例えばワイヤ高さｈの標準値もしくはそれ以下に設定しておく。
第２の接着層９の厚さをワイヤ高さｈの標準値に設定した場合、第２の接着層９を第１の半導体素子５に押し付ける過程で、標準値に対してプラス側の高さを有する第１のボンディングワイヤ７は絶縁層１４と接触して回路基板２側に変形する（図９（ｃ））。実装ツール２２による第２の半導体素子８の第１の半導体素子５への押付け力（荷重）は、第１のボンディングワイヤ７の変形能や変形させるワイヤの本数等を考慮して適宜に設定する。例えば、直径25μmのボンディングワイヤを10μm変形させるのに7gの荷重が必要であるとした場合、接着時の荷重は［（変形に要する荷重（例えば7g））×（ワイヤ本数）×1.2倍）］程度とすることが好ましい。このような状態で第２の接着層９を例えば加熱して硬化させる。
上述したように、第２の接着層９を第１の半導体素子５に押し付ける過程で、第１のボンディングワイヤ７の少なくとも一部を絶縁層１４に当接させて回路基板２側に変形させることによって、第１のボンディングワイヤ７の高さをいずれもワイヤ高さｈの標準値以下に揃えることができる。言い換えると、第１のボンディングワイヤ７の高さはいずれも第２の接着層９の厚さ以下となるため、第２の接着層９の厚さに基づいて半導体装置１全体をより一層薄型化することが可能となる。また、第１のボンディングワイヤ７と第２の半導体素子８との絶縁は絶縁層１４により維持されるため、絶縁不良やショート等が生じることもない。これらによって、より一層の薄型化と信頼性の向上を両立させたスタック型マルチチップパッケージ構造の半導体装置１を実現することが可能となる。
第１のボンディングワイヤ７の第２の半導体素子８との接触による絶縁不良やショート等の発生は、図１０に示すように、第１のボンディングワイヤ７の外周面に設けた絶縁被覆層１５によっても防ぐことができる。絶縁被覆層１５は、例えば第１のボンディングワイヤ７の第２の半導体素子８との接触部に、熱硬化性の絶縁性樹脂等を吹付けや滴下等で塗布し、この絶縁性樹脂の塗布層を硬化させることにより形成することができる。
さらに、第１のボンディングワイヤ７の少なくとも一部は、絶縁被覆層１５を介して第２の半導体素子８に当接させ、この第２の半導体素子８との当接に基づく荷重の付加により回路基板２側に変形させることができる。第１のボンディングワイヤ７の変形度合い、それによるワイヤ高さ等については、絶縁層１４を適用した場合と同様とされる。このような構成によっても、第１のボンディングワイヤ７の高さを一定の値（例えばワイヤ高さｈの標準値から下限値の範囲の値）以下に揃えることができる。従って、半導体装置１全体をより一層薄型化することが可能となる。
第１の半導体素子５と第２の半導体素子８との間の距離は、例えば図１１に示すように、第１の半導体素子５の接続に使用されていない電極パッド、すなわち非接続パッド（ノンコネクションパッド）上に、金属材料や樹脂材料等からなるスタッドパンプ１６を形成して維持するようにしてもよい。スタッドパンプ１６は第１のボンディングワイヤ７と第２の半導体素子８との接触に伴う絶縁不良やショート等の抑制に対して有効に機能するものである。スタッドパンプ１６の設置箇所は1箇所でもよいが、第１の半導体素子５の重心を通る3箇所以上に設置することが好ましい。
非接続パッドは気泡の発生原因になる。従って、非接続パッド上に設けられたスタッドパンプ１６は気泡の抑制に対しても効果を発揮する。第１の半導体素子５と第１のボンディングワイヤ７との間の空間に第１の絶縁性樹脂１１を充填する際に、非接続パッドを第１の絶縁性樹脂１１で埋めるようにしてもよい。これによっても、非接続パッドに起因する気泡の発生を抑制することができる。さらに、半導体素子の表面にヒューズ部が存在する場合、ヒューズ部も気泡の発生原因になる。第１の絶縁性樹脂１１はヒューズ部の充填に対しても適用することができる。ヒューズ部は接続パッドに比べて小さいため、ジェット方式等を適用して第１の絶縁性樹脂１１を充填することが好ましい。
次に、本発明の第２の実施形態について、図１２および図１３を参照して説明する。なお、前述した第１の実施形態と同一部分には同一符号を付し、その説明を一部省略する。図１２に示す半導体装置３０は、前述した第１の実施形態と同様に、回路基板２上に第１の半導体素子５が第１の接着層６を介して接着されている。第１の半導体素子５の電極パッドは、第１のボンディングワイヤ７を介して回路基板２の電極部４と電気的に接続されている。第１の半導体素子５上には第２の半導体素子８が、接着時粘度が1kPa・s以上100kPa・s以下の熱硬化型絶縁性樹脂からなる第２の接着層９を介して接着されている。第２の接着層９は第１の実施形態における第２の絶縁性樹脂と同様である。
第１の半導体素子５と第１のボンディングワイヤ７との間の空間には、例えば紫外線硬化型絶縁性樹脂のような光硬化型絶縁性樹脂３１が充填・硬化されている。光硬化型絶縁性樹脂３１は、例えば紫外線硬化型アクリル樹脂組成物を充填して硬化させたものである。紫外線硬化型アクリル樹脂組成物は、反応基としてアクリロイル基を有するプレポリマーやモノマーと光重合開始剤とを含有し、紫外線照射により硬化するものである。紫外線硬化型アクリル樹脂組成物等は、紫外線が照射された部分のみが硬化するため、塗布後の形状を容易に安定させることができる。
このような光硬化型絶縁性樹脂３１は、第１のボンディングワイヤ７を第１の半導体素子５の電極パッドにボンディングした後、第２の半導体素子８の接着工程に先立って、第１の半導体素子５と第１のボンディングワイヤ７との間の空間に充填し、さらに紫外線等の光を照射して硬化させたものである。光硬化型絶縁性樹脂３１は、例えば図１３に示すように、第１の半導体素子５と第１のボンディングワイヤ７との間の空間毎に充填し、さらに紫外線等の所望の光を照射して硬化させることが好ましい。
このように、予め第１の半導体素子５と第１のボンディングワイヤ７との間の空間に光硬化型絶縁性樹脂３１を充填して硬化させることによって、ワイヤ下部の樹脂未充填部に基づく気泡の発生等を確実に防ぐことができる。さらに、ワイヤ下部の樹脂未充填部の発生を懸念する必要がないため、第２の接着層９にはその形状（設定した層厚等）を維持し得るような高粘度の接着剤樹脂を適用することができる。これによって、第２の接着層９に第１および第２の半導体素子５、８間の空間を保持する機能を良好に付与することが可能となる。これらによって、信頼性や動作特性等を向上させたスタック型マルチチップパッケージ構造の半導体装置３０を実現することが可能となる。
第１の半導体素子５と第１のボンディングワイヤ７との間の空間に光硬化型絶縁性樹脂２１を充填した場合においても、2種類の絶縁性樹脂で接着層（樹脂封止層）を構成することができる。このような2種類の絶縁性樹脂で構成された樹脂層によっても、ワイヤ下部の樹脂未充填部の発生を防いだ上で、第１のボンディングワイヤ７と第２の半導体素子８との接触による絶縁不良やショート等を有効に抑制することができる。
なお、第２の実施形態による半導体装置３０においても、第１の実施形態と同様に、第２の半導体素子８の裏面側に絶縁層を形成したり、また第１のボンディングワイヤ７の外周面に絶縁被覆層を形成することができる。さらに、これら絶縁層や絶縁被覆層を利用して、第１のボンディングワイヤ７を回路基板２側に変形させることも有効である。また、第１の半導体素子５と第２の半導体素子８との間の距離を、スタッドパンプで維持するようにしてもよい。スタッドパンプの形成は、第１のボンディングワイヤ７と第２の半導体素子８との接触に伴う絶縁不良やショート等の抑制に対して有効である。
次に、本発明の第３の実施形態について、図１４、図１５および図１６を参照して説明する。図１４は本発明の積層型電子部品を半導体装置に適用した第３の実施形態の構成を模式的に示す断面図である。なお、前述した第１および第２の実施形態と同一部分には同一符号を付し、その説明を一部省略する。同図に示す半導体装置４０は、第１の電子部品としての半導体素子４１と第２の電子部品としてのパッケージ部品４２とを積層したものであり、これらによりスタック型パッケージ構造が構成されている。このように、積層型電子部品を構成する電子部品は半導体素子単体（ベアチップ）に限らず、予め半導体素子をパッケージングした部品であってもよい。さらに、半導体素子４１やパッケージ部品４２等の半導体部品に限らす、一般的な回路部品等の電子部品であってもよい。
図１４に示す半導体装置４０は、前述した実施形態と同様に、回路基板２上に第１の電子部品としての半導体素子４１が第１の接着層６を介して接着されている。半導体素子４１の電極パッドは、第１のボンディングワイヤ７を介して回路基板２の電極部４と電気的に接続されている。半導体素子４１上には第２の電子部品としてのパッケージ部品４２が、接着時粘度が1kPa・s以上100kPa・s以下の絶縁性樹脂からなる第２の接着層９を介して接着されている。半導体素子４１と第１のボンディングワイヤ７との間の空間には、充填時粘度が1Pa・s以上1000Pa・s未満の絶縁性樹脂（第１の実施形態）、または光硬化型絶縁性樹脂（第２の実施形態）からなる絶縁性樹脂４３が充填されている。
パッケージ部品４２は、回路基板４４上に第１の半導体素子４５と第２の半導体素子４６とを順に積層した構造を有し、かつ予め封止樹脂４７でパッケージングしたものである。第１の半導体素子４５は回路基板４４上に接着剤層４８を介して接着されており、同様に第２の半導体素子４６は第１の半導体素子４５上に接着剤層４９を介して接着されている。なお、符号５０は受動部品である。このようなパッケージ部品４２は、回路基板４４が上方となるように半導体素子４１上に積層されている。さらに、回路基板４４の裏面側に設けられた電極パッド５１は、第２のボンディングワイヤ１０を介して回路基板２の電極部４と電気的に接続されている。
そして、回路基板２上に積層、配置された半導体素子４１およびパッケージ部品４２を、例えばエポキシ樹脂のような封止樹脂１３を用いて封止することによって、スタック型パッケージ構造を有する半導体装置４０が構成されている。このような半導体装置４０においても、第１のボンディングワイヤ７の下部空間に樹脂未充填部が生じることを防止することができる。さらに、第１のボンディングワイヤ７とパッケージ部品４２とが過度に接触することで、第１のボンディングワイヤ７に接続不良等が生じることを抑制することができる。これらによって、信頼性や動作特性等をより一層向上させた半導体装置４０を実現することが可能となる。
半導体素子４１とパッケージ部品４２との積層構造は、例えば図１５に示すように、回路基板２上に配置した2個の半導体素子４１、４１の上に、パッケージ部品４２を積層するようにしてもよい。このような積層構造は半導体素子４１のサイズがパッケージ部品４２と大きく異なる場合に有効である。また、パッケージ部品４２は図１６に示すように、回路基板４４を下方にして積層することも可能である。この場合、第２のボンディングワイヤ１０は回路基板４４の上面側に設けられた電極パッド５１に接続される。なお、第３の実施形態においても第１および第２の実施形態と同様に種々の変形が可能である。
なお、本発明は上記した各実施形態に限定されるものではなく、複数の電子部品を積層して搭載した各種の積層型電子部品に適用することができる。そのような積層型電子部品についても、本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
本発明の積層型電子部品を半導体装置に適用した第１の実施形態の構成を模式的に示す断面図である。 図１に示す半導体装置の要部を拡大して示す断面図である。 図１に示す半導体装置における第１の絶縁性樹脂の充填形態の一構成例を示す平面図である。 図１に示す半導体装置における第１の絶縁性樹脂の充填形態の他の構成例を示す平面図である。 本発明の実施形態による半導体装置に適用可能な絶縁性樹脂（接着剤樹脂）の粘度特性の一例を示す図である。 図１に示す半導体装置の一変形例を示す断面図である。 図６に示す半導体装置の要部を拡大して示す断面図である。 図７との比較として示した半導体装置の要部拡大断面図である。 図７に示す半導体装置の要部製造工程を示す断面図である。 図１に示す半導体装置の他の変形例を示す断面図である。 図１に示す半導体装置のさらに他の変形例を示す断面図である。 本発明の積層型電子部品を半導体装置に適用した第２の実施形態の構成を模式的に示す断面図である。 図１２に示す半導体装置における光硬化型絶縁性樹脂の充填・硬化形態の一構成例を示す平面図である。 本発明の積層型電子部品を半導体装置に適用した第３の実施形態の構成を模式的に示す断面図である。 図１４に示す半導体装置の一変形例を示す断面図である。 図１４に示す半導体装置の他の変形例を示す断面図である。
符号の説明
１，３０，４０…半導体装置、２…回路基板、４…電極部、５…第１の半導体素子、６…第１の接着層、７…第１のボンディングワイヤ、８…第２の半導体素子、９…第２の接着層、１０…第２のボンディングワイヤ、１１…第１の絶縁性樹脂、１３…封止樹脂、１４…絶縁層、１５…絶縁被覆層、１６…スタッドバンプ、３１…光硬化型絶縁性樹脂、４１，４４，４６…半導体素子、４２…パッケージ部品。

Claims (7)

  1. 電極部を有する基板上に第１の接着層を介して第１の電極パッドを有する第１の電子部品を接着する工程と、
    前記電極部と前記第１の電極パッドとを、第１のボンディングワイヤを介して電気的に接続する工程と、
    前記第１の電子部品と前記第１のボンディングワイヤとの間の空間に、充填時粘度が1Pa・s以上1000Pa・s未満の範囲の熱硬化性樹脂からなる第１の絶縁性樹脂を充填する工程と、
    前記第１の電子部品上に第２の電極パッドを有する第２の電子部品を接着する工程であって、接着時粘度が1kPa・s以上100kPa・s以下の範囲の熱硬化性樹脂からなる第２の絶縁性樹脂を前記第１の電子部品と前記第２の電子部品との間に配置し、前記第１の絶縁性樹脂と前記第２の絶縁性樹脂とを同時に硬化させることによって、前記第１の電子部品と前記第２の電子部品との間の空間を前記第１の絶縁性樹脂と前記第２の絶縁性樹脂とを有する第２の接着層で封止しつつ、前記第１の電子部品と前記第２の電子部品とを接着する工程と、
    前記電極部と前記第２の電極パッドとを、第２のボンディングワイヤを介して電気的に接続する工程と
    を具備することを特徴とする積層型電子部品の製造方法。
  2. 電極部を有する基板上に第１の接着層を介して第１の電極パッドを有する第１の電子部品を接着する工程と、
    前記電極部と前記第１の電極パッドとを、第１のボンディングワイヤを介して電気的に接続する工程と、
    前記第１の電子部品と前記第１のボンディングワイヤとの間の空間に、充填時粘度が1Pa・s以上1000Pa・s未満の範囲の熱硬化性樹脂からなる第１の絶縁性樹脂を充填し、前記第１の絶縁性樹脂を硬化させる工程と、
    前記第１の電子部品上に第２の電極パッドを有する第２の電子部品を接着する工程であって、接着時粘度が1kPa・s以上100kPa・s以下の範囲の熱硬化性樹脂からなる第２の絶縁性樹脂を前記第１の電子部品と前記第２の電子部品との間に配置し、前記第２の絶縁性樹脂を硬化させることによって、前記第１の電子部品と前記第２の電子部品との間の空間を前記第１の絶縁性樹脂と前記第２の絶縁性樹脂とを有する第２の接着層で封止しつつ、前記第１の電子部品と前記第２の電子部品とを接着する工程と、
    前記電極部と前記第２の電極パッドとを、第２のボンディングワイヤを介して電気的に接続する工程と
    を具備することを特徴とする積層型電子部品の製造方法。
  3. 請求項１または請求項２記載の積層型電子部品の製造方法において、
    前記第１のボンディングワイヤが前記第２の電子部品と接触しないように、前記第１の電子部品と前記第２の電子部品との間隔を前記第２の接着層で保持することを特徴とする積層型電子部品の製造方法。
  4. 電極部を有する基板上に第１の接着層を介して第１の電極パッドを有する第１の電子部品を接着する工程と、
    前記電極部と前記第１の電極パッドとを、第１のボンディングワイヤを介して電気的に接続する工程と、
    前記第１の電子部品と前記第１のボンディングワイヤとの間の空間に光硬化型絶縁性樹脂を充填し、前記光硬化型絶縁性樹脂に光を照射して硬化させる工程と、
    前記第１の電子部品上に第２の電極パッドを有する第２の電子部品を接着する工程であって、接着時粘度が1kPa・s以上100kPa・s以下の範囲の熱硬化型絶縁性樹脂を前記第１の電子部品と前記第２の電子部品との間に配置し、前記熱硬化型絶縁性樹脂を硬化させることによって、前記第１の電子部品と前記第２の電子部品との間の空間を前記光硬化型絶縁性樹脂と前記熱硬化型絶縁性樹脂とを有する第２の接着層で封止しつつ、前記第１の電子部品と前記第２の電子部品とを接着する工程と、
    前記電極部と前記第２の電極パッドとを、第２のボンディングワイヤを介して電気的に接続する工程と
    を具備することを特徴とする積層型電子部品の製造方法。
  5. 請求項４記載の積層型電子部品の製造方法において、
    前記第１のボンディングワイヤが前記第２の電子部品と接触しないように、前記第１の電子部品と前記第２の電子部品との間隔を前記第２の接着層で保持することを特徴とする積層型電子部品の製造方法。
  6. 請求項１ないし請求項５のいずれか１項記載の積層型電子部品の製造方法において、
    前記第１および第２の電子部品は半導体素子および半導体素子を含むパッケージ部品から選ばれる少なくとも1種からなることを特徴とする積層型電子部品の製造方法。
  7. 請求項１、請求項２または請求項４記載の積層型電子部品の製造方法において、
    前記第１のボンディングワイヤを、前記第２の電子部品の前記第１の電子部品との接着面に設けられた絶縁層を介して前記第２の電子部品と当接させ、前記第１のボンディングワイヤを前記基板側に変形させることを特徴とする積層型電子部品の製造方法。
JP2005048236A 2004-03-18 2005-02-24 積層型電子部品の製造方法 Expired - Fee Related JP4203031B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005048236A JP4203031B2 (ja) 2004-03-18 2005-02-24 積層型電子部品の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004078334 2004-03-18
JP2004078333 2004-03-18
JP2005048236A JP4203031B2 (ja) 2004-03-18 2005-02-24 積層型電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2005303267A JP2005303267A (ja) 2005-10-27
JP4203031B2 true JP4203031B2 (ja) 2008-12-24

Family

ID=35334360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005048236A Expired - Fee Related JP4203031B2 (ja) 2004-03-18 2005-02-24 積層型電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4203031B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4955997B2 (ja) * 2005-12-27 2012-06-20 三洋電機株式会社 回路モジュールおよび回路モジュールの製造方法
JP4621595B2 (ja) * 2006-01-11 2011-01-26 株式会社東芝 半導体装置の製造方法
JP2007242684A (ja) * 2006-03-06 2007-09-20 Disco Abrasive Syst Ltd 積層型半導体装置及びデバイスの積層方法
JP2008192853A (ja) * 2007-02-05 2008-08-21 Sharp Corp 複数の半導体素子を備える半導体装置、および半導体装置の製造方法
KR101309811B1 (ko) 2010-10-08 2013-10-14 제일모직주식회사 반도체 패키지용 접착 필름
JP2012237840A (ja) * 2011-05-11 2012-12-06 Sumitomo Electric Ind Ltd 光モジュール
JP2013098240A (ja) * 2011-10-28 2013-05-20 Toshiba Corp 記憶装置、半導体装置及び半導体装置の製造方法
JP6832282B2 (ja) * 2015-02-18 2021-02-24 ルミレッズ ホールディング ベーフェー 複数の積み重ねられた発光デバイスを有するデバイス
US10147705B2 (en) 2017-02-21 2018-12-04 Micron Technology, Inc. Stacked semiconductor die assemblies with die substrate extensions

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3643705B2 (ja) * 1998-07-31 2005-04-27 三洋電機株式会社 半導体装置とその製造方法
JP4454181B2 (ja) * 2001-05-15 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4206779B2 (ja) * 2002-02-25 2009-01-14 セイコーエプソン株式会社 半導体装置の製造方法
JP2004253529A (ja) * 2003-02-19 2004-09-09 Nec Electronics Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2005303267A (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
JP4188337B2 (ja) 積層型電子部品の製造方法
JP4203031B2 (ja) 積層型電子部品の製造方法
US9024424B2 (en) Stacked electronic component and manufacturing method thereof
JP5814859B2 (ja) 半導体装置とその製造方法
JP5018826B2 (ja) 電子デバイスおよびその製造方法
CN100423259C (zh) 叠层式电子部件
TWI295500B (ja)
JPWO2008136251A1 (ja) 部品内蔵モジュール及びその製造方法
EP3038144B1 (en) A process for manufacturing a package for a surface-mount semiconductor device
JP2010040835A (ja) 積層型半導体装置の製造方法
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
JP2012074497A (ja) 回路基板
JP4594777B2 (ja) 積層型電子部品の製造方法
JP5459108B2 (ja) 部品内蔵配線基板
JP4621595B2 (ja) 半導体装置の製造方法
JP2007324443A (ja) 積層型半導体装置とその製造方法
JP2013157363A (ja) 積層型半導体装置
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板
JP2003234451A (ja) 半導体装置およびその製造方法
JP2005101312A (ja) 半導体装置の製造方法
JP2004247393A (ja) 半導体装置の製造方法
KR20090107271A (ko) 도전성 입자가 첨가된 언더필 수지 및 이를 이용한 반도체패키징 방법과 반도체 패키지
JP2006013023A (ja) 半導体装置および半導体装置の製造方法
JP2008218941A (ja) 電子回路装置とこれを用いた電子機器、およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees