JP4188337B2 - 積層型電子部品の製造方法 - Google Patents

Description

本発明は複数の電子部品を積層して構成した積層型電子部品の製造方法に関する。

近年、半導体装置の小型化や高密度実装化等を実現するために、1つのパッケージ内に複数の半導体素子（半導体チップ）を積層して封止したスタック型マルチチップパッケージが実用化されている。スタック型マルチチップパッケージにおいては、複数の半導体素子が回路基板上にダイアタッチ材等の接着剤を介して順に積層されている。各半導体素子の電極パッドは、回路基板の電極部とボンディングワイヤを介して電気的に接続されている。そして、このような積層構造体を封止樹脂でパッケージングすることによって、スタック型マルチチップパッケージが構成される。

上記したようなスタック型マルチチップパッケージにおいて、上段側の半導体素子が下段側の半導体素子より小さい場合には、下段側の半導体素子のボンディングワイヤに上段側の半導体素子が干渉することはない。しかし、このような構成では適用可能な半導体素子が大幅に制限されることから、スタック型マルチチップパッケージの適用範囲を同形状の半導体素子同士、さらには上段側に下段側より大きい半導体素子を積層した構造まで広げることが進められている（例えば特許文献１参照）。

この際、同形状の半導体素子同士や上段側に下段側より大形状の半導体素子を積層する場合には、下段側の半導体素子のボンディングワイヤと上段側の半導体素子とが接触するおそれがある。このため、ボンディングワイヤの接触による絶縁不良やショート等の発生を防止することが重要となる。そこで、下段側の半導体素子に接続されたボンディングワイヤの高さより上段側の半導体素子の下面が高くなるように厚さを設定したスペーサを、上下の半導体素子間に配置することが行われている（例えば特許文献２，３参照）。

しかし、このような厚いスペーサの使用はパッケージ（半導体装置）の薄型化を阻害することになる。また、半導体素子間の接着剤層自体にスペーサ機能を付与することも検討されているが、この場合にもパッケージの薄型化が妨げられることになる。このような点に対して、上段側の半導体素子の下面側に絶縁層を形成することによって、下段側の半導体素子のボンディングワイヤが上段側の半導体素子と接触した場合の絶縁不良やショート等の発生を抑制することが提案されている（例えば特許文献４，５参照）。

特許文献４には、下段側の半導体素子上に絶縁用樹脂層と固定用樹脂層を順に形成した後、上段側の半導体素子を配置して固定した構造が記載されている。特許文献５には、上段側の半導体素子の裏面にポリイミド樹脂からなる絶縁層とエポキシ樹脂からなる接着層とを積層したシートを貼り付け、このシートの接着層を用いて下段側の半導体素子上に上段側の半導体素子を接着した構造が記載されている。このような絶縁層の適用は絶縁不良やショート等の抑制に対して効果を示すものの、例えばポリイミド樹脂からなる絶縁層とエポキシ樹脂からなる接着層との熱膨張率の違い等に基づいて、積層した半導体素子間に剥離が生じやすいという難点がある。

さらに、上段側に下段側より大きい半導体素子を積層する場合、上段側の半導体素子は下段側の半導体素子からはみ出して配置されることから、このはみ出し部分の下方は中空状態となる。また、同形状の半導体素子同士を積層する場合においても、上段側の半導体素子の位置をオフセットさせると、その一部が下段側の半導体素子からはみ出すことになる。このようなはみ出し部分を有する半導体素子にワイヤボンディングを実施すると、その際の荷重で半導体素子に撓みが生じる。このような撓みは半導体素子のクラック等の発生原因になると共に、ボンディングワイヤの接続不良の原因にもなる。また、ボンディング時の超音波出力がはみ出し部分下方の中空部に発散することによっても、ワイヤ接続部の信頼性が低下する。

なお、特許文献１には上段側に下段側より大きい半導体素子を積層する構造において、下段側の半導体素子を基板に搭載した後に樹脂封止し、この樹脂封止部上に上段側の半導体素子を搭載した積層型半導体装置が記載されている。このような構造によれば、上段側の半導体素子の下部には樹脂封止部が存在するため、ボンディング不良や半導体素子のクラック等を防ぐことができる反面、各半導体素子の搭載後に樹脂封止工程が必要となることから、製造工数や製造コストが増加するという難点がある。さらに、各半導体素子の樹脂封止部は積層型半導体装置の薄型化や小型化の阻害要因となる。
特開2001-217384号公報 特開2003-179200号公報 特開2003-218316号公報 特開平8-288455号公報 特開2002-222913号公報

上述したように、従来のスタック型マルチチップパッケージ構造を適用した半導体装置においては、下段側の半導体素子のボンディングワイヤと上段側の半導体素子との接触に基づく絶縁不良やショート等の発生がパッケージの薄型化を阻害する要因になっている。また、上段側の半導体素子の下面側に設けられた絶縁層は、上記した絶縁不良やショート等の抑制に対して効果を示すものの、絶縁層と接着剤層との熱膨張率の違い等に基づく素子間剥離や製造コストの増加等を招いている。

さらに、上段側に下段側より大きい半導体素子を積層したり、また上段側の半導体素子をオフセットさせて積層する場合には、上段側の半導体素子の一部が下段側の半導体素子からはみ出し、このはみ出し部分の下方が中空状態となることが避けられない。このようなはみ出し部分を有する積層構造は、上段側の半導体素子へのワイヤボンディング時に生じる撓みによって、半導体素子のクラックやワイヤの接続不良等が生じるという問題を有している。これらの問題は複数の半導体素子を積層した半導体装置に限らず、各種の電子部品を積層してパッケージングした積層型電子部品においても同様に生じている。

本発明はこのような課題に対処するためになされたもので、下段側の電子部品のボンディングワイヤと上段側の電子部品との接触に基づく絶縁不良やショート等の発生を防止した上で、電子部品間の剥離不良や製造コストの増加等を抑制することを可能にした積層型電子部品の製造方法を提供することを目的としている。

本発明の一態様に係る積層型電子部品の製造方法は、電極部を有する基板上に、第１の電極パッドを有する第１の電子部品を接着する工程と、前記電極部と前記第１の電極パッドとを、第１のボンディングワイヤを介して接続する工程と、前記第１の電子部品上に、第２の電極パッドを有する第２の電子部品を、同一組成の熱硬化性樹脂で形成された2層構造の接着剤層を用いて接着する工程と、前記電極部と前記第２の電極パッドとを、第２のボンディングワイヤを介して接続する工程とを具備し、前記2層構造の接着剤層は、前記第１の電子部品側に配置され、前記第２の電子部品の接着時温度で軟化または溶融する半硬化状態の第１の層と、前記第２の電子部品側に配置され、前記第１の層より大きい弾性率を有すると共に、前記第２の電子部品の接着時温度に対して層形状が維持される半硬化状態の第２の層とを備え、前記第２の電子部品の接着時に、前記第１のボンディングワイヤを前記第１の層を硬化させた硬化樹脂層内に取り込みつつ、前記第２の層を硬化させた硬化樹脂層により前記第２の電子部品から離間させることを特徴としている。

本発明の一態様に係る積層型電子部品の製造方法は、第２の電子部品を第１の電子部品に対して同一材料でかつ弾性率が異なる２層構造の接着剤層を用いて接着している。よって、第１のボンディングワイヤと第２の電子部品との接触等を防止した上で、第１および第２の電子部品間を良好にかつ低コストで接着することが可能になると共に、接着工程後における素子間剥離等を抑制することができる。

以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。

図１は本発明の積層型電子部品をスタック型マルチチップ構造の半導体装置（積層型半導体装置）に適用した第１の実施形態の構成を模式的に示す断面図である。同図に示す半導体装置１は、素子搭載用の基板２を有している。基板２は半導体素子等の電子部品を搭載することが可能であると共に、半導体素子等の電極と電気的に接続される回路を有するものであればよい。このような基板２としては、絶縁基板や半導体基板等の表面や内部に回路（配線）を形成した回路基板、あるいはリードフレームのような素子搭載部と回路部とを一体化した基板等を用いることができる。

図１に示す半導体装置１は、素子搭載用基板として回路基板２を有している。回路基板２を構成する絶縁基板には、樹脂基板、セラミックス基板、ガラス基板等、各種の絶縁材料からなる基板を適用することができる。樹脂基板を適用した回路基板としては、多層銅張積層板（多層プリント配線板）等を使用することができる。このような回路基板２の下面側には、半田バンプ等の外部接続端子３が設けられている。

回路基板２の素子搭載面となる上面側には、外部接続端子３と例えば内層配線（図示せず）を介して電気的に接続された電極部４が設けられている。電極部４はワイヤボンディング部となるものである。このような回路基板２の素子搭載面（上面）には、第１の電子部品として第１の半導体素子５が第１の接着剤層６を介して接着されている。第１の接着剤層６には一般的なダイアタッチ材（ダイアタッチフィルム等）が用いられる。第１の半導体素子５の上面側に設けられた第１の電極パッド（図示せず）は、第１のボンディングワイヤ７を介して回路基板２の電極部４と電気的に接続されている。

第１の半導体素子５上には、第２の電子部品として第２の半導体素子８が第２の接着剤層９を介して接着されている。第２の半導体素子８は第１の半導体素子５と同形またはそれより大形の形状を有している。第２の接着剤層９は図２に示すように、第１の半導体素子５側に配置される第１の層１０と、第２の半導体素子８側に配置される第２の層１１との2層構造を有している。第１および第２の層１０、１１は同一材料、すなわち同一の接着剤用樹脂で形成されており、その上で異なる弾性率を有している。ここで言う弾性率は熱処理して硬化させる前の弾性率である。第１の層１０と第２の層１１は異なる弾性率に基づいて軟化または溶融温度が相違する。第１の層１０は第２の半導体素子８の接着時温度で軟化または溶融し、第２の層１１は接着時温度に対して層形状が維持される。

すなわち、第２の接着剤層９における第１の層１０は、第２の半導体素子８の接着時温度で軟化または溶融し、第１のボンディングワイヤ７を取り込むための層（ここでは便宜的に溶融層と記す）として機能するものである。溶融層として機能する第１の層１０は、接着時温度における粘度が1kPa・s以上100kPa・s以下であることが好ましい。第１の層１０の接着時粘度が1kPa・s未満であると軟らかすぎて、接着剤樹脂が素子端面からはみ出すおそれがある。一方、第１の層１０の接着時粘度が100kPa・sを超えると硬すぎて、例えば第１のボンディングワイヤ７の変形や接続不良等を生じさせるおそれがある。第１の層１０の接着時粘度は1〜50kPa・sの範囲であることがより好ましく、さらには1〜20kPa・sの範囲であることが望ましい。

一方、第２の層１１は第２の半導体素子８の接着時温度に対して層形状が維持され、第２の半導体素子８と第１のボンディングワイヤ７との接触に伴う絶縁不良やショート等の発生を防止する絶縁層として機能するものである。絶縁層として機能する第２の層１１は、接着時温度における粘度が130kPa・s以上であることが好ましい。第２の層１１の接着時温度における粘度が130kPa・s未満であると、第２の半導体素子８を第１の半導体素子５を接着する際に層形状を維持することができず、絶縁層としての機能が損なわれる。第２の層１１の接着時温度における粘度は200kPa・s以上であることがより好ましい。ただし、粘度があまり高すぎると接着剤層としての機能が損なわれるため、第２の層１１の接着時温度における粘度は1000kPa・s以下であることが好ましい。

上述したような2層構造の第２の接着剤層９の形成材料には、同一の接着剤用樹脂が用いられる。接着剤用樹脂としては、例えばエポキシ樹脂のような熱硬化性絶縁樹脂が挙げられる。2層構造の第２の接着剤層９は、例えば同一の熱硬化性樹脂ワニスを用いて、第１の層１０と第２の層１１を形成する際の乾燥温度や乾燥時間を異ならせることで得ることができる。2層構造の接着剤層９は、例えば第２の半導体素子８を第１の半導体素子５上に接着する際の接着剤フィルムとして用いられる。

2層構造の接着剤層９は、例えば以下のようにして作製される。まず、図３（ａ）に示すように、支持体となるフィルム基材１２上に例えばエポキシ樹脂ワニス（Ａステージ）を塗布した後、この塗布層を例えば150℃で乾燥させて半硬化状態（Ｂステージ）の第２の層１１を形成する。次いで、図３（ｂ）に示すように、第２の層１１上に同一のエポキシ樹脂ワニス（Ａステージ）を再度塗布し、この塗布層を例えば130℃で乾燥させて半硬化状態（Ｂステージ）の第１の層１０を形成する。2層構造の接着剤層９は第２の半導体素子８の下面にエポキシ樹脂ワニス等を順に塗布して形成することも可能である。

上記したようにエポキシ樹脂ワニスを異なる温度で乾燥させることによって、常温弾性率ひいては軟化または溶融温度が異なる第１の層１０と第２の層１１を得ることができる。具体的には、第１の層１０の乾燥温度以上（130℃以上）でかつ第２の層１１の乾燥温度未満（150℃未満）の温度で加熱した場合、第２の層１１は層形状が維持される。一方、第１の層１０のみは軟化または溶融する。従って、第２の半導体素子８の接着時温度を上記した温度範囲（例えば130℃以上150℃未満）に設定することによって、第２の層１１の層形状を維持して絶縁層として機能させた上で、第１の層１０を接着時に軟化または溶融させることができる。

なお、上記したエポキシ樹脂ワニスの乾燥温度の制御に代えて、エポキシ樹脂ワニスを塗布した後の乾燥時間を異ならせることによっても、第１の層１０と第２の層１１を有する2層構造の接着剤層９を得ることができる。この場合には、支持体となるフィルム基材１２上に例えばエポキシ樹脂ワニス（Ａステージ）を塗布した後、この塗布層を所定の温度で乾燥させて半硬化状態（Ｂステージ）の第２の層１１を形成する。次いで、第２の層１１上にエポキシ樹脂ワニス（Ａステージ）を再度塗布し、この塗布層を第２の層１１と同温度でかつ第２の層１１より短時間で乾燥させる。このようにしても、常温弾性率ひいては軟化または溶融温度が異なる第１の層１０と第２の層１１を得ることができる。

第１の層１０と第２の層１１の具体的な弾性率は特に限定されるものではなく、上述したように接着時温度における粘度に差が生じるものであればよい。第１の層１０を溶融層として機能させると共に、第２の層１１を絶縁層として機能させる上で、第２の層１１は第１の層１０より大きい常温弾性率を有することが好ましい。さらに、2層構造の接着剤層９を接着剤フィルムとして用いるにあたって、接着剤フィルムは個片化した第２の半導体素子８の裏面に貼り付けてもよいが、第２の半導体素子８に個片化する前の半導体ウエハの段階で貼り付けることが好ましい。これによって、第２の半導体素子８の製造工数や製造コストを低減することができる。

2層構造の接着剤層９からなる接着剤フィルムを半導体ウエハに貼り付けた場合、接着剤フィルムを含めて半導体ウエハをダイシングすることになる。このため、2層構造の接着剤層９を構成する各層１０、１１は、それぞれダイシング加工が可能な常温弾性率、具体的には500MPa以上1200MPa以下の範囲の常温弾性率を有することが好ましい。各層１０、１１の常温弾性率が500MPa以下であると、ダイシング時の加工効率等が低下する。一方、常温弾性率が1200MPaを超えると接着剤層９としての機能が低下する。第１および第２の層１０、１１の常温弾性率は上記した条件を満足させた上で、第２の層１１の常温弾性率が第１の層１０のそれより大きくなるように設定することが好ましい。

2層構造の接着剤層９を用いて第１の半導体素子５上に接着された第２の半導体素子８は、その上面側に設けられた第２の電極パッド（図示せず）に第２のボンディングワイヤ１３が接続されている。さらに、第２のボンディングワイヤ１３は回路基板２の電極部４と電気的に接続されている。そして、回路基板２上に積層、配置された第１および第２の半導体素子５、８を、例えばエポキシ樹脂のような封止樹脂１４を用いて封止することによって、スタック型マルチチップパッケージ構造の半導体装置１が構成されている。

なお、図１では2個の半導体素子５、８を積層した構造について説明したが、半導体素子の積層数はこれに限られるものではない。積層する素子数は3個もしくはそれ以上であってもよい。3個以上の半導体素子を積層して半導体装置を構成する場合、半導体素子間の接着に2層構造の接着剤層、すなわち半導体素子の接着時温度で軟化または溶融する第１の層と層形状が維持される第２の層とを有する接着剤層が用いられる。

上述した第１の実施形態の半導体装置１は、例えば以下のようにして作製される。半導体装置１の製造工程について、図４を参照して説明する。図４（ａ）に示すように、回路基板２上に第１の接着剤層６を用いて第１の半導体素子５を接着する。続いて、ワイヤボンディング工程を実施して、第１のボンディングワイヤ７で回路基板２の電極部４と第１の半導体素子５の電極パッドとを電気的に接続する。次いで、図４（ｂ）に示すように、第１の半導体素子５を接着した回路基板２を加熱ステージ２１上に載置する。

一方、第２の半導体素子８の下面側に、例えば図３に示した製造工程等に基づいて作製した2層構造の接着剤層（2層構造の接着剤フィルム）９を貼り付ける。この際、2層構造の接着剤フィルム９は、絶縁層として機能する第２の層１１が第２の半導体素子８側に配置されるように貼り付ける。2層構造の接着剤フィルム９は、前述したように半導体ウエハの段階で貼り付けるようにしてもよい。この際、2層構造の接着剤フィルム９はダイシングテープと一体化されたものであってもよい。2層構造の接着剤フィルム９を貼り付けた半導体ウエハはダイシング加工を施した後に、図４に示す半導体装置１の製造工程に供される。2層構造の接着剤層９を貼り付けた第２の半導体素子８は実装ツール２２で保持される。実装ツール２２は半導体素子８の吸着保持手段と加熱機構とを備えている。

次に、図４（ｃ）に示すように、実装ツール２２に保持された第２の半導体素子８を、第１の半導体素子５に対して位置合せする。実装ツール２２を下降させて、第２の接着剤層９を第１の半導体素子５に押し当てると共に、加熱ステージ２１および実装ツール２２の少なくとも一方を用いて第２の接着剤層９を加熱する。この際の加熱温度は第１の層１０の乾燥温度以上で第２の層１１の乾燥温度未満とする。上述したように第２の層１１を150℃で乾燥させ、第１の層１０を130℃で乾燥させた場合、第２の接着剤層９の加熱温度（第２の半導体素子８の接着温度）は例えば140±5℃とする。

上述した温度で第２の接着剤層９を加熱した場合、第１の層１０は例えば溶融するため、第１のボンディングワイヤ７を第１の層１０内に取り込みつつ第１の半導体素子５に接着される。これによって、第１のボンディングワイヤ７が押し潰されて変形や接続不良等が発生することを防ぐことができる。一方、第２の層１１は上述した加熱温度に対して層形状を維持するため、第１の層１０内に取り込まれた第１のボンディングワイヤ７と第２の半導体素子８との接触を防ぐことができる。第２の層１１は絶縁層として機能する。これによって、第１のボンディングワイヤ７と第２の半導体素子８との接触に伴う絶縁不良やショート等の発生を有効に防止することが可能となる。

2層構造の接着剤層９において、第１の層１０の厚さは第１のボンディングワイヤ７の高さに応じて適宜に設定する。例えば、第１のボンディングワイヤ７の高さ（第１の半導体素子５上における最大高さ）が60±15μmであるとした場合、加熱温度で軟化または溶融する第１の層１０の厚さは75±15μmとすることが好ましい。一方、加熱温度に対して層形状を維持する第２の層１１の厚さは、例えば5〜15μmの範囲とすることが好ましい。この厚さは公差を含むものである。第２の層１１の厚さがあまり厚すぎると、半導体装置１の薄型化を阻害することになる。

第２の接着剤層９を用いて第２の半導体素子８を第１の半導体素子５上に接着した後に、回路基板２の電極部４と第２の半導体素子８の電極パッドとを第２のボンディングワイヤ１３で電気的に接続するワイヤボンディング工程を実施する。この後、外部接続端子３の形成工程や封止樹脂１４による樹脂封止工程等を実施することによって、スタック型マルチチップパッケージ構造の半導体装置１が得られる。

ここで、第２の接着剤層９に加熱処理を施して硬化させた後の弾性率は、175℃で40MPa以上、260℃で1MPa以上であることが好ましい。硬化後の第２の接着剤層（硬化樹脂層）９の175℃における弾性率が40MPa未満であると、ワイヤボンディング工程における第２の半導体素子８の撓みが大きくなり、第２の半導体素子８にクラック等が生じやすくなる。第２の半導体素子８のワイヤボンディング時における撓みは15μm以下とすることが好ましい。

図５は硬化樹脂層９の175℃における弾性率と第２の半導体素子８のワイヤボンディング時における撓みとの関係を示している。図５において、サンプル１は50μmの半導体素子（チップ）の厚さと60μmの接合層の厚さを有する。サンプル２は70μmのチップ厚さと60μmの接合層厚さ、サンプル３は90μmのチップ厚さと60μmの接合層厚さを有する。サンプル４は50μmのチップ厚さと85μmの接合層厚さ、サンプル５は70μmのチップ厚さと85μmの接合層厚さ、サンプル６は90μmのチップ厚さと85μmの接合層厚さを有する。図５から、硬化樹脂層９の175℃における弾性率を40MPa以上とすることによって、ワイヤボンディング工程における第２の半導体素子８の撓みを小さくすることが可能であることが分かる。

また、半導体装置１をマザーボード等に実装する場合、半導体装置１は例えば260℃でリフローされる。この際、半導体装置１は吸湿しているため、半導体装置１の状態によっては水蒸気爆発が発生するおそれがある。260℃における水蒸気圧は1MPaである。従って、硬化樹脂層９の260℃における弾性率は1MPa以上であることが好ましい。これによって、半田リフロー時の水蒸気爆発を防ぐことができる。硬化樹脂層９の260℃における弾性率は10MPa以上であることがより好ましく、さらに好ましくは50MPa以上である。図６は硬化樹脂層の弾性率（周波数1Hzで測定した動的貯蔵弾性率）の温度変化の一例を示している。樹脂の弾性率はガラス転移点を超えると急激に低下する。従って、260℃における弾性率を1MPa以上とすることが重要となる。

上述したように、弾性率が異なる2層構造の接着剤層９を用いることによって、第１のボンディングワイヤ７の変形や接続不良、さらに第１のボンディングワイヤ７と第２の半導体素子８との接触等を防止した上で、第２の半導体素子８を第１の半導体素子５に良好にかつ低コストで接着することが可能となる。その上で、2層構造の接着剤層９は同一材料で形成されているため、第２の半導体素子８の接着工程後に素子間剥離等を生じることがなく、さらには接着に要する製造工数や製造コストの増加を抑制することができる。

すなわち、従来の絶縁層と接着剤層とを用いた積層構造では、絶縁層と接着剤層との熱膨張率の違い等により素子間剥離等を招いていたが、同一材料で形成した2層構造の接着剤層９では熱膨張率の違い等に基づいて素子間剥離を生じることがない。さらに、2層構造の接着剤層９を用いて第１の半導体素子５と第２の半導体素子８とを接着することによって、接着工程自体は従来の1層構造のダイアタッチフィルムを用いた接着工程と同様とすることができるため、接着に要する製造工数や製造コストの増加を招くことがない。すなわち、従来の絶縁層の形成に要していた工数やコストを削減することができる。

また、第１のボンディングワイヤ７と第２の半導体素子８との接触は絶縁層として機能する第２の層１１で防止されるため、第２の接着剤層９の厚さは第１の層１０が第１のボンディングワイヤ７を変形させることなく取り込むことが可能な範囲に設定することができる。従って、スペーサで第１の半導体素子と第２の半導体素子との間の間隔を設定していた従来の積層型半導体装置に比べて、半導体装置１の薄型化を図ることが可能となる。すなわち、薄型化と信頼性の向上を両立させたスタック型マルチチップパッケージ構造の半導体装置１を実現することが可能となる。

上述した実施形態においては、第１の半導体素子５から絶縁層として機能する第２の層１１までの距離、言い換えると第１のボンディングワイヤ７が配置される部分の高さを、接着剤として機能する第１の層１０の厚さで規定している。例えば図７に示すように、第１の半導体素子５の接続に使用されない電極パッド上にスタッドパンプ２３を形成して、第１および第２の半導体素子５、８間の距離を規定するようにしてもよい。これによって、第１のボンディングワイヤ７に第２の層１１が接触することによるダメージや変形等をより確実に防ぐことができる。

図７に示す半導体装置１は、第１の半導体素子５の接続に使用されない電極パッド、すなわち非接続パッド（ノンコネクションパッド）上に、金属材料や樹脂材料等からなるスタッドパンプ２３が形成されている。スタッドパンプ２３の高さは、第１のボンディングワイヤ７の高さより高くなるように設定する。第２の半導体素子８はスタッドパンプ２３がスペーサとして機能することで、それより下には下降しない。従って、第２の層１１への第１のボンディングワイヤ７の接触が防止され、第１のボンディングワイヤ７のダメージや変形等をより確実に防ぐことが可能となる。スタッドパンプ２３の形成は1箇所でもよいが、第１の半導体素子５の重心を通る3箇所以上に設置することが好ましい。

スタッドパンプ２３は1層構造の接着剤層で第１の半導体素子と第２の半導体素子とを接着する半導体装置に対しても有効である。図８は第１の半導体素子５と第２の半導体素子８とを1層構造の接着剤層２４で接着した半導体装置を示している。このような半導体装置において、第１の半導体素子５の非接続パッド（ノンコネクションパッド）上にはスタッドパンプ２３が形成されている。スタッドパンプ２３の高さは第１のボンディングワイヤ７の高さより高くなるように設定されている。従って、第２の半導体素子８への第１のボンディングワイヤ７の接触を防止することができる。

次に、本発明の第２の実施形態による積層型半導体装置について、図９および図１０を参照して説明する。図９は第２の実施形態による積層型半導体装置の概略構成を示す平面図、図１０はその断面図である。なお、前述した第１の実施形態と同一部分には同一符号を付し、その説明を一部省略する。

図９および図１０に示す半導体装置３０は、前述した第１の実施形態と同様に、回路基板２等の基板上に第１の半導体素子５が第１の接着剤層６を介して接着されている。第１の半導体素子５の電極パッドは、第１のボンディングワイヤ７を介して回路基板２の電極部４と電気的に接続されている。第１の半導体素子５上には、第２の半導体素子８が第１の層１０と第２の層１１を有する2層構造の接着剤層９を用いて接着されている。第２の半導体素子８の電極パッドは、第２のボンディングワイヤ１３を介して回路基板２の電極部４と電気的に接続されている。

第２の半導体素子８は第１の半導体素子５に対してオフセットされて配置されている。従って、第２の半導体素子８のワイヤボンディング部にあたる両端部は第１の半導体素子５の外周より外側にはみ出している。これらはみ出し部３１の下側には第１の半導体素子５が存在していないため、このままでは第２の半導体素子８の下方、具体的にははみ出し部３１の下方に中空部が生じてしまう。このようなはみ出し部３１を有する第２の半導体素子８の電極パッドに対してワイヤボンディングを実施すると、第２の半導体素子８がボンディング時の荷重で撓んでしまう。これによって、第２の半導体素子８にクラック等が生じたり、またボンディング不良等が生じるおそれがある。

そこで、この実施形態の半導体装置３０においては、第２の半導体素子８のはみ出し部３１と回路基板２との間の空間に、2層構造の接着剤層９における第１の層１０を第２の半導体素子８を接着する際の加熱温度（接着温度）で軟化または溶融させることで充填している。すなわち、はみ出し部３１の下方に中空部が生じないように、加熱温度で軟化または溶融した第１の層１０の一部を、第２の半導体素子８のはみ出し部３１の下方に充填している。これによって、第２の半導体素子８のはみ出し部３１の下方には第１の層１０を構成する接着剤樹脂が存在することになるため、ワイヤボンディング時に第２の半導体素子８が撓むことがなくなり、第２の半導体素子８のクラックやボンディング不良等の発生を防ぐことができる。

上述した第２の実施形態の半導体装置３０は、例えば以下のようにして作製される。なお、第１の実施形態による半導体装置１の製造工程と同一部分については一部説明を省略する。まず、図１１（ａ）に示すように、第１の半導体素子５を接着搭載した回路基板２を加熱ステージ２１上に載置する。一方、下面側に2層構造の接着剤層９を貼り付けた第２の半導体素子８を実装ツール２２で保持する。なお、2層構造の接着剤層９は第２の半導体素子８の下面に熱硬化性樹脂ワニスを順に塗布して形成してもよい。

第２の半導体素子８の下面に貼付する2層構造の接着剤層９において、加熱温度に対して層形状を維持する第２の層１１の厚さは第１の実施形態と同様に、絶縁層としての機能が得られる厚さ（例えば5〜15μm）であればよい。一方、第１の層１０は第１の半導体素子５と第２の半導体素子８とを接着するだけでなく、第２の半導体素子８のはみ出し部３１の下方を十分に充填することが可能な絶縁樹脂を供給し得る厚さに設定する必要がある。ただし、第１の層１０を構成する接着剤樹脂（絶縁樹脂）の量が多すぎると、第１の層１０が第２の半導体素子８の外周部よりはみ出して不都合が生じる。

そこで、2層構造の接着剤層９における第１の層１０、すなわち加熱温度で軟化または溶融する接着剤樹脂層１０の厚さは、第１の半導体素子５と第２の半導体素子８との接着に必要な量と、第２の半導体素子８のはみ出し部３１の下方（中空部）の充填に必要な量とを考慮して設定するものとする。例えば、図１２に示すように、第２の半導体素子８の幅Ｗ2が10mm（全体形状は10×10mm）、はみ出し部３１の幅（中空量）をｘmm、第１の半導体素子５の幅Ｗ1が（10-2ｘ）mmとし、段差（基板２表面から第１の半導体素子５の上面までの高さ）が0.2mmとした場合、中空量がｘmmのはみ出し部３１下方の中空部を充填するのに必要な第１の層１０の厚さは、例えば図１３に示す通りとなる。

次に、図１１（ｂ）に示すように、実装ツール２２に保持された第２の半導体素子８を、第１の半導体素子５に対して位置合せする。実装ツール２２を下降させて、適度な圧力で第２の接着剤層９を第１の半導体素子５に押し当てると共に、加熱ステージ２１および実装ツール２２の少なくとも一方を用いて第２の接着剤層９を加熱する。この際の加熱温度は第１の実施形態と同様に、第１の層１０の乾燥温度以上で第２の層１１の乾燥温度未満とする。この加圧・加熱工程において、上述したように2層構造の接着剤層９における第１の層１０の厚さを制御しているため、第１の層１０を第２の半導体素子８の外周部よりはみ出させることなく、第２の半導体素子８のはみ出し部３１下方の中空部を、第１の層１０を構成する接着剤樹脂（絶縁樹脂）で良好に充填することができる。

第２の半導体素子８を第１の半導体素子５上に接着すると共に、第２の半導体素子８のはみ出し部３１下方の中空部を接着剤樹脂（絶縁樹脂）で充填した後、第２のボンディングワイヤ１３で回路基板２の電極部４と第２の半導体素子８の電極パッドとを電気的に接続する。この際、第２の半導体素子８のワイヤボンディング部にあたるはみ出し部３１の下方には接着剤樹脂が埋め込まれているため、ワイヤボンディング時における第２の半導体素子８の撓みを防ぐことができる。従って、ボンディング荷重による第２の半導体素子８のクラックやボンディング不良等の発生を大幅に抑制することが可能となる。この後、第１の実施形態と同様に、外部接続端子の形成工程や封止樹脂による封止工程等を実施することによって、スタック型マルチチップパッケージ構造の半導体装置３０が得られる。

上述した第２の実施形態の半導体装置３０によれば、第１の実施形態と同様に、第１および第２の半導体素子５、８間を良好にかつ低コストで接着することを可能にした上で、第２の半導体素子８のオフセット配置に起因する第２の半導体素子８のクラックやボンディング不良等を大幅に抑制することが可能となる。なお、このような構成は第２の半導体素子８をオフセットさせて配置する場合に限らず、例えば図１４および図１５に示すように、第１の半導体素子５上にそれより大形の第２の半導体素子８を配置する場合についても有効である。

図１４および図１５に示す半導体装置３０は、第１の半導体素子５上にそれより大形の第２の半導体素子８が2層構造の接着剤層９を用いて接着されている。従って、第２の半導体素子８のワイヤボンディング部にあたる外周部は、第１の半導体素子５の外周より外側にはみ出している。これらはみ出し部３１下方の中空部は、それぞれ2層構造の接着剤層９における第１の層１０が第２の半導体素子８を接着する際の加熱温度（接着温度）で軟化または溶融することで充填されている。従って、第２の半導体素子８のはみ出し部３１の下方には第１の層１０を構成する接着剤樹脂が存在するため、ワイヤボンディング時に第２の半導体素子８が撓むことがなくなり、第２の半導体素子８のクラックやボンディング不良等の発生を防ぐことができる。

次に、本発明の第３の実施形態による積層型半導体装置について、図１６、図１７および図１８を参照して説明する。なお、前述した第１および第２の実施形態と同一部分には同一符号を付し、その説明を一部省略する。図１６に示す半導体装置４０は、第１の電子部品としての半導体素子４１と第２の電子部品としてのパッケージ部品４２とを積層したものであり、これらによりスタック型パッケージ構造が構成されている。積層型電子部品を構成する電子部品は半導体素子単体（ベアチップ）に限らず、予め半導体素子をパッケージングした半導体部品であってもよい。さらに、半導体素子４１やパッケージ部品４２等の半導体部品に限らず、一般的な回路部品等の電子部品であってもよい。

図１６に示す半導体装置４０は、前述した実施形態と同様に、回路基板２上に第１の電子部品としての半導体素子４１が第１の接着剤層６を介して接着されている。半導体素子４１の電極パッドは、第１のボンディングワイヤ７を介して回路基板２の電極部４と電気的に接続されている。半導体素子４１上には第２の電子部品としてのパッケージ部品４２が2層構造の第２の接着剤層９を用いて接着されている。第２の接着剤層９の構成は前述した通りである。

パッケージ部品４２は、回路基板４３上に第１の半導体素子４４と第２の半導体素子４５とを順に積層した構造を有し、かつ予め封止樹脂４６でパッケージングしたものである。第１の半導体素子４４は回路基板４３上に接着剤層４７を介して接着されており、同様に第２の半導体素子４５は第１の半導体素子４４上に接着剤層４８を介して接着されている。なお、符号４９は受動部品である。このようなパッケージ部品４２は、回路基板４３が上方となるように半導体素子４１上に積層されている。さらに、回路基板４３の裏面側に設けられた電極パッド５０は、第２のボンディングワイヤ１３を介して回路基板２の電極部４と電気的に接続されている。

そして、回路基板２上に積層、配置された半導体素子４１およびパッケージ部品４２を、例えばエポキシ樹脂のような封止樹脂１４を用いて封止することによって、スタック型パッケージ構造を有する半導体装置４０が構成されている。このような半導体装置４０においても、第１のボンディングワイヤ７の変形や接続不良等を防止した上で、パッケージ部品４２を半導体素子４１上に良好にかつ低コストで接着することが可能となる。その上で、2層構造の接着剤層９は同一材料で形成されているため、パッケージ部品４２の接着工程後に部品間剥離等を生じることがなく、さらには接着に要する製造工数や製造コストの増加を抑制することができる。

半導体素子４１とパッケージ部品４２との積層構造は、例えば図１７に示すように、回路基板２上に配置した2個の半導体素子４１、４１の上に、パッケージ部品４２を積層するようにしてもよい。このような積層構造は半導体素子４１のサイズがパッケージ部品４２と大きく異なる場合に有効である。また、パッケージ部品４２は図１８に示すように、回路基板４３を下方にして積層することも可能である。この場合、第２のボンディングワイヤ１３は回路基板４３の上面側に設けられた電極パッド５０に接続される。なお、第３の実施形態においても第１および第２の実施形態と同様に種々の変形が可能である。

次に、第１の参考例による積層型半導体装置について、図１９および図２０を参照して説明する。図１９は半導体装置の概略構成を示す平面図、図２０はその断面図である。なお、前述した第１、第２および第３の実施形態と同一部分には同一符号を付し、その説明を一部省略する。

図１９および図２０に示す半導体装置６０は、前述した第１および第２の実施形態と同様に、回路基板２上に第１の半導体素子５が第１の接着剤層６を介して接着されている。第１の半導体素子５の電極パッドは、第１のボンディングワイヤ７を介して回路基板２の電極部４と電気的に接続されている。第１の半導体素子５上には、第２の半導体素子８が第２の接着剤層６１を介して接着されている。第２の半導体素子８の電極パッドは、第２のボンディングワイヤ１３を介して回路基板２の電極部４と電気的に接続されている。

第１の半導体素子５上に第２の半導体素子８を接着する第２の接着剤層６１は、接着時温度（加熱温度）に対して固形状態を維持する絶縁性フィラー６２を含有しており、この絶縁性フィラー６２が第１および第２の半導体素子５、８間の距離を保つスペーサとして機能している。従って、第１のボンディングワイヤ７の変形や接続不良、さらに第１のボンディングワイヤ７と第２の半導体素子８との接触等を防止した上で、第２の半導体素子８を第１の半導体素子５上に良好にかつ低コストで接着することが可能となる。

第２の接着剤層６１内に配置される絶縁性フィラー６２は、例えば第２の半導体素子８を接着する際の温度（加熱温度）に対して耐熱性と形状を維持し得る強度（形状維持能）を有する絶縁性樹脂により構成され、その具体的な材料は特に限定されるものではない。絶縁性フィラー６２の具体的な構成材料としては、ウレタン樹脂、ポリイミド樹脂、シリコーン樹脂、アクリル樹脂等の熱硬化性樹脂が挙げられる。このような絶縁性樹脂からなる絶縁性フィラー６２を含む接着剤樹脂（エポキシ樹脂等）を用いて、第１の半導体素子５上に第２の半導体素子８を接着する。

さらに、第２の半導体素子８は第１の半導体素子５に対してオフセットされて配置されている。従って、第２の半導体素子８のワイヤボンディング部にあたる両端部は第１の半導体素子５の外周より外側にはみ出している。これらはみ出し部６３の下方には、第２の接着剤層６１が第２の半導体素子８を接着する際の加熱温度（接着温度）で軟化または溶融することで充填されている。すなわち、はみ出し部６３の下方に中空部が生じないように、加熱温度で軟化または溶融した第２の接着剤層６１の一部を、第２の半導体素子８のはみ出し部６３の下方に充填している。第２の接着剤層６１の厚さは第２の実施形態と同様に、中空部の充填量を考慮して適宜に設定することが好ましい。

上述した半導体装置６０によれば、第１および第２の実施形態と同様に、第１および第２の半導体素子５、８間を良好にかつ低コストで接着することを可能にした上で、第２の半導体素子８のオフセット配置に起因する第２の半導体素子８のクラックやボンディング不良等を大幅に抑制することができる。このような構成は第２の実施形態と同様に、第１の半導体素子上にそれより大形の第２の半導体素子を配置する場合においても有効に機能するものである。

次に、第２の参考例による積層型半導体装置について、図２１および図２２を参照して説明する。図２１は半導体装置の概略構成を示す平面図、図２２はその断面図である。なお、前述した各実施形態および参考例と同一部分には同一符号を付し、その説明を一部省略する。

図２１および図２２に示す半導体装置７０は、前述した各実施形態と同様に、回路基板２等の基板上に第１の半導体素子５が第１の接着剤層６を介して接着されている。第１の半導体素子５の電極パッドは、第１のボンディングワイヤ７を介して回路基板２の電極部４と電気的に接続されている。第１の半導体素子５上には、それより大形状の第２の半導体素子８が第２の接着剤層７１を介して接着されている。第１および第２の接着剤層６、７１には一般的なダイアタッチ材（ダイアタッチフィルム等）が用いられる。

第２の半導体素子８は第１の半導体素子５より大きい形状を有しているため、第２の半導体素子８のワイヤボンディング部にあたる外周部は第１の半導体素子５の外周より外側にはみ出している。第２の半導体素子８の外周部に相当するはみ出し部７２の下側には第１の半導体素子５が存在していないため、このままでは第２の半導体素子８のはみ出し部７２は中空に張り出した状態となる。このようなはみ出し部７２を有する第２の半導体素子８の電極パッドに対してワイヤボンディングを実施すると、第２の半導体素子８がボンディング時の荷重で撓むことによって、第２の半導体素子８にクラック等が生じたり、またボンディング不良等が生じるおそれがある。

そこで、半導体装置７０においては、第２の半導体素子８のはみ出し部７２の下方に予め絶縁性柱状体７３が設けられている。すなわち、第２の半導体素子８のはみ出し部７２は回路基板２の所定の位置に設けられた絶縁性柱状体７３により支持されている。この実施形態の半導体装置７０において、各はみ出し部７２は第２の半導体素子８の一辺あたりに複数個、例えば3個の絶縁性柱状体７３で支持されている。第２の半導体素子８の各辺あたりに配置する絶縁性柱状体７３の数は1個でもよいが、剛性を高めると共に積層時や接続時の荷重を分散させる上で、第２の半導体素子８の各辺当たりに複数個の絶縁性柱状体７３を配置することが好ましい。

はみ出し部７２を支持する絶縁性柱状体７３は、少なくとも第２の半導体素子８との当接部が絶縁性樹脂等の絶縁材料により構成されている。図２１および図２２に示す半導体装置７０における絶縁性柱状体７３は、例えばエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂、アクリル樹脂等の熱硬化型絶縁樹脂、あるいは紫外線硬化型絶縁樹脂のような光硬化型絶縁樹脂を柱状に塗布し、それを硬化させることにより形成したものである。光硬化型絶縁樹脂としては、例えば紫外線硬化型アクリル樹脂組成物が挙げられる。紫外線硬化型アクリル樹脂組成物は、反応基としてアクリロイル基を有するプレポリマーやモノマーと光重合開始剤とを含有し、紫外線照射により硬化するものである。このような紫外線硬化型樹脂組成物は、紫外線が照射された部分のみが硬化するため、塗布後の形状を容易に安定させることができる。

絶縁性柱状体７３の高さによっては、例えば図２３に示すように、複数個の樹脂柱７４、７４…を積み重ねるようにして形成してもよい。これによって、絶縁性柱状体７３の高さのバラツキ等を低減することができる。積み重ねる樹脂柱７４の個数は、絶縁性柱状体７３の高さと樹脂柱７４の形成材料となる樹脂組成物の粘度等に応じて適宜に設定される。図２３は3個の樹脂柱７４を順に塗布して形成した状態を示している。

また、絶縁性柱状体７３の成形性や強度等の向上を図る上で、例えば図２４に示すように、絶縁性柱状体７３の内部に補強材７５を配置してもよい。補強材７５には例えば絶縁性樹脂成形体や絶縁性無機物（ガラスやセラミックス等）、あるいは金属部材等が使用される。このような補強材７５を含む絶縁性柱状体７３は、まず下部樹脂層７６を回路基板２上に形成し、その上に補強材７５を配置した後、第２の半導体素子８との当接部となる上部樹脂層７７を形成することにより作製される。絶縁性柱状体７３の内部に補強材７５を配置することによって、絶縁性柱状体７３の高さのバラツキ等を低減することができると共に、強度や硬度が向上することでワイヤボンディングがより一層容易となる。

さらに、図２５に示すように、予め高粘度の樹脂組成物を用いてダム枠７８を設けておき、その内部に絶縁性柱状体７３を形成するようにしてもよい。絶縁性柱状体７３の外周にダム枠７８を設けることで、比較的高い絶縁性柱状体７３であっても良好に形成することができ、また絶縁性柱状体７３の積層時や接続時における倒壊等も抑制される。さらに、絶縁性柱状体７３を形成する際の樹脂材料の平面方向への広がりを抑制することができるため、回路基板２上に存在する電極部４への樹脂付着等を防ぐことが可能となる。

第１の半導体素子５上に搭載された第２の半導体素子８は、その上面側に設けられた第２の電極パッドに第２のボンディングワイヤ１３が接続されており、さらに第２のボンディングワイヤ１３を介して回路基板２の電極部４と電気的に接続されている。第２の半導体素子８にワイヤボンディングを実施するにあたって、第２の半導体素子８のはみ出し部７２は回路基板２上に設けられた絶縁性柱状体７３で支持されているため、ワイヤボンディング時の荷重による第２の半導体素子８の撓みを抑えることができる。これによって、第２の半導体素子８の撓みによるクラックやボンディング不良（接続不良）等の発生を有効に抑制することが可能となる。さらに、第２の半導体素子８の撓みに起因する第１のボンディングワイヤ７の変形や接続不良等も防ぐことができる。

そして、回路基板２上に積層、配置された第１および第２の半導体素子５、８を、例えばエポキシ樹脂のような封止樹脂１４を用いて封止することによって、スタック型マルチチップパッケージ構造の半導体装置７０が構成されている。なお、図２１および図２２では2個の半導体素子５、８を積層した構造について説明したが、半導体素子の積層数はこれに限られるものではなく、3個もしくはそれ以上であってもよいことは言うまでもない。3個以上の半導体素子を積層して半導体装置を構成する際においても、2段目以上の半導体素子のはみ出し部をそれぞれ絶縁性柱状体で支持することで、素子クラックやボンディング不良等の発生を有効に防止することができる。

さらに、回路基板２上に第１および第２の半導体素子５、８を配置するにあたって、これらの半導体素子５、８間にスペーサを配置することも可能である。このような構造において、スペーサは一般的に半導体素子５、８より小さい形状を有する。従って、第１および第２の半導体素子５、８が同形状を有する場合、第２の半導体素子８はスペーサに対してはみ出し部を有することになる。このような積層構造を有する場合には、第１の半導体素子５上に配置した絶縁性柱状体７３で第２の半導体素子８を支持する。これによって、第２の半導体素子８に対するボンディング性を高めることができる。

上述した半導体装置７０は、例えば以下のようにして作製される。半導体装置７０の製造工程について、図２６を参照して説明する。まず、図２６（ａ）に示すように、回路基板２上に第１の接着剤層６を用いて第１の半導体素子５を接着する。続いてワイヤボンディング工程を実施して、第１のボンディングワイヤ７で回路基板２の電極部４と第１の半導体素子５の電極パッドとを電気的に接続する。

次いで、図２６（ｂ）に示すように、第１の半導体素子５を接着搭載した回路基板２の所定の位置に絶縁性柱状体７３を形成する。絶縁性柱状体７３は上述したようにエポキシ樹脂等の熱硬化型絶縁樹脂や光硬化型絶縁樹脂等を柱状に塗布することにより形成する。絶縁性柱状体７３は図２３に示したように複数個の樹脂柱を積み重ねるようにして形成してもよい。また、図２４や図２５に示した構造を有する絶縁性柱状体７３を適用してもよい。いずれの構造を採用する場合においても、少なくとも第２の半導体素子８との当接部は絶縁性樹脂で形成することが好ましい。さらに、第１の半導体素子５上に第２の接着剤層７１となるダイアタッチ材等を載置する。

次に、図２６（ｃ）に示すように、第１の半導体素子５上に第２の半導体素子８を位置合せしつつ配置する。第２の半導体素子８を第１の半導体素子５に適度な加圧力で押し当てつつ第２の接着剤層７１を加熱し、第２の半導体素子８を第１の半導体素子５に接着する。この際、第２の半導体素子８のはみ出し部７２を絶縁性柱状体７３に押し当てて、はみ出し部７２と絶縁性柱状体７３とを接着する。このようにして、第２の半導体素子８のはみ出し部７２を絶縁性柱状体７３で支持する。

この後、図２６（ｄ）に示すように、第２の半導体素子８に対してワイヤボンディング工程を実施して、第２のボンディングワイヤ１３で回路基板２の電極部４と第２の半導体素子８の電極パッドとを電気的に接続する。この際、第２の半導体素子８のはみ出し部７２は絶縁性柱状体７３で支持されている。従って、ワイヤボンディング時の荷重による第２の半導体素子８の撓みが抑えられるため、第２の半導体素子８のクラックやボンディング不良、また第１のボンディングワイヤ７の変形や接続不良等を有効に抑制することができる。そして、外部接続端子３の形成工程や封止樹脂１４による樹脂封止工程等を実施することによって、スタック型マルチチップパッケージ構造の半導体装置７０が得られる。

上述したように、第２の半導体素子８のはみ出し部７２を絶縁性柱状体７３で支持することによって、はみ出し部７２に起因する素子クラックやボンディングワイヤの接続不良等を有効に抑制することが可能となる。また、接続条件である荷重や超音波出力の選択幅が広がるため、第２の半導体素子８に対するワイヤボンディングをより良好に実施することができる。さらに、絶縁性柱状体７３は半導体装置７０の薄型化や小型化等を阻害することもないため、上段側に下段側の半導体素子５より大型の半導体素子８を積層する場合において、小型・薄型でかつ信頼性に優れたスタック型マルチチップパッケージ構造の半導体装置７０を実現することが可能となる。

次に、第３の参考例による積層型半導体装置について、図２７、図２８および図２９を参照して説明する。図２７は半導体装置の概略構成を示す平面図、図２８は正面方向から見た断面図、図２９は側面方向から見た断面図である。なお、前述した各実施形態および参考例と同一部分には同一符号を付し、その説明を一部省略する。

図２７、図２８および図２９に示す半導体装置８０は、前述した第１の実施形態と同様に、回路基板２上に第１の半導体素子８１が第１の接着剤層８２を介して接着されている。第１の半導体素子８１の電極パッドは、第１のボンディングワイヤ８３を介して回路基板２の電極部４と電気的に接続されている。第１の半導体素子８１上にはそれより小形の第２の半導体素子８４が第２の接着剤層８５を介して接着されている。第２の半導体素子８４の電極パッドは、第２のボンディングワイヤ８６を介して回路基板２の電極部４と電気的に接続されている。

第２の半導体素子８４上には第３の半導体素子８７が第３の接着剤層８８を介して接着されている。第３の半導体素子８７の電極パッドは、第３のボンディングワイヤ８９を介して回路基板２の電極部４と電気的に接続されている。第１、第２および第３の接着剤層８２、８５、８８には、前述した実施形態と同様に通常のダイアタッチ材が用いられる。ここで、第３の半導体素子８７は第２の半導体素子８４に対してオフセットされて配置されている。従って、第３の半導体素子８７のワイヤボンディング部にあたる端部は、第２の半導体素子８４の外周より外側にはみ出している。

この第３の半導体素子８７のはみ出し部９０は、前述した参考例と同様に、回路基板２上に設けられた絶縁性柱状体７３で支持されている。この例において、はみ出し部９０は3個の絶縁性柱状体７３で支持されている。絶縁性柱状体７３には前述した参考例と同様に、エポキシ樹脂等の熱硬化型絶縁樹脂や光硬化型絶縁樹脂を柱状に塗布して形成したもの、複数個の樹脂柱を積み重ねるようにして形成したもの、さらには図２４や図２５に示した構造を有するもの等、種々の形態が適用可能である。なお、図示を省略したが、回路基板２上に積層、配置された第１、第２および第３の半導体素子８１、８４、８７はエポキシ樹脂等の封止樹脂で封止されており、これらによってスタック型マルチチップパッケージ構造の半導体装置８０が構成されている。

図２７、図２８および図２９に示す半導体装置８０において、第３の半導体素子８７は第２の半導体素子８４のみならず、第１の半導体素子８１に対してもはみ出している。このため、第３の半導体素子８７を回路基板２上に設けた絶縁性柱状体７３で支持している。第３の半導体素子８７が第２の半導体素子８４のみに対してはみ出している場合、絶縁性柱状体７３は第１の半導体素子８１上に設置してもよい。このような絶縁性柱状体７３によっても、第３の半導体素子８７の端部を支持することができる。

上述した半導体装置８０においては、第２の半導体素子８４上に配置された第３の半導体素子８７、すなわち第２の半導体素子８４に対してオフセットされた第３の半導体素子８７のはみ出し部９０を絶縁性柱状体７３で支持している。これによって、はみ出し部９０に起因する素子クラックやボンディングワイヤの接続不良等を有効に抑制することができる。従って、上段側に下段側の半導体素子８４に対してオフセットさせて半導体素子８７を積層する場合においても、小型・薄型でかつ信頼性に優れたスタック型マルチチップパッケージ構造の半導体装置８０を実現することが可能となる。

図２７、図２８および図２９に示した半導体装置８０においては、第３の半導体素子８７を第１の半導体素子８１上に第２の半導体素子８４を介して搭載した構成を示したが、第２の半導体素子８４に代えてスペーサチップを配置する場合においても同様な構成を適用することができる。また、半導体素子（スペーサチップを含む）を3段に積層する場合に限らず、半導体素子を2段に積層する場合や4段以上に積層する場合においても、2段目以上の半導体素子のはみ出し部を絶縁性柱状体で支持することで、素子クラックやボンディング不良等の発生を有効に防止することができる。

次に、本発明の第４の実施形態による積層型半導体装置について、図３０を参照して説明する。図３０は第４の実施形態による積層型半導体装置の概略構成を示す断面図である。なお、前述した実施形態と同一部分には同一符号を付し、その説明を一部省略する。図３０に示す半導体装置９０は素子搭載用の基板としてリードフレーム９１を有している。リードフレーム９１は素子搭載部９１ａと回路部９１ｂとを一体化したものである。このような基板はリードフレームに限らず、同様な金属フレームであってもよい。

リードフレーム９１の素子搭載部９１ａの上方には、第１の半導体素子５と第２の半導体素子８が積層して搭載されている。同様に、素子搭載部９１ａの下方には、第３の半導体素子９２と第４の半導体素子９３が積層して搭載されている。第１および第３の半導体素子５、９２はそれぞれ第１の接着剤層６を介して素子搭載部９１ａに接着されている。第２および第４の半導体素子８、９３は、それぞれ2層構造の接着剤層９を用いて第１および第３の半導体素子５、９２に接着されている。

第１および第３の半導体素子５、９２の電極パッドは、それぞれボンディングワイヤ７を介してリードフレーム９１の素子搭載部９１ａと回路部（電極部）９１ｂと電気的に接続されている。第２および第４の半導体素子８、９３は、それぞれボンディングワイヤ１３を介して素子搭載部９１ａと回路部（電極部）９１ｂと電気的に接続されている。これら各半導体素子５、８、９２、９３は、リードフレーム９１の素子搭載部９１ａおよび回路部９１ｂの一部と共に封止樹脂１４で封止されている。これらによって、リードフレームタイプのＱＦＰタイプの積層型半導体装置９０が構成されている。

上述した第４の実施形態の半導体装置９０によれば、第１の実施形態と同様に、ボンディングワイヤ７の変形や接続不良、さらにボンディングワイヤ７と第２および第４の半導体素子８、９３との接触等を防止した上で、第２および第４の半導体素子８、９３を第１および第３の半導体素子５、９２上に良好にかつ低コストで接着することが可能となる。その上で、2層構造の接着剤層９は同一材料で形成されているため、第２および第４の半導体素子８、９３の接着工程後の素子間剥離等を抑制することができる。これらによって、薄型化と信頼性の向上を両立させると共に、製造コストの低減を図った積層型半導体装置９０を実現することが可能となる。

なお、本発明は上記した各実施形態に限定されるものではなく、複数の電子部品を積層して搭載した各種の積層型電子部品に適用することができる。積層型電子部品を構成する電子部品には、前述したように半導体素子やパッケージ部品等の半導体部品、あるいは回路部品等を適用することができる。そのような積層型電子部品についても、本発明に含まれるものである。本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれる。

本発明の積層型電子部品を積層型半導体装置に適用した第１の実施形態の構成を模式的に示す断面図である。 図１に示す積層型半導体装置の第１の半導体素子と第２の半導体素子との接着に用いる2層構造の接着剤層の構成を示す断面図である。 図２に示す2層構造の接着剤層の製造工程の一例を示す断面図である。 本発明の第１の実施形態による積層型半導体装置の要部製造工程を示す断面図である。 硬化樹脂層の175℃における弾性率と半導体素子のワイヤボンディング時における撓みとの関係を示す図である。 硬化樹脂層の弾性率の温度変化の一例を示す図である。 第１の実施形態による積層型半導体装置にスタッドバンプを適用した構成例を示す断面図である。 スタッドバンプを適用した積層型半導体装置の他の例を示す断面図である。 本発明の積層型電子部品を積層型半導体装置に適用した第２の実施形態の構成を示す平面図である。 図９に示す積層型半導体装置の断面図である。 本発明の第２の実施形態による積層型半導体装置の要部製造工程を示す断面図である。 図９に示す積層型半導体装置における第２の半導体素子のはみ出し部の大きさ（中空量）を説明するための図である。 第２の半導体素子のはみ出し部の大きさ（中空量）と中空部の充填に必要な接着剤層の厚さとの関係の一例を示す図である。 図９に示す積層型半導体装置の変形例を示す平面図である。 図１４に示す積層型半導体装置の断面図である。 本発明の積層型電子部品を積層型半導体装置に適用した第３の実施形態の構成を模式的に示す断面図である。 図１６に示す積層型半導体装置の一変形例を示す断面図である。 図１６に示す積層型半導体装置の他の変形例を示す断面図である。 本発明の積層型電子部品を積層型半導体装置に適用した第４の実施形態の構成を示す平面図である。 図１９に示す積層型半導体装置の断面図である。 本発明の積層型電子部品を積層型半導体装置に適用した第５の実施形態の構成を示す平面図である。 図２１に示す積層型半導体装置の断面図である。 図２１に示す積層型半導体装置に用いられる絶縁性柱状体の他の構成例を示す断面図である。 図２１に示す積層型半導体装置に用いられる絶縁性柱状体のさらに他の構成例を示す断面図である。 図２１に示す積層型半導体装置に用いられる絶縁性柱状体のさらに他の構成例を示す断面図である。 本発明の第５の実施形態による積層型半導体装置の要部製造工程を示す断面図である。 本発明の積層型電子部品を積層型半導体装置に適用した第６の実施形態の構成を示す平面図である。 図２７に示す積層型半導体装置の正面方向から見た断面図である。 図２７に示す積層型半導体装置の側面方向から見た断面図である。 本発明の積層型電子部品を積層型半導体装置に適用した第７の実施形態の構成を示す断面図である。

符号の説明

１，３０，４０，６０，７０，８０，９０…積層型半導体装置、２…回路基板、４…電極部、５，８１…第１の半導体素子、６，８２…第１の接着剤層、７，８３…第１のボンディングワイヤ、８，８４…第２の半導体素子、９…2層構造の第２の接着剤層、１０…第１の層、１１…第２の層、１３，８６…第２のボンディングワイヤ、３１，６３，７２，９０…はみ出し部、４１…半導体素子、４２…パッケージ部品、６１，７１，８５…第２の接着剤層、６２…絶縁性フィラー、７３…絶縁性柱状体、７５…補強材、８７…第３の半導体素子、８８…第３の接着剤層、８９…第３のボンディングワイヤ、９１…リードフレーム。

Claims (4)

1. 電極部を有する基板上に第１の電極パッドを有する第１の電子部品を接着する工程と、
   前記電極部と前記第１の電極パッドとを、第１のボンディングワイヤを介して接続する工程と、
   前記第１の電子部品上に、第２の電極パッドを有する第２の電子部品を、同一組成の熱硬化性樹脂で形成された２層構造の接着剤層を用いて接着する工程と、
   前記電極部と前記第２の電極パッドとを、第２のボンディングワイヤを介して接続する工程とを具備し、
   前記２層構造の接着剤層は、前記第１の電子部品側に配置され、前記第２の電子部品の接着時温度で軟化または溶融する半硬化状態の第１の層と、前記第２の電子部品側に配置され、前記第１の層より大きい弾性率を有すると共に、前記第２の電子部品の接着時温度に対して層形状が維持される半硬化状態の第２の層とを備え、
   前記第２の電子部品の接着時に、前記第１のボンディングワイヤを前記第１の層を硬化させた硬化樹脂層内に取り込みつつ、前記第２の層を硬化させた硬化樹脂層により前記第２の電子部品から離間させることを特徴とする積層型電子部品の製造方法。
2. 請求項１記載の積層型電子部品の製造方法において、
   前記第１の層は前記接着時温度における粘度が１ｋＰａ・ｓ以上１００ｋＰａ・ｓ以下であり、かつ前記第２の層は前記接着時温度における粘度が１３０ｋＰａ・ｓ以上１０００ｋＰａ・ｓ以下であることを特徴とする積層型電子部品の製造方法。
3. 請求項１または請求項２記載の積層型電子部品の製造方法において、
   支持体上または前記第２の半導体素子の裏面に熱硬化性樹脂ワニスを塗布し乾燥させて前記第２の層を形成する工程と、前記第２の層と同一の熱硬化性樹脂ワニスを前記第２の層上に塗布し、前記第２の層を形成する際の乾燥温度より低い温度または乾燥時間より短い時間で乾燥させて前記第１の層を形成する工程とを有することを特徴とする積層型電子部品の製造方法。
4. 請求項３記載の積層型電子部品の製造方法において、
   前記支持体上に形成した前記第２の層と前記第１の層とを有する接着剤フィルムを、前記第２の半導体素子の裏面、または前記第２の半導体素子に個片化する前の半導体ウエハに貼り付ける工程を有することを特徴とする積層型電子部品の製造方法。

Images