JP2005129897A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005129897A JP2005129897A JP2004218700A JP2004218700A JP2005129897A JP 2005129897 A JP2005129897 A JP 2005129897A JP 2004218700 A JP2004218700 A JP 2004218700A JP 2004218700 A JP2004218700 A JP 2004218700A JP 2005129897 A JP2005129897 A JP 2005129897A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- semiconductor element
- semiconductor
- semiconductor device
- bonding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 272
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000012790 adhesive layer Substances 0.000 claims abstract description 154
- 239000000155 melt Substances 0.000 claims abstract description 17
- 238000010030 laminating Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 35
- 230000015572 biosynthetic process Effects 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 10
- 238000007789 sealing Methods 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 description 38
- 230000001070 adhesive effect Effects 0.000 description 38
- 239000010410 layer Substances 0.000 description 34
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 16
- 239000007788 liquid Substances 0.000 description 11
- 229920001342 Bakelite® Polymers 0.000 description 7
- 229920002799 BoPET Polymers 0.000 description 6
- 239000004637 bakelite Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Abstract
【課題】 半導体素子を含む半導体装置を小型化する。
【解決手段】 半導体装置１００は、インターポーザー１８上に、素子形成面にセンターパッド２３が形成された第一の接着層付き半導体素子１６をフェイスアップ実装する工程と、センターパッド２３と第一の接着層付き半導体素子１６外部の所定箇所とをボンディングワイヤ２０で接続する工程と、第一の接着層付き半導体素子１６上に、第二の接着層付き半導体素子１０６を積層する工程と、を含む。第二の接着層付き半導体素子１０６を積層する工程において、接着層１０４は、溶融粘度が０．０７ｐａ・ｓ以上３０ｐａ・ｓ以下となる条件で、第一の接着層付き半導体素子１６の素子形成面上に配置される。
【選択図】 図１
【解決手段】 半導体装置１００は、インターポーザー１８上に、素子形成面にセンターパッド２３が形成された第一の接着層付き半導体素子１６をフェイスアップ実装する工程と、センターパッド２３と第一の接着層付き半導体素子１６外部の所定箇所とをボンディングワイヤ２０で接続する工程と、第一の接着層付き半導体素子１６上に、第二の接着層付き半導体素子１０６を積層する工程と、を含む。第二の接着層付き半導体素子１０６を積層する工程において、接着層１０４は、溶融粘度が０．０７ｐａ・ｓ以上３０ｐａ・ｓ以下となる条件で、第一の接着層付き半導体素子１６の素子形成面上に配置される。
【選択図】 図１
Description
本発明は、半導体装置およびその製造方法に関する。
近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできている。これらの電子機器に使用される半導体パッケージは、小型化かつ多ピン化してきており、また、半導体パッケージを含めた電子部品を実装する、実装用基板も小型化してきている。さらには電子機器への収納性を高めるため、リジット基板とフレキシブル基板を積層し一体化して、折り曲げを可能としたリジットフレックス基板が、実装用基板として使われるようになってきている。
半導体パッケージの小型化に伴い、回路基板上にチップを実装したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）等のエリア実装型の新しい方式が提案されている。これらの半導体パッケージにおいて、半導体チップの電極とサブストレートの端子との電気的接続方法として、ワイヤボンディング方式やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式、ＦＣ（Ｆｒｉｐ Ｃｈｉｐ）方式等が用いられている。ここで、サブストレートは、半導体パッケージ用基板とも呼ばれ、プラスチックやセラミックス等各種材料を使って構成され、従来型半導体パッケージのリードフレームの機能を有する。
しかし、上記のような従来の工法では一つの半導体パッケージに対し半導体素子を一つしか収納できないため、半導体パッケージの小型化には自ずと限界があった。このため、複数個の半導体素子を積み重ねて一つの半導体パッケージの内部に収納することにより、実装密度を向上させる手法が提案されている。
ところで、半導体素子は、外部のリードフレームまたはサブストレートと電気的に接続される必要がある。サブストレート直上に設けられた半導体素子は、フリップチップ方式でサブストレートに接続されることもあるが、上層に設けられた半導体素子は、素子形成面に電極パッドが形成され、電極パッドを介してサブストレートと電気的に接続される。電極パッドとサブストレートとは、たとえばワイヤボンディングによる金線接合により接続される。
複数個の半導体素子を積層する場合、下層の半導体素子の電極パッドを露出させるため、また下層のワイヤボンディングによる金線接合と上層の半導体素子との干渉を避けるため、上層の半導体素子は下層の半導体素子よりも小さく形成される必要があり、実装上の制約が大きくなっている。
特許文献１には、基板上に第１半導体チップおよび第２半導体チップが積層されており、かつ各半導体チップのそれぞれに設けられている電極端子がボンディングワイヤにより基板に電気的に接続された半導体装置が開示されている。ここで、第１半導体チップと第２半導体チップとの間には接着層が設けられている。このような半導体装置において、上層の第１半導体チップの裏面に接着層が形成される。下層の第２半導体チップおよびそこに形成されたボンディングワイヤは、接着層を構成するエポキシ樹脂の軟化・溶融が始まる温度にされた状態で接着が行われる。
特開２００２−２２２９１３号公報
しかし、従来は、単に接着層の溶融等が始まるような温度で接着を行っていただけで、接着層を下層の半導体チップ上に配置する際の接着層の粘度を制御するという処理は行われていなかった。そのため、ボンディングワイヤどうしがショートしたり、パッドに接触したりするという課題が生じていた。とくに、下層の半導体素子において、パッドが素子形成面の中央に配置されたセンターパッドの場合、このような問題が生じやすかった。
本発明は上記事情を踏まえてなされたものであり、本発明の目的は、半導体素子を含む半導体装置を小型化する技術を提供することにある。本発明の別の目的は、このような半導体装置を簡易に製造する技術を提供することにある。
本発明者は、種々検討の結果、半導体素子の積層体を形成する際に、上層の半導体素子等と下層の半導体素子との間に接着層を設け、接着層を下層の半導体素子上に配置する際の接着層の溶融粘度を制御することにより、下層の半導体素子のセンターパッドから延在するボンディングワイヤが押しつぶされて素子形成面に付着したり、ボンディングワイヤ同士が接触したり、上層の半導体素子等と接触したりするのを防ぐことができることを見いだした。さらに、下層の半導体素子のボンディングワイヤの素子形成面からの高さを制御することにより、上述したような問題をより効果的に防ぐことができることも見いだした。
本発明によれば、半導体素子上に、接着層を介して部材が積層された半導体装置を製造する方法であって、基材上に、素子形成面にセンターパッドが形成された半導体素子をフェイスアップ実装する工程と、センターパッドと半導体素子外部の所定箇所とをボンディングワイヤで接続する工程と、半導体素子上に、接着層および部材を積層する工程と、を含み、接着層および部材を積層する工程において、接着層は、溶融粘度が０．０７ｐａ・ｓ以上３０ｐａ・ｓ以下となる条件で、半導体素子の素子形成面上に配置されることを特徴とする半導体装置の製造方法が提供される。
ここで、上層に配置する部材は、半導体素子や受動素子等の回路素子、またはインターポーザー等の基材とすることができる。また、センターパッドとは、半導体素子の中心部分に配置されたものだけでなく、半導体素子上の周辺部分（ペリフェラル）よりも内側に配置されたものも含む。また、基材とは、たとえばインターポーザーやプリント基板等の配線基板、または他の半導体素子とすることができる。ボンディングワイヤは金線とすることができる。
接着層および部材を積層する工程において、接着層を部材の裏面に形成した状態で部材と接着層を同時に半導体素子上に積層することもできるが、接着層のみを下層の半導体素子上に形成した後に、当該接着層の上に部材を配置することもできる。接着層のみを下層の半導体素子上に形成する場合、たとえば液状接着剤を半導体素子上に塗布することができる。このとき、液状接着剤は、溶融粘度が０．０７ｐａ・ｓ以上３０ｐａ・ｓ以下となる条件で、半導体素子の素子形成面上に配置される。
接着層を下層の半導体素子上に配置する際に、接着層の溶融粘度を上記の範囲とすることにより、下層の半導体素子のセンターパッドから延在するボンディングワイヤが押しつぶされて素子形成面に付着したり、ボンディングワイヤ同士が接触したり、上層の部材と接触したりするのを防ぐことができる。これにより、下層の半導体素子のパッド配置に制約を受けることなく、自由に半導体素子を他の部材と積層してパッケージ化することができる。
本発明の半導体装置の製造方法は、部材の裏面に接着層を形成する工程をさらに含むことができ、接着層および部材を積層する工程において、接着層が裏面に形成された部材を、半導体素子の素子形成面上に配置することができる。
このようにすれば、接着層と上層の部材とを一度に積層することができ、半導体装置の製造工程を簡略化することができる。ここで、接着層は、液状接着剤を上層の部材の裏面に塗布することにより形成することができる。また、接着層は、液状接着剤をＰＥＴフィルム等の基材上に塗布してドライフィルムを作製した後、ドライフィルムを上層の部材の裏面に貼り付けてＰＥＴフィルムを除去することにより形成することもできる。
本発明の半導体装置の製造方法において、接着層および部材を積層する工程において、接着層により、ボンディングワイヤを封止することができる。
このようにすれば、ボンディングワイヤが上層の部材と接触したりするのを防ぐことができる。
本発明によれば、基材と、素子形成面にセンターパッドが設けられ、基材上にフェイスアップ実装された半導体素子と、半導体素子外部の所定箇所とセンターパッドとを接続するボンディングワイヤと、半導体素子上に配置された部材と、半導体素子と部材との間に設けられ、半導体素子と部材とを接着するとともに、ボンディングワイヤが半導体素子の素子形成面から離間して位置するように、当該ボンディングワイヤを封止する接着層と、を含むことを特徴とする半導体装置が提供される。
ここで、上層に配置する部材は、半導体素子や受動素子等の回路素子、またはインターポーザー等の基材とすることができる。
上述したように、接着層を下層の半導体素子上に配置する際の接着層の溶融粘度を制御することにより、下層の半導体素子のセンターパッドから延在するボンディングワイヤが押しつぶされて素子形成面に付着したり、ボンディングワイヤ同士が接触したり、上層の半導体素子等と接触したりするのを防ぐことができる。これにより、本発明のように、ボンディングワイヤが下層の半導体素子の素子形成面から離間して位置するように接着層に封止された構成とすることができる。
本発明の半導体装置において、半導体素子は、素子形成面の中央に一列に配置された複数のセンターパッドを含むことができ、半導体装置は、複数のセンターパッドと、半導体素子外部の複数の所定箇所とをそれぞれ接続するとともに、半導体素子の素子形成面の一辺の縁部上を通過するように構成された複数のボンディングワイヤをさらに含むことができ、接着層は、複数のボンディングワイヤ同士が接触しないように、複数のボンディングワイヤを封止することができる。
上述したように、接着層を下層の半導体素子上に配置する際の接着層の溶融粘度を制御することにより、下層の半導体素子のセンターパッドから延在するボンディングワイヤ同士が接触したりするのを防ぐことができる。これにより、本発明のように、ボンディングワイヤ同士が接触しないように接着層に封止された構成とすることができる。
本発明の半導体装置において、ボンディングワイヤの素子形成面からの高さを、２５μｍ以上２５０μｍ以下とすることができる。
このように、下層の半導体素子のボンディングワイヤの素子形成面からの高さを制御することにより、下層の半導体素子のセンターパッドから延在するボンディングワイヤが押しつぶされて素子形成面に付着したり、ボンディングワイヤ同士が接触したり、上層の半導体素子等と接触したりするのをより効果的に防ぐことができる。
本発明の半導体装置において、接着層の厚さを、ボンディングワイヤの素子形成面からの高さの９５％以上３００％以下とすることができる。
このようにすれば、ボンディングワイヤが上層の部材と接触したりするのを防ぐことができる。
本発明の半導体装置において、半導体素子外部の所定箇所は、基材上の箇所とすることができる。
以上のように、本発明により、収容する半導体素子の入出力端子の配置に限定されることなく、その半導体素子上に他の半導体素子や受動素子等の部材を自在に積層したパッケージを製造することができる。そのため、半導体素子上に他の半導体素子や受動素子等の部材を積層してひとつのパッケージとした半導体装置を得ることができ、半導体素子を含む半導体装置の小型化・軽量化および高機能化・大容量化を図ることができる。
本発明によれば、半導体素子を含む半導体装置を小型化することができる。また、このような半導体装置を簡易に製造することができる。
図１は、本実施の形態における半導体装置の製造手順を示す工程断面図である。
本実施の形態において、第一の接着層付き半導体素子１６および第二の接着層付き半導体素子１０６を準備し、第一の接着層付き半導体素子１６の上に第二の接着層付き半導体素子１０６を積層することにより、半導体装置１００を製造する。第一の接着層付き半導体素子１６および第二の接着層付き半導体素子１０６の製造手順については後述する。
本実施の形態において、第一の接着層付き半導体素子１６および第二の接着層付き半導体素子１０６を準備し、第一の接着層付き半導体素子１６の上に第二の接着層付き半導体素子１０６を積層することにより、半導体装置１００を製造する。第一の接着層付き半導体素子１６および第二の接着層付き半導体素子１０６の製造手順については後述する。
まず、インターポーザー１８上に第一の接着層付き半導体素子１６を載置する（図１（ａ））。半導体素子１０の素子形成面にはセンターパッド２３が形成されている。ここでは一つのセンターパッド２３しか示していないが、半導体素子１０の素子形成面の中央部には、複数のセンターパッド２３が一列に配置される。
つづいて、半導体素子１０のセンターパッド２３とインターポーザー１８とをボンディングワイヤ２０で電気的に接続する（図１（ｂ））。ボンディングワイヤ２０としては、金やアルミニウム等の金属を用いることができる。図２は、複数のセンターパッド２３が配置された状態を示す半導体素子１０の上面図である。
図１に戻り、ここで、ボンディングワイヤ２０は、半導体素子１０の素子形成面から離間して設けられるとともに、後工程での変形を抑制するために、半導体素子１０の素子形成面からできるだけ近い位置に設けられることが好ましい。具体的には、ボンディングワイヤ２０は、半導体素子の素子形成面からの最高点（以後ワイヤ高さという）が２５μｍ以上、より好ましくは５０μｍ以上となるように設けられることが好ましい。下限をこのようにすることにより、ボンディングワイヤ２０が半導体素子１０の素子形成面に接触するのを防ぐことができる。また、ボンディングワイヤ２０は、ワイヤ高さが２５０μｍ以下、より好ましくは２００μｍ以下となるように設けられることがより好ましい。上限をこのようにすることにより、ボンディングワイヤ２０の変形を抑えることができる。
なお、ここでは、第一の接着層付き半導体素子１６がインターポーザー１８上に直接載置された例を示したが、第一の接着層付き半導体素子１６は、他の半導体素子の上に積層搭載されていてもよい。
つづいて、第一の接着層付き半導体素子１６上に第二の接着層付き半導体素子１０６を積層する（図１（ｃ））。半導体素子１０２の素子形成面にもセンターパッド２４が形成されている。
ここで、第二の接着層付き半導体素子１０６の接着層１０４の膜厚は、ボンディングワイヤ２０のワイヤ高さの９５％以上、より好ましくは９８％以上となるように構成されることが好ましい。接着層１０４の膜厚の下限をこのようにすることにより、ボンディングワイヤ２０が第二の接着層付き半導体素子１０６に接触するのを防ぐことができる。また、接着層１０４の膜厚は、ボンディングワイヤ２０のワイヤ高さの３００％以下、より好ましくは１５０％以下となるように構成されることが好ましい。接着層１０４の膜厚の上限をこのようにすることにより、接着層１０４を構成する接着剤が第一の接着層付き半導体素子１６と第二の接着層付き半導体素子１０６との間の端部から染み出すのを防ぐことができる。
ここで、接着層１０４は、センターパッド上に積層素子をマウントする際にワイヤの変形を抑制するため、その溶融粘度が０．０７ｐａ・ｓ以上３０ｐａ・ｓ以下となる条件で第一の接着層付き半導体素子１６上に配置されることが好ましく、その溶融粘度が０．１Ｐａ・ｓ以上５Ｐａ・ｓ以下となる条件で第一の接着層付き半導体素子１６上に配置されることがより好ましい。接着剤の溶融粘度の下限をこのような範囲に制御する方法としては、適切な接着剤を用いるとともに、たとえば接着層１０４を６０℃〜１５０℃の範囲で加熱することができる。接着剤の溶融粘度の下限をこのような範囲とすることにより、接着層１０４を構成する接着剤が第一の接着層付き半導体素子１６と第二の接着層付き半導体素子１０６との間の端部から染み出すのを防ぐことができる。また、接着剤の溶融粘度の上限をこのような範囲とすることにより、ボンディングワイヤ２０がセンターパッド２３に接触するのを防ぐことができる。
つづいて、半導体素子１０２のセンターパッド２４とインターポーザー１８とをボンディングワイヤ２１で電気的に接続する（図１（ｄ））。次いで、トランスファモールド等により、封止材２２で第一の接着層付き半導体素子１６と第二の接着層付き半導体素子１０６との積層体を封止してパッケージ化する。封止材２２としては、たとえばＥＭＥ−Ｇ７７０（住友ベークライト株式会社製）等のエポキシ封止樹脂を用いることができる。これにより、半導体装置１００が得られる（図１（ｅ））。
次に、第二の接着層付き半導体素子１０６の製造手順を説明する。図３は、第二の接着層付き半導体素子１０６の製造手順を示す工程断面図である。
まず、半導体基板１０１を準備する（図３（ａ））、素子形成面の反対面である裏面全面に、印刷により、接着剤１０４ａを塗布する（図３（ｂ））。接着剤１０４ａとしては、たとえば、エポキシ樹脂に硬化剤、熱可塑性樹脂、およびシリカフィラーを含むものを用いることができる。接着剤１０４ａとして、たとえば、ＣＲＰ−Ｘ４２９１（住友ベークライト製）等の液状接着剤を用いることができる。ここで、ステンシル１２０を用いて、接着剤１０４ａが半導体基板１０１の裏面に均一な膜厚で形成されるように、スキージー１２２で接着剤１０４ａの表面を平坦化する。この後、接着剤１０４ａを加熱して、Ｂステージ化させる。これにより、接着層１０４が形成される（図３（ｃ））。
このように、接着剤１０４ａとして、Ｂステージ化する液状接着剤を用いることにより、第二の接着層付き半導体素子１０６を第一の接着層付き半導体素子１６上に積層させる際に、接着層１０４の粘度を低く保つことができ、ボンディングワイヤ２０が接着層１０４内に入り込むので、第二の接着層付き半導体素子１０６積層時のボンディングワイヤ２０の変形を抑えることができ、ボンディングワイヤ２０どうしの干渉を防ぐことができる。
つづいて、接着層１０４上にダイシングフィルム（不図示）を貼り付け、半導体基板１０１をおよび接着層１０４を素子毎の外縁に沿って切断する（図３（ｄ））。半導体基板１０１の切断は、たとえばダイシング用ブレードにより行うことができる。これにより、接着層１０４が貼り付けられた第二の接着層付き半導体素子１０６が得られる（図３（ｅ））。
また、第二の接着層付き半導体素子１０６は、以下のようにして製造することもできる。
図５は、第二の接着層付き半導体素子１０６の製造手順の他の例の一部を示す工程断面図である。
図５は、第二の接着層付き半導体素子１０６の製造手順の他の例の一部を示す工程断面図である。
まず、ＰＥＴフィルム１２４上にバーコーターにて接着剤を塗布する。接着剤としては、上記と同様、たとえば、ＣＲＰ−Ｘ４２９１（住友ベークライト製）等の液状接着剤を用いることができる。この後、接着剤を乾燥加熱してＢステージ化させる。これにより、接着層１０４が形成される（図５（ａ））。
次に、接着層１０４とＰＥＴフィルム１２４により構成されるドライフィルムを真空加圧式ラミネータ（たとえばＭＶＬＰ−５００、名機製作所製）により、半導体基板１０１の裏面に貼り付ける（図５（ｂ）、図５（ｃ））。この後は、図３（ｄ）〜図３（ｅ）に示したのと同様の処理により、第二の接着層付き半導体素子１０６が得られる。
次に、第一の接着層付き半導体素子１６の製造手順を説明する。図４は、第一の接着層付き半導体素子１６の製造手順を示す工程断面図である。
まず、半導体基板１１を準備し、素子形成面の反対面である裏面全体に接着層１２を形成する（図４（ａ））。半導体基板１１の素子形成面には、複数の素子が形成されている。接着層１２は、たとえばダイボンド用の接着フィルムである。接着層１２としては、たとえば、ＤＦ−４０２（日立化成工業株式会社製）を用いることができる。接着層１２の膜厚は、とくに限定されないが、たとえば１０μｍ以上２００μｍ以下とすることができる。このようなフィルムを適宜積層させて用いることができる。
接着層１２は、ロールラミネータ、真空弾性体プレス、真空ラミネータ等の既存の方法で半導体基板１１に貼り付けることができる。半導体基板１１の反りを抑制するためには、ロールでの貼り付けよりも、面圧を用いて、できるだけ低温で貼り付けることが好ましい。
つづいて、半導体基板１１および接着層１２を素子毎の外縁に沿って切断する（図４（ｂ））。半導体基板１１および接着層１２の切断は、たとえばダイシング用ブレードにより行うことができる。これにより、半導体素子１０の素子形成面の反対面に接着層１２が貼り付けられた第一の接着層付き半導体素子１６を得ることができる（図４（ｄ））。
以上のように、本実施の形態における半導体装置１００の製造工程によれば、Ｂステージ化する材料を接着剤として用いて接着層１０４を形成しているため、第二の接着層付き半導体素子１０６を第一の接着層付き半導体素子１６上に積層させる際に、接着層１０４の粘度を低く保つことができる。また、第二の接着層付き半導体素子１０６を第一の接着層付き半導体素子１６上に積層させる際に、接着層１０４の溶融粘度を制御することにより、第一の接着層付き半導体素子１６のセンターパッド２３から延在するボンディングワイヤ２０が押しつぶされて素子形成面に付着したり、ボンディングワイヤ２０同士が接触したり、第二の接着層付き半導体素子１０６等と接触したりするのを防ぐことができる。これにより、下側の半導体素子のパッド配置に制約を受けることなく、自在に半導体素子を積層しパッケージ化することができる。
以下、実施例により本発明を具体的に説明するが、本発明はこれに限定されるものではない。
（例１）
まず、第二の接着層付き半導体素子（１０６）を以下のようにして製造した。
半導体ウェハ（厚さ約２００μｍ）の素子形成面の裏面全面にステンシル印刷により、液状接着剤（ＣＲＰ−Ｘ４２９１、住友ベークライト株式会社製）を塗布した。この後、１２３℃で１時間乾燥することにより、液状接着剤をＢステージ化させて接着層を形成した。
まず、第二の接着層付き半導体素子（１０６）を以下のようにして製造した。
半導体ウェハ（厚さ約２００μｍ）の素子形成面の裏面全面にステンシル印刷により、液状接着剤（ＣＲＰ−Ｘ４２９１、住友ベークライト株式会社製）を塗布した。この後、１２３℃で１時間乾燥することにより、液状接着剤をＢステージ化させて接着層を形成した。
つづいて、接着層面にロールラミネータによりダイシングフィルム（Ｄ−５１０Ｔ、リンテック株式会社製）を貼り付けた。この後、ダイシングマシンにより、第二の接着層付き半導体素子（７ｍｍ×８ｍｍ）を個片化した。
つづいて、第一の接着層付き半導体素子（１６）を以下のようにして製造した。
それぞれの素子の中心線上に複数の入出力端子が配置された複数の素子が形成された半導体ウェハ（厚さ約２００μｍ）の素子形成面の反対面全面にロールラミネータにより、厚さ７５μｍのダイボンド用フィルム（ＤＦ−４０２、日立化成工業株式会社製）を貼り付けた。次に、ダイシング用ブレードにより第一の接着層付き半導体素子（７ｍｍ×８ｍｍ）を個片化した。
それぞれの素子の中心線上に複数の入出力端子が配置された複数の素子が形成された半導体ウェハ（厚さ約２００μｍ）の素子形成面の反対面全面にロールラミネータにより、厚さ７５μｍのダイボンド用フィルム（ＤＦ−４０２、日立化成工業株式会社製）を貼り付けた。次に、ダイシング用ブレードにより第一の接着層付き半導体素子（７ｍｍ×８ｍｍ）を個片化した。
次いで、表面に入出力端子が配置された有機サブストレート上に、ダイアタッチペーストを用いて第一の接着層付き半導体素子を搭載し、第一の接着層付き半導体素子の入出力端子と有機サブストレート上の入出力端子とを金線により接続した。このとき、金線のワイヤ高さを１３８μｍとした。
次に、第二の接着層付き半導体素子を第一の接着層付き半導体素子上に積層搭載した。このとき、第二の接着層付き半導体素子を１５０℃に加熱しながら荷重０．００５Ｎで、第一の接着層付き半導体素子上に積層した。このとき、第二の接着層付き半導体素子の接着層の溶融粘度が０．３６ｐａ・ｓとなるようにした。
このようにして積層された構造物は、Ｘ線観察により金線同士の接触がないことが確認された。また、断面を削り出して確認した結果、金線が第二の接着層付き半導体素子および第一の接着層付き半導体素子のいずれにも接触していないことが確認された。さらに、接着剤の半導体素子の端部からの染み出しもほとんどなく、第二の接着層付き半導体素子表面への回り込みや有機サブストレート上の入出力端子の汚染も確認されなかった。
つづいて、第二の接着層付き半導体素子の素子形成面に形成された入出力端子と有機サブストレートをウェッジボンディングの手法を用いてボンディングワイヤ（金線）により接続した。次いで、第一の接着層付き半導体素子および第二の接着層付き半導体素子の積層体を封止樹脂（ＥＭＥ−Ｇ７７０、住友ベークライト製）により封止した。その後、裏面に半田ボールを搭載し、ＢＧＡパッケージを形成した。
以上のようにして得られた半導体装置を、プリント配線板に実装し、動作確認を行った結果、半導体装置として正常に動作することが確認された。
（例２）
まず、ＰＥＴフィルム上にバーコーターにて液状接着剤（ＣＲＰ−Ｘ４２９１、住友ベークライト株式会社製）を塗布した。この後、８０℃で１５分間、次いで１２０℃で１時間乾燥することにより、液状接着剤層の厚みが１４９μｍであるドライフィルムを得た。
まず、ＰＥＴフィルム上にバーコーターにて液状接着剤（ＣＲＰ−Ｘ４２９１、住友ベークライト株式会社製）を塗布した。この後、８０℃で１５分間、次いで１２０℃で１時間乾燥することにより、液状接着剤層の厚みが１４９μｍであるドライフィルムを得た。
次に、このドライフィルムを真空加圧式ラミネータ（ＭＶＬＰ−５００、名機製作所製）により、半導体ウェハ（厚さ約１００μｍ）の素子形成面の裏面全体に貼り付けた。この後、半導体ウェハ周辺の不要なドライフィルムを除去した。つづいて、ＰＥＴフィルムを除去した。次いで、接着層面にロールラミネータによりダイシングフィルム（Ｄ−５１０Ｔ、リンテック株式会社製）を貼り付けた。この後、ダイシングマシンにより、第二の接着層付き半導体素子（１２ｍｍ×１０ｍｍ）を個片化した。これにより、第二の接着層付き半導体素子（１０６）が得られた。
つづいて、例１と同様に、中心線上に複数の入出力端子が配置された第一の接着層付き半導体素子（７ｍｍ×８ｍｍ）（１６）を個片化した。次いで、表面に入出力端子が配置された有機サブストレート上に、ダイアタッチフィルムを用いて個片化した第一の接着層付き半導体素子を搭載し、第一の接着層付き半導体素子の入出力端子と有機サブストレート上の入出力端子とを金線により接続した。このとき、金線のワイヤ高さ（最高点）は１２７μｍであった。
次に、第二の接着層付き半導体素子を、１５０℃に加熱しながら荷重０．００４Ｎで、第一の接着層付き半導体素子上に積層した。このとき、第二の接着層付き半導体素子の接着剤の溶融粘度が０．３８ｐａ・ｓとなるようにした。
その後、１８０℃で１時間硬化することにより接着剤が完全に硬化し、第二の接着層付き半導体素子と第一の接着層付き半導体素子とを接着するとともに、第一の接着層付き半導体素子上の金線を固定・封止した。
このようにして積層された構造物は、Ｘ線観察により金線同士の接触が無いことが確認された。また、断面を削りだして確認した結果、金線同士の接触および金線と第二の接着層付き半導体素子および第一の接着層付き半導体素子との接触のいずれもがないことが確認された。
つづいて、第二の接着層付き半導体素子の素子形成面に形成された入出力端子と有機サブストレートをウェッジボンディングの手法を用いてボンディングワイヤ（金線）により接続した。次いで、第一の接着層付き半導体素子および第二の接着層付き半導体素子の積層体を封止樹脂（ＥＭＥ−Ｇ７７０、住友ベークライト製）により封止した。その後、裏面に半田ボールを搭載し、ＢＧＡパッケージを形成した。
以上のようにして得られた半導体装置を、プリント配線板に実装し、動作確認を行った結果、半導体装置として正常に動作することが確認された。
なお、本発明は、以下の態様も含む。
（１） 入出力用端子が半導体素子中央部に一列に配置されている第１の半導体素子（以後センターパッド素子と呼称）上に、予めその裏面に接着剤が供給されている第２の半導体素子（以後積層素子と呼称）を積層し、一つの半導体パッケージに収納する構造とし、センターパッド素子がワイヤボンディングによる金線を介して半導体パッケージ外部と接続することを特徴とする半導体装置の製造方法に関し、積層素子マウント時の接着剤の溶融粘度が３０ｐａ・ｓ以下、０．０７ｐａ・ｓ以上であることを特徴とする半導体装置の製造方法、
（２） 予め供給される接着剤の厚みが（１）記載のセンターパッド素子上の金線のセンターパッド素子表面からの高さの９５％以上３００％以下であり、積層素子を積層する際に接着剤がセンターパッド素子上の金線を包み込みつつ固定するとともにセンターパッド素子と積層素子とを接着する半導体装置の製造方法、
（３） （１）記載の金線のセンターパッド素子表面からの高さが２５μｍ以上２５０μｍ以下であることを特徴とする半導体装置の製造方法、
（４） （１）から（３）のいずれかに記載の製造方法により製造された半導体装置。
（１） 入出力用端子が半導体素子中央部に一列に配置されている第１の半導体素子（以後センターパッド素子と呼称）上に、予めその裏面に接着剤が供給されている第２の半導体素子（以後積層素子と呼称）を積層し、一つの半導体パッケージに収納する構造とし、センターパッド素子がワイヤボンディングによる金線を介して半導体パッケージ外部と接続することを特徴とする半導体装置の製造方法に関し、積層素子マウント時の接着剤の溶融粘度が３０ｐａ・ｓ以下、０．０７ｐａ・ｓ以上であることを特徴とする半導体装置の製造方法、
（２） 予め供給される接着剤の厚みが（１）記載のセンターパッド素子上の金線のセンターパッド素子表面からの高さの９５％以上３００％以下であり、積層素子を積層する際に接着剤がセンターパッド素子上の金線を包み込みつつ固定するとともにセンターパッド素子と積層素子とを接着する半導体装置の製造方法、
（３） （１）記載の金線のセンターパッド素子表面からの高さが２５μｍ以上２５０μｍ以下であることを特徴とする半導体装置の製造方法、
（４） （１）から（３）のいずれかに記載の製造方法により製造された半導体装置。
１０ 半導体素子
１１ 半導体基板
１２ 接着層
１６ 第一の接着層付き半導体素子
１８ インターポーザー
２０ ボンディングワイヤ
２１ ボンディングワイヤ
２３ センターパッド
２２ 封止材
１０１ 半導体基板
１０４ 接着層
１０４ａ 接着剤
１０６ 第二の接着層付き半導体素子
１２０ ステンシル
１２２ スキージー
１１ 半導体基板
１２ 接着層
１６ 第一の接着層付き半導体素子
１８ インターポーザー
２０ ボンディングワイヤ
２１ ボンディングワイヤ
２３ センターパッド
２２ 封止材
１０１ 半導体基板
１０４ 接着層
１０４ａ 接着剤
１０６ 第二の接着層付き半導体素子
１２０ ステンシル
１２２ スキージー
Claims (8)
- 半導体素子上に、接着層を介して部材が積層された半導体装置を製造する方法であって、
基材上に、素子形成面にセンターパッドが形成された前記半導体素子をフェイスアップ実装する工程と、
前記センターパッドと前記半導体素子外部の所定箇所とをボンディングワイヤで接続する工程と、
前記半導体素子上に、前記接着層および前記部材を積層する工程と、
を含み、
前記接着層および前記部材を積層する工程において、前記接着層は、溶融粘度が０．０７ｐａ・ｓ以上３０ｐａ・ｓ以下となる条件で、前記半導体素子の素子形成面上に配置されることを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記部材の裏面に前記接着層を形成する工程をさらに含み、
前記接着層および前記部材を積層する工程において、前記接着層が裏面に形成された前記部材を、前記半導体素子の素子形成面上に配置することを特徴とする半導体装置の製造方法。 - 請求項１または２に記載の半導体装置の製造方法において、
前記接着層および前記部材を積層する工程において、前記接着層は、前記ボンディングワイヤを封止することを特徴とする半導体装置の製造方法。 - 基材と、
素子形成面にセンターパッドが設けられ、前記基材上にフェイスアップ実装された半導体素子と、
前記半導体素子外部の所定箇所と前記センターパッドとを接続するボンディングワイヤと、
前記半導体素子上に配置された部材と、
前記半導体素子と前記部材との間に設けられ、前記半導体素子と前記部材とを接着するとともに、前記ボンディングワイヤが前記半導体素子の前記素子形成面から離間して位置するように、当該ボンディングワイヤを封止する接着層と、
を含むことを特徴とする半導体装置。 - 請求項４に記載の半導体装置において、
前記半導体素子は、前記素子形成面の中央に一列に配置された複数のセンターパッドを含み、
前記半導体装置は、前記複数のセンターパッドと、前記半導体素子外部の複数の所定箇所とをそれぞれ接続するとともに、前記半導体素子の素子形成面の一辺の縁部上を通過するように構成された複数のボンディングワイヤをさらに含み、
前記接着層は、前記複数のボンディングワイヤ同士が接触しないように、前記複数のボンディングワイヤを封止することを特徴とする半導体装置。 - 請求項４または５に記載の半導体装置において、
前記ボンディングワイヤの前記素子形成面からの高さが、２５μｍ以上２５０μｍ以下であることを特徴とする半導体装置。 - 請求項４乃至６いずれかに記載の半導体装置において、
前記接着層の厚さが、前記ボンディングワイヤの前記素子形成面からの高さの９５％以上３００％以下であることを特徴とする半導体装置。 - 請求項４乃至７いずれかに記載の半導体装置において、
前記半導体素子外部の所定箇所は、前記基材上の箇所であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004218700A JP4473668B2 (ja) | 2003-10-02 | 2004-07-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003344902 | 2003-10-02 | ||
| JP2004218700A JP4473668B2 (ja) | 2003-10-02 | 2004-07-27 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005129897A true JP2005129897A (ja) | 2005-05-19 |
| JP4473668B2 JP4473668B2 (ja) | 2010-06-02 |
Family
ID=34655837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004218700A Active JP4473668B2 (ja) | 2003-10-02 | 2004-07-27 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4473668B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009126980A (ja) * | 2007-11-26 | 2009-06-11 | Sumitomo Bakelite Co Ltd | 液状封止樹脂組成物、半導体装置および半導体装置の製造方法 |
-
2004
- 2004-07-27 JP JP2004218700A patent/JP4473668B2/ja active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009126980A (ja) * | 2007-11-26 | 2009-06-11 | Sumitomo Bakelite Co Ltd | 液状封止樹脂組成物、半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4473668B2 (ja) | 2010-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4188337B2 (ja) | 積層型電子部品の製造方法 | |
| JP5161732B2 (ja) | 半導体装置の製造方法 | |
| KR100219791B1 (ko) | 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법 | |
| US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
| JP4746646B2 (ja) | 積層型電子部品 | |
| JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| US6759745B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20040222508A1 (en) | Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| JP2002222830A (ja) | 半導体装置およびそれを用いる液晶モジュール | |
| KR20020018133A (ko) | 전자 장치 및 그 제조 방법 | |
| JP2003078105A (ja) | スタックチップモジュール | |
| KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2000031309A (ja) | チップスタックパッケ―ジ | |
| JP3786103B2 (ja) | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 | |
| US20050110166A1 (en) | Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device | |
| US20080308914A1 (en) | Chip package | |
| US20070196952A1 (en) | Manufacturing method of semiconductor device | |
| JP2007242684A (ja) | 積層型半導体装置及びデバイスの積層方法 | |
| KR100726892B1 (ko) | 3차원 칩 적층 패키지 모듈 및 이의 제조방법 | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP4473668B2 (ja) | 半導体装置およびその製造方法 | |
| KR100650728B1 (ko) | 스택 패키지 및 그 제조방법 | |
| JPH10150069A (ja) | 半導体パッケージ及びその製造方法 | |
| JP4620366B2 (ja) | 半導体装置、半導体素子の製造方法、および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070522 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070625 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071015 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071101 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080321 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091120 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20091120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091120 |
|
| TRDD | Decision of grant or rejection written | ||
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100115 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4473668 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |