JP3786103B2 - 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 - Google Patents

半導体装置、電子デバイス、電子機器および半導体装置の製造方法 Download PDF

Info

Publication number
JP3786103B2
JP3786103B2 JP2003127057A JP2003127057A JP3786103B2 JP 3786103 B2 JP3786103 B2 JP 3786103B2 JP 2003127057 A JP2003127057 A JP 2003127057A JP 2003127057 A JP2003127057 A JP 2003127057A JP 3786103 B2 JP3786103 B2 JP 3786103B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
package
resin
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003127057A
Other languages
English (en)
Other versions
JP2004335603A5 (ja
JP2004335603A (ja
Inventor
哲理 青▲柳▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003127057A priority Critical patent/JP3786103B2/ja
Priority to CNB2004100386412A priority patent/CN100369249C/zh
Priority to US10/833,508 priority patent/US20050001301A1/en
Publication of JP2004335603A publication Critical patent/JP2004335603A/ja
Publication of JP2004335603A5 publication Critical patent/JP2004335603A5/ja
Application granted granted Critical
Publication of JP3786103B2 publication Critical patent/JP3786103B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/656—Fan-in layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/24—Configurations of stacked chips at least one of the stacked chips being laterally offset from a neighbouring stacked chip, e.g. chip stacks having a staircase shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/28—Configurations of stacked chips the stacked chips having different sizes, e.g. chip stacks having a pyramidal shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置、電子デバイス、電子機器および半導体装置の製造方法に関し、特に、半導体パッケージの積層構造に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体パッケージでは、例えば、特許文献１に開示されているように、ハンダボールを介して半導体パッケージを積層することにより、省スペース化を図ることが行われている。ここで、積層された半導体パッケージ間に樹脂を充填することが行われている。
【０００３】
【特許文献１】
特開２００２−１７０９０６号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の半導体パッケージでは、ハンダボールを介して積層された半導体パッケージ間の隙間全体に樹脂が充填される。このため、半導体パッケージ間に充填された樹脂をキュアする際に、樹脂に含まれる水分が十分に抜け切らず、半導体パッケージ間に充填された樹脂に水分が残留する。このため、積層された半導体パッケージの２次実装時のリフロー時に、半導体パッケージ間に充填された樹脂に含まれる水分が気化して膨張し、半導体パッケージ間で剥離が発生することがあるという問題があった。
【０００５】
そこで、本発明の目的は、積層された半導体パッケージの２次実装時の位置ずれを防止しつつ、半導体パッケージ間の剥離を抑止することが可能な半導体装置、電子デバイス、電子機器および半導体装置の製造方法を提供することである。
【０００８】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、第１半導体チップが搭載された第１半導体パッケージと、前記第１半導体チップ上に端部が配置されるようにして、前記第１半導体パッケージ上に支持された第２半導体パッケージと、前記第１半導体チップの少なくとも一部が露出するように配置され、前記第１半導体チップと前記第２半導体パッケージとの間に設けられた樹脂とを備えることを特徴とする。
【０００９】
これにより、第１半導体チップ上に配置された樹脂を介して第１半導体パッケージと第２半導体パッケージとを固定することが可能となり、第１半導体パッケージと第２半導体パッケージとの間に樹脂を設けた場合においても、第１半導体パッケージと第２半導体パッケージとの間に隙間を残すことが可能となるとともに、同一の第１半導体チップ上に複数の半導体パッケージを配置することが可能となる。このため、実装面積をより一層縮小することを可能としつつ、第１半導体パッケージと第２半導体パッケージとの間の剥離を抑止することが可能となるとともに、積層された第１半導体パッケージおよび第２半導体パッケージの２次実装時の位置ずれを防止することが可能となる。
【００１０】
また、本発明の一態様に係る半導体装置によれば、前記樹脂は、前記第２半導体パッケージと前記第１半導体チップの対向面にのみ設けられていることを特徴とする。
これにより、第１半導体パッケージに樹脂を接触させることなく、第１半導体チップ上に配置された樹脂を介して第１半導体パッケージと第２半導体パッケージとを効率よく固着させることが可能となる。このため、第１半導体パッケージと第２半導体パッケージとの間の剥離を抑止することが可能としつつ、積層された第１半導体パッケージおよび第２半導体パッケージの２次実装時の位置ずれを防止することが可能となる。
【００１１】
また、本発明の一態様に係る半導体装置によれば、前記樹脂は前記第１半導体チップの中央部に設けられていることを特徴とする。
これにより、突出電極を介して第１半導体パッケージと第２半導体パッケージとを電気的に接続した場合においても、突出電極から離れた位置に樹脂を配置することが可能となる。このため、樹脂の伸び縮みの影響が突出電極に及ぶことを抑制することが可能となり、温度サイクルなどでの耐久性を向上させることが可能となる。
【００１２】
また、本発明の一態様に係る半導体装置によれば、前記樹脂にはフィラーが混入されていることを特徴とする。
これにより、樹脂の粘度を容易に制御することが可能となり、樹脂の液垂れを防止することを可能として、樹脂の存在範囲を容易に制御することが可能となる。
【００１３】
また、本発明の一態様に係る半導体装置によれば、前記第１半導体パッケージは、前記第１半導体チップがフリップチップ実装された第１キャリア基板と、前記第１半導体チップと前記第１キャリア基板との間に設けられた樹脂層とを備え、前記第２半導体パッケージは、第２半導体チップと、前記第２半導体チップが実装された第２キャリア基板と、前記第１キャリア基板上に接合され、前記第１半導体チップ上に前記第２キャリア基板を保持する突出電極と、前記第２半導体チップを封止する封止材とを備えることを特徴とする。
【００１４】
これにより、第１半導体パッケージおよび第２半導体パッケージの種類が異なる場合においても、積層された半導体パッケージの２次実装時の位置ずれを防止しつつ、第１半導体パッケージおよび第２半導体パッケージとの間の剥離を抑止することが可能となり、省スペース化を可能としつつ、第１半導体パッケージと第２半導体パッケージとの間の接続信頼性を向上させることができる。
【００１５】
また、本発明の一態様に係る半導体装置によれば、前記突出電極はハンダボールであることを特徴とする。
これにより、リフロー処理を行うことで、第１半導体パッケージと第２半導体パッケージとを電気的に接続することが可能となり、第２半導体パッケージを第１半導体パッケージ上に効率よく実装することが可能となる。
【００１６】
また、本発明の一態様に係る半導体装置によれば、前記第１半導体チップと前記第２半導体パッケージとの間に設けられた樹脂は、前記第１半導体チップと前記第１キャリア基板との間に設けられた樹脂層よりも弾性率が低いことを特徴とする。
これにより、第１半導体チップに加わる衝撃を第１半導体チップと第２半導体パッケージとの間に設けられた樹脂に効率よく吸収させることが可能となる。このため、半導体チップの耐衝撃性を向上させることが可能となり、半導体チップの信頼性を確保しつつ、複数の半導体チップを積層することが可能となる。
【００１７】
また、本発明の一態様に係る半導体装置によれば、前記第１半導体パッケージは、前記第１キャリア基板上に前記第１半導体チップがフリップチップ実装されたボールグリッドアレイ、前記第２半導体パッケージは、前記第２キャリア基板上に搭載された第２半導体チップがモールド封止されたボールグリッドアレイまたはチップサイズパッケージであることを特徴とする。
【００１８】
これにより、汎用パッケージを用いた場合においても、積層された半導体パッケージの２次実装時の位置ずれを防止しつつ、第１半導体パッケージおよび第２半導体パッケージとの間の剥離を抑止することが可能となり、生産効率を劣化させることなく、異種パッケージ間の接続信頼性を向上させることが可能となる。
また、本発明の一態様に係る電子デバイスによれば、電子部品が搭載された第１パッケージと、前記電子部品上に端部が配置されるようにして、前記第１パッケージ上に支持された第２パッケージと、前記電子部品の少なくとも一部が露出するように配置され、前記電子部品と前記第２パッケージとの間に設けられた樹脂とを備えることを特徴とする。
【００１９】
これにより、電子部品上に配置された樹脂を介して第１パッケージと第２パッケージとを固定することが可能となり、第１パッケージと第２パッケージとの間に樹脂を設けた場合においても、第１パッケージと第２パッケージとの間に隙間を残すことが可能となる。このため、第１パッケージと第２パッケージとの間の剥離を抑止することを可能としつつ、第１パッケージと第２パッケージとを樹脂で固着させることが可能となり、第１パッケージと第２パッケージとの間の位置ずれを防止することが可能となる。
【００２０】
また、本発明の一態様に係る電子機器によれば、第１半導体チップが搭載された第１半導体パッケージと、前記第１半導体チップ上に端部が配置されるようにして、前記第１半導体パッケージ上に支持された第２半導体パッケージと、前記第１半導体チップの少なくとも一部が露出するように配置され、前記第１半導体チップと前記第２半導体パッケージとの間に設けられた樹脂と、前記第２半導体パッケージが支持される前記第１半導体パッケージを搭載するマザー基板と、前記マザー基板を介して前記第１半導体チップに接続された電子部品とを備えることを特徴とする。
【００２１】
これにより、積層された半導体パッケージの信頼性の劣化を抑制しつつ、２次実装時の半導体パッケージの位置ずれを防止することが可能となり、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、第１半導体パッケージに搭載された第１半導体チップ上に樹脂を供給する工程と、前記第１半導体チップの少なくとも一部が前記樹脂から露出するとともに前記第１半導体チップ上に端部が配置されるようにして、第２半導体チップが搭載された第２半導体パッケージを前記第１半導体パッケージ上に実装する工程とを備えることを特徴とする。
【００２２】
これにより、第１半導体パッケージと第２半導体パッケージとの間に樹脂を充填した場合においても、第１半導体パッケージと第２半導体パッケージとの間に隙間を残すことが可能となり、積層された半導体パッケージの２次実装時の位置ずれを防止しつつ、第１半導体パッケージと第２半導体パッケージとの間の剥離を抑止することが可能となる。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す断面図である。
【００２４】
図１において、半導体パッケージＰＫ１にはキャリア基板１が設けられ、キャリア基板１の両面にはランド２ａ、２ｂがそれぞれ形成されている。そして、キャリア基板１上には半導体チップ３がフリップチップ実装され、半導体チップ３には、フリップチップ実装するための突出電極４が設けられている。そして、半導体チップ３に設けられた突出電極４は、異方性導電シート５を介してランド２ｂ上にＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合されている。
【００２５】
一方、半導体パッケージＰＫ２にはキャリア基板１１が設けられ、キャリア基板１１の裏面にはランド１２が形成され、ランド１２上には突出電極１３が設けられている。また、キャリア基板１１上には半導体チップが実装され、半導体チップが実装されたキャリア基板１１は、封止樹脂１４で封止されている。なお、キャリア基板１１上には、ワイヤボンド接続された半導体チップを実装するようにしてもよいし、半導体チップをフリップチップ実装するようにしてもよく、半導体チップの積層構造を実装するようにしてもよい。
【００２６】
そして、キャリア基板１上に設けられたランド２ｂに突出電極１３を接合させることにより、キャリア基板１１が半導体チップ３上に配置されるようにして、半導体パッケージＰＫ２が半導体パッケージＰＫ１上に実装されている。
また、半導体チップ３上には、半導体チップ３の少なくとも一部が露出するように樹脂１５が配置され、半導体パッケージＰＫ２は樹脂１５を介して半導体チップ３に固着されている。ここで、樹脂１５としては、樹脂ペーストまたは樹脂シートのいずれを用いるようにしてもよい。
【００２７】
これにより、半導体チップ３上に配置された樹脂１５を介して半導体パッケージＰＫ１と半導体パッケージＰＫ２とを固定することが可能となり、半導体パッケージＰＫ１、ＰＫ２間に樹脂１５を設けた場合においても、半導体パッケージＰＫ１、ＰＫ２間に隙間を残すことが可能となる。このため、半導体パッケージＰＫ１、ＰＫ２間の樹脂１５に含まれる水分を抜け出し易くすることが可能となり、２次実装時に突出電極６のリフロー処理が行われる場合においても、半導体パッケージＰＫ１、ＰＫ２間の樹脂１５が膨張することを抑制することが可能となる。この結果、半導体パッケージＰＫ１、ＰＫ２間の剥離を抑止することを可能としつつ、半導体パッケージＰＫ１と半導体パッケージＰＫ２とを樹脂１５で固着させることが可能となり、半導体パッケージＰＫ１、ＰＫ２間の位置ずれを防止することが可能となる。
【００２８】
なお、樹脂１５は、半導体パッケージＰＫ２と半導体チップ３の対向面にのみ設けるようにしてもよい。これにより、半導体パッケージＰＫ１に樹脂１５を接触させることなく、半導体チップ３上に配置された樹脂１５を介して半導体パッケージＰＫ１と半導体パッケージＰＫ２とを効率よく固着させることが可能となり、半導体パッケージＰＫ１、ＰＫ２間の剥離を抑止することが可能としつつ、積層された半導体パッケージＰＫ１、ＰＫ２の２次実装時の位置ずれを防止することが可能となる。
【００２９】
また、樹脂１５は、半導体チップ３の中央部に設けるようにしてもよい。これにより、突出電極１３を介して半導体パッケージＰＫ１と半導体パッケージＰＫ２とを電気的に接続した場合においても、突出電極１３から離れた位置に樹脂１５を配置することが可能となる。このため、樹脂１５の伸び縮みの影響が突出電極１３に及ぶことを抑制することが可能となり、温度サイクルなどでの耐久性を向上させることが可能となる。
【００３０】
また、半導体チップ３と半導体パッケージＰＫ２との間に設けられた樹脂１５は、半導体チップ３とキャリア基板１との間に設けられた異方性導電シート５よりも弾性率が低いことが好ましい。これにより、半導体チップ３に加わる衝撃を樹脂１５に効率よく吸収させることが可能となる。このため、半導体チップ３の耐衝撃性を向上させることが可能となり、半導体チップ３の信頼性を確保しつつ、半導体パッケージＰＫ１、ＰＫ２を積層することが可能となる。
【００３１】
また、樹脂１５には、シリカやアルミナなどのフィラーが混入されるようにしてもよい。これにより、樹脂１５の粘度を容易に制御することが可能となり、樹脂１５の液垂れを防止することを可能として、樹脂１５の存在範囲を容易に制御することが可能となる。
また、半導体チップ３上の樹脂１５は、１ヶ所にのみ配置されていてもよいが、半導体チップ３上に分散して配置するようにしてもよい。ここで、半導体チップ３上に樹脂１５を分散して配置することにより、樹脂１５に含まれる水分を逃がすための経路を半導体チップ３上に確保することが可能となり、半導体チップ３と半導体パッケージＰＫ２との間の間隔が狭い場合においても、樹脂１５に含まれる水分を減らすことが可能となる。
【００３２】
また、キャリア基板１、１１としては、例えば、両面基板、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いることができ、キャリア基板１、１１の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極４、６、１３としては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいはハンダボールなどを用いることができる。
【００３３】
さらに、突出電極１３を介して半導体パッケージＰＫ１、ＰＫ２を互いに接合させる場合、半田接合や合金接合などの金属接合を用いるようにしてもよく、ＡＣＦ接合、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合などの圧接接合を用いるようにしてもよい。また、上述した実施形態では、突出電極４を介して半導体チップ３をキャリア基板１にフリップチップ実装する場合、ＡＣＦ接合を用いる方法について説明したが、ＮＣＦ接合、ＡＣＰ接合、ＮＣＰ接合などの圧接接合を用いるようにしてもよく、半田接合や合金接合などの金属接合を用いるようにしてもよい。
【００３４】
図２は、図１の半導体装置の製造方法の一例を示す断面図である。
図２（ａ）において、半導体パッケージＰＫ１上に半導体パッケージＰＫ２を積層する場合、半導体パッケージＰＫ２のランド１２上に、突出電極１３としてハンダボールを形成するとともに、キャリア基板１のランド２ｂ上にフラックス７を供給する。また、ディスペンサなどを用いることにより、半導体チップ３上に樹脂１５を供給する。
【００３５】
次に、図２（ｂ）に示すように、半導体パッケージＰＫ１上に半導体パッケージＰＫ２をマウントする。そして、突出電極１３のリフロー処理を行うことにより、突出電極１３を溶融させ、突出電極１３をランド２ｂ上に接合させる。
ここで、突出電極１３をランド２ｂ上に接合させる場合、Ａステージ状態（昇温により樹脂が軟化する状態）またはＢステージ状態（昇温により、樹脂粘度が高くなる状態）に樹脂１５を維持することが好ましい。これにより、突出電極１３の溶融時の表面張力により、突出電極１３をランド２ｂ上に自己整合的に配置することが可能となり、半導体パッケージＰＫ１上に半導体パッケージＰＫ２を精度よく配置することが可能となる。そして、突出電極１３がランド２ｂ上に接合されると、突出電極１３のリフロー時の温度よりも低い温度で樹脂１５をキュアし、樹脂１５をＣステージ状態（硬化状態）に移行させる。
【００３６】
ここで、半導体チップ３の少なくとも一部が露出するように半導体チップ３上に樹脂１５を設けることにより、樹脂１５に含まれる水分を逃がすための隙間を確保しつつ、半導体チップ３を介して半導体パッケージＰＫ１、ＰＫ２を互いに固着させることが可能となるとともに、樹脂１５に含まれる水分の残留量を減らすことが可能となる。
【００３７】
次に、図２（ｃ）に示すように、キャリア基板１の裏面に設けられたランド２ａ上に、キャリア基板１をマザー基板８上に実装するための突出電極６を形成する。
次に、図２（ｄ）に示すように、突出電極６が形成されたキャリア基板１をマザー基板８上にマウントする。そして、突出電極６のリフロー処理を行うことにより、突出電極６をマザー基板８のランド９上に接合させる。
【００３８】
ここで、半導体チップ３の少なくとも一部が露出するように半導体チップ３上に樹脂１５を設けることにより、半導体パッケージＰＫ１、ＰＫ２間の樹脂１５に含まれる水分がほとんど除去された状態で、突出電極６のリフロー処理を行うことができる。このため、突出電極６のリフロー時に樹脂１５が膨張することを抑制することが可能となり、半導体パッケージＰＫ１、ＰＫ２が互いに剥離することを防止することが可能となる。また、突出電極６のリフロー時に突出電極１３の再リフローが行われる場合においても、半導体パッケージＰＫ１、ＰＫ２が樹脂１５で互いに固定されたままの状態を維持することが可能となり、半導体パッケージＰＫ１、ＰＫ２間の位置ずれを防止することが可能となる。
【００３９】
なお、上述した実施形態では、半導体パッケージＰＫ２を半導体パッケージＰＫ１上に実装するために、キャリア基板１のランド２ｂ上にフラックス７を供給するとともに、キャリア基板１１のランド１２上に突出電極１３を設ける方法について説明したが、キャリア基板１のランド２ｂ上に突出電極１３を設けるとともに、キャリア基板１１のランド１２上にフラックス７を供給するようにしてもよい。フラックス７の代わりにはんだペーストを用いても良い。また、上述した実施形態では、ディスペンサなどを用いることにより、半導体チップ３上にペースト状の樹脂１５を供給する方法について説明したが、半導体チップ３上にシート状の樹脂１５を供給するようにしてもよい。
【００４０】
図３は、本発明の第２実施形態に係る半導体装置の概略構成を示す断面図である。
図３において、半導体パッケージＰＫ１１にはキャリア基板２１が設けられ、キャリア基板２１の両面にはランド２２ａ、２２ｃがそれぞれ形成されるとともに、キャリア基板２１内には内部配線２２ｂが形成されている。そして、キャリア基板２１上には半導体チップ２３がフリップチップ実装され、半導体チップ２３には、フリップチップ実装するための突出電極２４が設けられている。そして、半導体チップ２３に設けられた突出電極２４は、異方性導電シート２５を介してランド２２ｃ上にＡＣＦ接合されている。また、キャリア基板２１の裏面に設けられたランド２２ａ上には、キャリア基板２１をマザー基板上に実装するための突出電極２６が設けられている。
【００４１】
一方、半導体パッケージＰＫ１２にはキャリア基板３１が設けられ、キャリア基板３１の両面にはランド３２ａ、３２ｃがそれぞれ形成されるとともに、キャリア基板３１内には内部配線３２ｂが形成されている。そして、キャリア基板３１上には、接着層３４ａを介し半導体チップ３３ａがフェースアップ実装され、半導体チップ３３ａは、導電性ワイヤ３５ａを介してランド３２ｃにワイヤボンド接続されている。さらに、半導体チップ３３ａ上には、導電性ワイヤ３５ａを避けるようにして、半導体チップ３３ｂがフェースアップ実装され、半導体チップ３３ｂは、接着層３４ｂを介して半導体チップ３３ａ上に固定されるとともに、導電性ワイヤ３５ｂを介してランド３２ｃにワイヤボンド接続されている。
【００４２】
また、キャリア基板３１の裏面に設けられたランド３２ａ上には、キャリア基板３１が半導体チップ２３上に保持されるようにして、キャリア基板３１をキャリア基板２１上に実装するための突出電極３６が設けられている。ここで、突出電極３６は、半導体チップ２３の搭載領域を避けるようにして配置され、例えば、キャリア基板３１の裏面の周囲に突出電極３６を配置することができる。そして、キャリア基板２１上に設けられたランド２２ｃに突出電極３６を接合させることにより、キャリア基板３１がキャリア基板２１上に実装されている。
【００４３】
また、半導体チップ３３ａ、３３ｂの実装面側のキャリア基板３１上には封止樹脂３７が設けられ、この封止樹脂３７により半導体チップ３３ａ、３３ｂが封止されている。なお、封止樹脂３７で半導体チップ３３ａ、３３ｂを封止する場合、例えば、エポキシ樹脂などの熱硬化性樹脂を用いたモールド成形などにより行うことができる。
【００４４】
また、半導体チップ２３上には、半導体チップ２３の少なくとも一部が露出するように樹脂３８が配置され、半導体パッケージＰＫ１２は樹脂３８を介して半導体チップ２３に固着されている。
これにより、異種パッケージを積層した場合においても、突出電極３６を介して接続されたキャリア基板２１、３１間に隙間を残したままの状態で、キャリア基板２１、３１間に樹脂３８を設けることが可能となる。このため、サイズまたは種類の異なる半導体チップ２３、３３ａ、３３ｂを実装する際の省スペース化を図ることが可能となるとともに、積層された半導体パッケージＰＫ１１、ＰＫ１２の２次実装時の位置ずれを防止しつつ、半導体パッケージＰＫ１１、ＰＫ１２間の剥離を抑止することが可能となる。
【００４５】
図４は、本発明の第３実施形態に係る半導体装置の概略構成を示す断面図である。
図４において、半導体パッケージＰＫ２１にはキャリア基板４１が設けられ、キャリア基板４１の両面にはランド４２ａ、４２ｃがそれぞれ形成されるとともに、キャリア基板４１内には内部配線４２ｂが形成されている。そして、キャリア基板４１上には、半導体チップ４３がフリップチップ実装され、半導体チップ４３には、フリップチップ実装するための突出電極４４が設けられている。そして、半導体チップ４３に設けられた突出電極４４は、異方性導電シート４５を介してランド４２ｃ上にＡＣＦ接合されている。また、キャリア基板４１の裏面に設けられたランド４２ａ上には、キャリア基板４１をマザー基板上に実装するための突出電極４６が設けられている。
【００４６】
一方、半導体パッケージＰＫ２２には半導体チップ５１が設けられ、半導体チップ５１には、電極パッド５２が設けられるとともに、電極パッド５２が露出するようにして、絶縁膜５３が設けられている。そして、半導体チップ５１上には、電極パッド５２が露出するようにして応力緩和層５４が形成され、電極パッド５２上には、応力緩和層５４上に延伸された再配置配線５５が形成されている。そして、再配置配線５５上にはソルダレジスト膜５６が形成され、ソルダレジスト膜５６には、応力緩和層５４上において再配置配線５５を露出させる開口部５７が形成されている。そして、開口部５７を介して露出された再配置配線５５上には、半導体パッケージＰＫ２２が半導体チップ４３上に保持されるように、半導体チップ５１をキャリア基板４１上にフェースダウン実装するための突出電極５８が設けられている。
【００４７】
ここで、突出電極５８は、半導体チップ４３の搭載領域を避けるようにして配置され、例えば、半導体チップ５１の周囲に突出電極５８を配置することができる。そして、キャリア基板４１上に設けられたランド４２ｃ上に突出電極５８が接合され、半導体パッケージＰＫ２２がキャリア基板４１上に実装されている。
また、半導体チップ４３上には、半導体チップ４３の少なくとも一部が露出するように樹脂５９が配置され、半導体パッケージＰＫ２２は樹脂５９を介して半導体チップ４３に固着されている。
【００４８】
これにより、半導体パッケージＰＫ２１上にＷ−ＣＳＰ（ウェハレベル−チップサイズパッケージ）を積層した場合においても、突出電極５８を介して接合されたキャリア基板４１と半導体チップ５１との間に隙間を残したままの状態で、キャリア基板４１と半導体チップ５１との間に樹脂５９を設けることが可能となる。このため、半導体チップ４３、５１の種類またはサイズが異なる場合においても、半導体チップ４３、５１間にキャリア基板を介在させることなく、半導体チップ４３上に半導体チップ５１を３次元実装することが可能となるとともに、積層された半導体パッケージＰＫ２１、ＰＫ２２の２次実装時の位置ずれを防止しつつ、半導体パッケージＰＫ２１、ＰＫ２２間の剥離を抑止することが可能となる。この結果、３次元実装された半導体チップ４３、５１の信頼性の劣化を抑制しつつ、半導体チップ４３、５１積層時の高さの増大を抑制することが可能となり、半導体チップ４３、５１実装時の省スペース化を図ることが可能となる。
【００４９】
図５は、本発明の第４実施形態に係る半導体装置の構成を示す断面図である。
図５において、半導体パッケージＰＫ３１にはキャリア基板６１が設けられ、キャリア基板６１の両面にはランド６２ａ、６２ｂがそれぞれ形成されている。そして、キャリア基板６１上には半導体チップ６３がフリップチップ実装され、半導体チップ６３には、フリップチップ実装するための突出電極６４が設けられている。そして、半導体チップ６３に設けられた突出電極６４は、異方性導電シート６５を介してランド６２ｂ上にＡＣＦ接合されている。
【００５０】
一方、半導体パッケージＰＫ３２、ＰＫ３３にはキャリア基板７１、８１がそれぞれ設けられ、キャリア基板７１、８１の裏面にはランド７２、８２がそれぞれ形成され、ランド７２、８２上にはハンダボールなどの突出電極７３、８３がそれぞれ設けられている。また、キャリア基板７１、８１上には半導体チップがそれぞれ実装され、半導体チップが実装されたキャリア基板７１、８１は、封止樹脂７４、８４でそれぞれ封止されている。
【００５１】
そして、キャリア基板６１上に設けられたランド６２ｂに突出電極７３、８３をそれぞれ接合させることにより、キャリア基板７１、８１の端部がそれぞれ半導体チップ６３上に配置されるようにして、複数の半導体パッケージＰＫ３２、ＰＫ３３が半導体パッケージＰＫ３１上に実装されている。
また、半導体チップ６３上には、半導体チップ６３の少なくとも一部が露出するように樹脂６７が配置され、半導体パッケージＰＫ３２、ＰＫ３３の端部は樹脂６７を介して半導体チップ６３に固着されている。
【００５２】
これにより、半導体チップ６３上に配置された樹脂６７を介して複数の半導体パッケージＰＫ３２、ＰＫ３３を半導体パッケージＰＫ３１に一括して固定することが可能となり、半導体パッケージＰＫ３２、ＰＫ３３と半導体パッケージＰＫ３１との間に樹脂６７を設けた場合においても、製造工程の煩雑化を抑制しつつ、半導体パッケージＰＫ３２、ＰＫ３３と半導体パッケージＰＫ３１との間に隙間を残すことが可能となる。このため、実装面積をより一層縮小することを可能としつつ、半導体パッケージＰＫ３２、ＰＫ３３と半導体パッケージＰＫ３１との間の剥離を抑止することが可能となるとともに、半導体パッケージＰＫ３１、ＰＫ３２、ＰＫ３３の２次実装時の位置ずれを防止することが可能となる。
【００５３】
なお、半導体チップ６３と半導体パッケージＰＫ３２、ＰＫ３３との間に樹脂６７をそれぞれ設ける場合、半導体チップ６３上に樹脂６７を供給してから、半導体チップ６３上に半導体パッケージＰＫ３２、ＰＫ３３をそれぞれ配置するようにしてもよい。また、半導体チップ６３上に半導体パッケージＰＫ３２、ＰＫ３３をそれぞれ配置した後に、半導体パッケージＰＫ３２、ＰＫ３３間の隙間を介して、半導体チップ６３上に樹脂６７を供給するようにしてもよい。
【００５４】
図６は、本発明の第５実施形態に係る半導体装置の構成を示す断面図である。
図６において、半導体パッケージＰＫ４１にはキャリア基板９１が設けられ、キャリア基板９１の両面にはランド９２ａ、９２ｃがそれぞれ形成されるとともに、キャリア基板９１内には内部配線９２ｂが形成されている。そして、キャリア基板９１上には半導体チップ９３がフリップチップ実装され、半導体チップ９３には、フリップチップ実装するための突出電極９４が設けられている。そして、半導体チップ９３に設けられた突出電極９４は、異方性導電シート９５を介してランド９２ｃ上にＡＣＦ接合されている。また、キャリア基板９１の裏面に設けられたランド９２ａ上には、キャリア基板９１をマザー基板上に実装するための突出電極９６が設けられている。
【００５５】
一方、半導体パッケージＰＫ４２、ＰＫ４３にはキャリア基板１０１、２０１がそれぞれ設けられている。そして、キャリア基板１０１、２０１の裏面にはランド１０２ａ、２０２ａがそれぞれ形成されるとともに、キャリア基板１０１、２０１の表面にはランド１０２ｃ、２０２ｃがそれぞれ形成され、キャリア基板１０１、２０１内には内部配線１０２ｂ、２０２ｂがそれぞれ形成されている。
【００５６】
そして、キャリア基板１０１、２０１上には、接着層１０４ａ、２０４ａをそれぞれ介し半導体チップ１０３ａ、２０３ａがそれぞれフェースアップ実装され、半導体チップ１０３ａ、２０３ａは、導電性ワイヤ１０５ａ、２０５ａをそれぞれ介してランド１０２ｃ、２０２ｃにそれぞれワイヤボンド接続されている。さらに、半導体チップ１０３ａ、２０３ａ上には、導電性ワイヤ１０５ａ、２０５ａを避けるようにして、半導体チップ１０３ｂ、２０３ｂがそれぞれフェースアップ実装され、半導体チップ１０３ｂ、２０３ｂは、接着層１０４ｂ、２０４ｂをそれぞれ介して半導体チップ１０３ａ、２０３ａ上にそれぞれ固定されるとともに、導電性ワイヤ１０５ｂ、２０５ｂをそれぞれ介してランド１０２ｃ、２０２ｃにそれぞれワイヤボンド接続されている。さらに、半導体チップ１０３ｂ、２０３ｂ上には、導電性ワイヤ１０５ｂ、２０５ｂを避けるようにして、半導体チップ１０３ｃ、２０３ｃがそれぞれフェースアップ実装され、半導体チップ１０３ｃ、２０３ｃは、接着層１０４ｃ、２０４ｃをそれぞれ介して半導体チップ１０３ｂ、２０３ｂ上にそれぞれ固定されるとともに、導電性ワイヤ１０５ｃ、２０５ｃをそれぞれ介してランド１０２ｃ、２０２ｃにそれぞれワイヤボンド接続されている。
【００５７】
また、キャリア基板１０１、２０１の裏面にそれぞれ設けられたランド１０２ａ、２０２ａ上には、キャリア基板１０１、２０１が半導体チップ９３上にそれぞれ保持されるようにして、キャリア基板１０１、２０１をキャリア基板９１上にそれぞれ実装するための突出電極１０６、２０６がそれぞれ設けられている。ここで、突出電極１０６、２０６は、キャリア基板１０１、２０１の少なくとも四隅に存在することが好ましく、例えば、突出電極１０６、２０６をコ字状に配列することができる。
【００５８】
そして、キャリア基板９１上に設けられたランド９２ｃに突出電極１０６、２０６をそれぞれ接合させることにより、キャリア基板１０１、２０１の端部がそれぞれ半導体チップ９３上に配置されるようにして、キャリア基板１０１、２０１をキャリア基板９１上にそれぞれ実装することができる。
また、半導体チップ１０３ａ〜１０３ｃ、２０３ａ〜２０３ｃの実装面側のキャリア基板１０１、２０１には封止樹脂１０７、２０７がそれぞれ設けられ、この封止樹脂１０７、２０７により半導体チップ１０３ａ〜１０３ｃ、２０３ａ〜２０３ｃがそれぞれ封止されている。
【００５９】
また、半導体チップ９３上には、半導体チップ９３の少なくとも一部が露出するように樹脂９７が配置され、半導体パッケージＰＫ４２、ＰＫ４３の端部は樹脂９７を介して半導体チップ９３に固着されている。
これにより、同一の半導体チップ９３上に複数の半導体パッケージＰＫ４２、ＰＫ４３を配置することが可能となり、実装面積の縮小を可能としつつ、異種の半導体チップ９３、１０３ａ〜１０３ｃ、２０３ａ〜２０３ｃの３次元実装を図ることが可能となるととともに、半導体パッケージＰＫ４２、ＰＫ４３と半導体パッケージＰＫ４１との間の剥離を抑止しつつ、半導体パッケージＰＫ４１、ＰＫ４２、ＰＫ４３の２次実装時の位置ずれを防止することが可能となる。
【００６０】
なお、上述した半導体装置は、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ Ｄｉｓｃ）プレーヤなどの電子機器に適用することができ、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
また、上述した実施形態では、半導体パッケージを積層する方法を例にとって説明したが、本発明は、必ずしも半導体パッケージを積層する方法に限定されることなく、例えば、弾性表面波（ＳＡＷ）素子などのセラミック素子、光変調器や光スイッチなどの光学素子、磁気センサやバイオセンサなどの各種センサ類などを積層する方法に用いるようにしてもよい。
【図面の簡単な説明】
【図１】 第１実施形態に係る半導体装置の概略構成を示す断面図。
【図２】 図１の半導体装置の製造方法の一例を示す断面図。
【図３】 第２実施形態に係る半導体装置の概略構成を示す断面図。
【図４】 第３実施形態に係る半導体装置の概略構成を示す断面図。
【図５】 第４実施形態に係る半導体装置の概略構成を示す断面図。
【図６】 第５実施形態に係る半導体装置の概略構成を示す断面図。
【符号の説明】
ＰＫ１、ＰＫ２、ＰＫ１１、ＰＫ１２、ＰＫ２１、ＰＫ２２、ＰＫ３１、ＰＫ３２、ＰＫ４１、ＰＫ４２ 半導体パッケージ、１、１１、２１、３１、４１、６１、７１、８１、９１、１０１、２０１ キャリア基板、２ａ、２ｂ、９、１２、２２ａ、２２ｃ、３２ａ、３２ｃ、４２ａ、４２ｃ、６２ａ、６２ｂ、７２、８２、９２ａ、９２ｃ、１０２ａ、１０２ｃ、２０２ａ、２０２ｃ ランド、３、２３、３３ａ、３３ｂ、４３、５１、６３、９３、１０３ａ、１０３ｂ、１０３ｃ、２０３ａ、２０３ｂ、２０３ｃ 半導体チップ、４、１３、２４、２６、３６、４４、４６、５８、６４、６６、７３、８３、９４、９６、１０６、２０６ 突出電極、５、２５、４５、６５、９５ 異方性導電シート、７ フラックス、１４、３７、７４、８４、１０７、２０７ 封止樹脂、１５、３８、５９、６７、９７ 樹脂、２２ｂ、３２ｂ、４２ｂ、９２ｂ１０２ｂ、２０２ｂ 内部配線、３４ａ、３４ｂ、１０４ａ、１０４ｂ、１０４ｃ、２０４ａ、２０４ｂ、２０４ｃ 接着層、３５ａ、３５ｂ、１０５ａ、１０５ｂ、１０５ｃ、２０５ａ、２０５ｂ、２０５ｃ 導電性ワイヤ、５２ 電極パッド、５３ 絶縁膜、５４ 応力緩和層、５５ 再配置配線、５６ ソルダレジスト層、５７ 開口部

Claims (11)

  1. 第１半導体チップが搭載された第１半導体パッケージと、
    前記第１半導体チップ上に端部が配置されるようにして、前記第１半導体パッケージ上に支持された第２半導体パッケージと、
    前記第１半導体チップの少なくとも一部が露出するように配置され、前記第１半導体チップと前記第２半導体パッケージとの間に設けられた樹脂とを備えることを特徴とする半導体装置。
  2. 前記樹脂は、前記第２半導体パッケージと前記第１半導体チップの対向面にのみ設けられていることを特徴とする請求項１記載の半導体装置。
  3. 前記樹脂は前記第１半導体チップの中央部に設けられていることを特徴とする請求項１または２記載の半導体装置。
  4. 前記樹脂にはフィラーが混入されていることを特徴とする請求項１〜３のいずれか１項記載の半導体装置。
  5. 前記第１半導体パッケージは、
    前記第１半導体チップがフリップチップ実装された第１キャリア基板と、
    前記第１半導体チップと前記第１キャリア基板との間に設けられた樹脂層とを備え、
    前記第２半導体パッケージは、
    第２半導体チップと、
    前記第２半導体チップが実装された第２キャリア基板と、
    前記第１キャリア基板上に接合され、前記第１半導体チップ上に前記第２キャリア基板を保持する突出電極と、
    前記第２半導体チップを封止する封止材とを備えることを特徴とする請求項１〜４いずれか１項記載の半導体装置。
  6. 前記突出電極はハンダボールであることを特徴とする請求項５記載の半導体装置。
  7. 前記第１半導体チップと前記第２半導体パッケージとの間に設けられた樹脂は、前記第１半導体チップと前記第１キャリア基板との間に設けられた樹脂層よりも弾性率が低いことを特徴とする請求項５または６記載の半導体装置。
  8. 前記第１半導体パッケージは、前記第１キャリア基板上に前記第１半導体チップがフリップチップ実装されたボールグリッドアレイ、前記第２半導体パッケージは、前記第２キャリア基板上に搭載された第２半導体チップがモールド封止されたボールグリッドアレイまたはチップサイズパッケージであることを特徴とする請求項５〜７のいずれか１項記載の半導体装置。
  9. 電子部品が搭載された第１パッケージと、
    前記電子部品上に端部が配置されるようにして、前記第１パッケージ上に支持された第２パッケージと、
    前記電子部品の少なくとも一部が露出するように配置され、前記電子部品と前記第２パッケージとの間に設けられた樹脂とを備えることを特徴とする電子デバイス。
  10. 第１半導体チップが搭載された第１半導体パッケージと、
    前記第１半導体チップ上に端部が配置されるようにして、前記第１半導体パッケージ上に支持された第２半導体パッケージと、
    前記第１半導体チップの少なくとも一部が露出するように配置され、前記第１半導体チップと前記第２半導体パッケージとの間に設けられた樹脂と、
    前記第２半導体パッケージが支持される前記第１半導体パッケージを搭載するマザー基板と、
    前記マザー基板を介して前記第１半導体チップに接続された電子部品とを備えることを特徴とする電子機器。
  11. 第１半導体パッケージに搭載された第１半導体チップ上に樹脂を供給する工程と、
    前記第１半導体チップの少なくとも一部が前記樹脂から露出するとともに前記第１半導体チップ上に端部が配置されるようにして、第２半導体チップが搭載された第２半導体パッケージを前記第１半導体パッケージ上に実装する工程とを備えることを特徴とする半導体装置の製造方法。
JP2003127057A 2003-05-02 2003-05-02 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 Expired - Lifetime JP3786103B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003127057A JP3786103B2 (ja) 2003-05-02 2003-05-02 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
CNB2004100386412A CN100369249C (zh) 2003-05-02 2004-04-27 半导体装置及其制造方法、电子设备、电子仪器
US10/833,508 US20050001301A1 (en) 2003-05-02 2004-04-28 Semiconductor device, electronic device, electronic equipment, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003127057A JP3786103B2 (ja) 2003-05-02 2003-05-02 半導体装置、電子デバイス、電子機器および半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2004335603A JP2004335603A (ja) 2004-11-25
JP2004335603A5 JP2004335603A5 (ja) 2005-11-04
JP3786103B2 true JP3786103B2 (ja) 2006-06-14

Family

ID=33503749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003127057A Expired - Lifetime JP3786103B2 (ja) 2003-05-02 2003-05-02 半導体装置、電子デバイス、電子機器および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20050001301A1 (ja)
JP (1) JP3786103B2 (ja)
CN (1) CN100369249C (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5116268B2 (ja) 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
US7829989B2 (en) * 2005-09-07 2010-11-09 Alpha & Omega Semiconductor, Ltd. Vertical packaged IC device modules with interconnected 3D laminates directly contacts wafer backside
WO2008010563A1 (en) * 2006-07-21 2008-01-24 Nikon Corporation Variable power optical system, imaging device, method of varying magnification of variable power optical system
JP2010212595A (ja) 2009-03-12 2010-09-24 Murata Mfg Co Ltd パッケージ基板
KR101686199B1 (ko) 2010-03-26 2016-12-14 삼성전자주식회사 반도체 패키지 구조물
US8963312B2 (en) * 2010-05-11 2015-02-24 Xintec, Inc. Stacked chip package and method for forming the same
JP6010880B2 (ja) * 2011-04-15 2016-10-19 株式会社ニコン 位置情報検出センサ、位置情報検出センサの製造方法、エンコーダ、モータ装置及びロボット装置
US8680663B2 (en) * 2012-01-03 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reduced strain
JP6252241B2 (ja) * 2014-02-27 2017-12-27 セイコーエプソン株式会社 力検出装置、およびロボット
CN104637998B (zh) * 2015-02-06 2017-06-30 清华大学 一种提高晶闸管抗干扰能力的方法
KR102446108B1 (ko) * 2018-03-23 2022-09-22 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈 및 통신 장치
DE212019000227U1 (de) * 2018-03-23 2020-11-02 Murata Manufacturing Co., Ltd. Hochfrequenzmodul und Kommunikationsgerät
TWI673834B (zh) * 2018-09-26 2019-10-01 矽品精密工業股份有限公司 電子封裝件及其製法
JP2021106341A (ja) * 2019-12-26 2021-07-26 株式会社村田製作所 高周波モジュールおよび通信装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260436A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP2001210761A (ja) * 2000-01-24 2001-08-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
DE10110203B4 (de) * 2001-03-02 2006-12-14 Infineon Technologies Ag Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
JP2003007962A (ja) * 2001-06-19 2003-01-10 Toshiba Corp 半導体積層モジュール
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法

Also Published As

Publication number Publication date
CN100369249C (zh) 2008-02-13
US20050001301A1 (en) 2005-01-06
CN1542963A (zh) 2004-11-03
JP2004335603A (ja) 2004-11-25

Similar Documents

Publication Publication Date Title
JP3680839B2 (ja) 半導体装置および半導体装置の製造方法
CN100349292C (zh) 半导体装置及其制造方法、电子设备、电子仪器
US8786102B2 (en) Semiconductor device and method of manufacturing the same
US7087989B2 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
JP4110992B2 (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
US20040222510A1 (en) Semiconductor device, semiconductor pack age, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device
TWI236133B (en) Semiconductor device and manufacturing method of same
JP3786103B2 (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP4069771B2 (ja) 半導体装置、電子機器および半導体装置の製造方法
JP3891123B2 (ja) 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法
US20050110166A1 (en) Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device
US7226808B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronics device
US20040222519A1 (en) Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device
US9252126B2 (en) Multi Chip Package-type semiconductor device
JP2011243724A (ja) 半導体装置およびその製造方法
KR101123799B1 (ko) 반도체 패키지 및 그 제조방법
JP2004335604A (ja) 半導体装置の製造方法および電子デバイスの製造方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
JP4473668B2 (ja) 半導体装置およびその製造方法
TW201017860A (en) Face-to-face flip-chip semiconductor package and method for manufacturing the same
JP2004095612A (ja) 半導体装置及び配線基板
KR20030008450A (ko) 볼 그리드 어레이형 적층 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050804

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050804

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060313

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090331

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140331

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350