JP3680839B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP3680839B2
JP3680839B2 JP2003074220A JP2003074220A JP3680839B2 JP 3680839 B2 JP3680839 B2 JP 3680839B2 JP 2003074220 A JP2003074220 A JP 2003074220A JP 2003074220 A JP2003074220 A JP 2003074220A JP 3680839 B2 JP3680839 B2 JP 3680839B2
Authority
JP
Japan
Prior art keywords
carrier substrate
semiconductor chip
semiconductor
chip
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003074220A
Other languages
English (en)
Other versions
JP2004281921A (ja
Inventor
哲理 青▲柳▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003074220A priority Critical patent/JP3680839B2/ja
Priority to US10/801,933 priority patent/US20040222508A1/en
Priority to CNB2004100397309A priority patent/CN100342538C/zh
Publication of JP2004281921A publication Critical patent/JP2004281921A/ja
Application granted granted Critical
Publication of JP3680839B2 publication Critical patent/JP3680839B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/656—Fan-in layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5366—Shapes of wire connectors the bond wires having kinks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H10W72/9226—Bond pads being integral with underlying chip-level interconnections with via interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/271—Configurations of stacked chips the chips having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/28—Configurations of stacked chips the stacked chips having different sizes, e.g. chip stacks having a pyramidal shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法に関し、特に、半導体パッケージなどの積層構造に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、半導体チップ実装時の省スペース化を図るため、例えば、特許文献１に開示されているように、キャリア基板を介して半導体チップを３次元実装する方法がある。
【０００３】
【特許文献１】
特開平１０−２８４６８３号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、キャリア基板を介して半導体チップを３次元実装する方法では、キャリア基板の表裏で線膨張係数が異なるため、キャリア基板の反りが大きくなるという問題があった。
そこで、本発明の目的は、キャリア基板の反りを抑制しつつ、異種チップの３次元実装構造を実現することが可能な半導体装置および半導体装置の製造方法を提供することである。
【０００５】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、第１キャリア基板と、前記第１キャリア基板上にフェースダウン実装された第１半導体チップと、前記第１キャリア基板の裏面にフェースダウン実装された第２半導体チップと、第２キャリア基板と、前記第２キャリア基板上に搭載された第３半導体チップと、前記第２キャリア基板が前記第１半導体チップ上に保持されるように、前記第２キャリア基板と前記第１キャリア基板とを接続する突出電極と、前記第３半導体チップを封止するモールド樹脂からなる封止材とを備え、前記第２キャリア基板は前記第１半導体チップ上に跨るように、第１キャリア基板上に固定され、前記封止材の側壁は前記第２キャリア基板の側壁の位置に一致していることを特徴とする。
【０００６】
これにより、第１キャリア基板の表裏に材料物性の等しい半導体チップを設けることが可能となり、第１キャリア基板の表裏の線膨張係数の差異を低減することが可能となる。このため、第１キャリア基板の反りを抑制しつつ、第２キャリア基板を第１キャリア基板上に積層することが可能となり、第１キャリア基板と第２キャリア基板との接続信頼性を確保しつつ、異種チップの３次元実装構造を実現することが可能となる。
また、第２キャリア基板の側壁の位置に封止材の側壁を一致させることにより、第１キャリア基板上に第２キャリア基板を積層した際の高さの増大を抑制しつつ、第３半導体チップを封止する封止材で第２キャリア基板の一面全体を補強することが可能となるとともに、封止材のセル分割を行うことなく、第３半導体チップを封止することが可能となり、第２キャリア基板上に搭載される第３半導体チップの搭載面積を増大させることが可能となる。
【００１１】
また、本発明の一態様に係る半導体装置によれば、前記第１半導体チップおよび前記第２半導体チップは、圧接接合により前記第１キャリア基板上に接続されていることを特徴とする。
これにより、第１半導体チップおよび第２半導体チップを第１キャリア基板上に接続する際の低温化を図ることが可能となり、実際の使用時における第１キャリア基板の反りを低減することが可能となる。
【００１２】
また、本発明の一態様に係る半導体装置によれば、前記第１キャリア基板を含む半導体装置と前記第２キャリア基板を含む半導体装置とは等しい温度での弾性率が異なることを特徴とする。
これにより、一方のキャリア基板で発生する反りを他方のキャリア基板で抑えることが可能となり、第１キャリア基板と第２キャリア基板との間の接続信頼性を向上させることが可能となる。
【００１３】
また、本発明の一態様に係る半導体装置によれば、前記第１半導体チップおよび前記第２半導体チップが搭載された第１キャリア基板はフリップチップ実装されたボールグリッドアレイ、前記第３半導体チップが搭載された第２キャリア基板はモールド封止されたボールグリッドアレイまたはチップサイズパッケージであることを特徴とする。
【００１４】
これにより、３次元実装構造の高さの増大を抑制しつつ、異種パッケージを積層させることが可能となり、半導体チップの種類が異なる場合においても、半導体チップ実装時の省スペース化を図ることが可能となる。
また、本発明の一態様に係る半導体装置によれば、前記第３半導体チップは複数のチップが積層された構造を含むことを特徴とする。
【００１５】
これにより、種類またはサイズが異なる第３半導体チップを第１半導体チップ上に複数積層することが可能となり、様々の機能を持たせることを可能としつつ、半導体チップ実装時の省スペース化を図ることが可能となる。
また、本発明の一態様に係る半導体装置によれば、前記第３半導体チップは、複数のチップが第２キャリア基板上に並列に配置された構造を含むことを特徴とする。
【００１６】
これにより、第３半導体チップ積層時の高さの増大を抑制しつつ、複数の第３半導体チップを第１半導体チップ上に配置することが積可能となり、３次元実装時の接続信頼性の劣化を抑制しつつ、半導体チップ実装時の省スペース化を図ることが可能となる。
【００２２】
また、本発明の一態様に係る半導体装置の製造方法によれば、第１半導体チップを第１キャリア基板上にフェースダウン実装する工程と、第２半導体チップを前記第１キャリア基板の裏面にフェースダウン実装する工程と、第３半導体チップを第２キャリア基板上に実装する工程と、前記第２キャリア基板に突出電極を形成する工程と、前記第２キャリア基板上に実装された第３半導体チップを封止樹脂で封止する工程と、前記第２キャリア基板が前記第１半導体チップ上に保持されるように、前記突出電極を介して前記第２キャリア基板と前記第１キャリア基板とを接続する工程とを備え、前記第３半導体チップを前記封止樹脂で封止する工程は、前記第２キャリア基板に実装された複数の第３半導体チップを封止樹脂で一体的にモールド成形する工程と、前記封止樹脂によりモールド成形された前記第２キャリア基板を前記第３半導体チップごとに切断する工程とを備えることを特徴とする。
【００２３】
これにより、第１キャリア基板の表裏に第１および第２半導体チップをそれぞれ設けた状態で、第１キャリア基板上に第２キャリア基板を積層することが可能となる。このため、第１キャリア基板の反りを抑制しつつ、パッケージングの異なる第３半導体チップを第１半導体チップ上に積層することが可能となり、異種パッケージ間の接続信頼性を確保しつつ、異種チップの３次元実装構造を実現することが可能となる。
また、個々の第３半導体チップごとに封止樹脂をセル分割することなく、第３半導体チップを封止樹脂で封止することが可能となるとともに、第２キャリア基板の一面全体を封止樹脂で補強することが可能となる。
このため、第３半導体チップの種類またはサイズが異なる場合においても、モールド成形時の金型を共通化することが可能となり、封止樹脂工程を効率化することが可能となるとともに、セル分割するためのスペースが不要となることから、第２キャリア基板上に搭載される第３半導体チップの搭載面積を増大させることが可能となる。
【００２８】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置、電子デバイスおよびそれら製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の構成を示す断面図である。なお、この第１実施形態は、半導体チップ（または半導体ダイ）２３ａ、２３ｂがＡＣＦ接合により両面実装された半導体パッケージＰＫ１１上に、スタックド構造の半導体チップ（または半導体ダイ）３３ａ、３３ｂがワイヤボンド接続された半導体パッケージＰＫ１２を積層したものである。
【００２９】
図１において、半導体パッケージＰＫ１１にはキャリア基板２１が設けられ、キャリア基板２１の両面にはランド２２ａ、２２ｃがそれぞれ形成されるとともに、キャリア基板２１内には内部配線２２ｂが形成されている。そして、キャリア基板２１の表裏には、半導体チップ２３ａ、２３ｂがそれぞれフリップチップ実装され、半導体チップ２３ａ、２３ｂには、フリップチップ実装するための突出電極２４ａ、２４ｂがそれぞれ設けられている。そして、半導体チップ２３ａ、２３ｂにそれぞれ設けられた突出電極２４ａ、２４ｂは、異方性導電シート２５ａ、２５ｂをそれぞれ介してランド２２ｃ、２２ａ上にそれぞれＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合されている。また、キャリア基板２１の裏面に設けられたランド２２ａ上には、キャリア基板２１をマザー基板上に実装するための突出電極２６が設けられている。
【００３０】
ここで、キャリア基板２１の表裏に半導体チップ２３ａ、２３ｂをそれぞれ搭載することにより、キャリア基板２１の表裏における線膨張係数の差異を低減することが可能となり、キャリア基板２１の反りを低減することが可能となる。また、ＡＣＦ接合により半導体チップ２３ａ、２３ｂをキャリア基板２１に実装することにより、ワイヤボンドやモールド封止するためのスペースが不要となり、３次元実装時の省スペース化を図ることが可能となるとともに、半導体チップ２３をキャリア基板２１上に接合する際の低温化を図ることが可能となり、実際の使用時のキャリア基板２１の反りを低減することが可能となる。
【００３１】
なお、キャリア基板２１の表裏に搭載される半導体チップ２３ａ、２３ｂの厚みおよびサイズは等しいことが好ましいが、半導体チップ２３ａ、２３ｂの厚みまたはサイズが異なっていてもよい。
一方、半導体パッケージＰＫ１２にはキャリア基板３１が設けられ、キャリア基板３１の両面にはランド３２ａ、３２ｃがそれぞれ形成されるとともに、キャリア基板３１内には内部配線３２ｂが形成されている。そして、キャリア基板３１上には、接着層３４ａを介し半導体チップ３３ａがフェースアップ実装され、半導体チップ３３は、導電性ワイヤ３５ａを介してランド３２ｃにワイヤボンド接続されている。さらに、半導体チップ３３ａ上には、導電性ワイヤ３５ａを避けるようにして、半導体チップ３３ｂがフェースアップ実装され、半導体チップ３３ｂは、接着層３４ｂを介して半導体チップ３３ａ上に固定されるとともに、導電性ワイヤ３５ｂを介してランド３２ｃにワイヤボンド接続されている。
【００３２】
また、キャリア基板３１の裏面に設けられたランド３２ａ上には、キャリア基板３１が半導体チップ２３ａ上に保持されるように、キャリア基板３１をキャリア基板２１上に実装するための突出電極３６が設けられている。ここで、突出電極３６は、半導体チップ２３ａの搭載領域を避けるようにして配置され、例えば、キャリア基板３１の裏面の周囲に突出電極３６を配置することができる。そして、キャリア基板２１上に設けられたランド２２ｃに突出電極３６を接合させることにより、キャリア基板３１をキャリア基板２１上に実装することができる。
【００３３】
これにより、キャリア基板２１の反りを抑制しつつ、パッケージングの異なる半導体チップ３３ａ、３３ｂを半導体チップ２３ａ、２３ｂ上に積層することが可能となる。このため、キャリア基板２１、３１間の接続信頼性を確保しつつ、異種パッケージＰＫ１１、ＰＫ１２を積層することが可能となり、異種の半導体チップ２３ａ、２３ｂ、３３ａ、３３ｂの３次元実装構造を実現することが可能となる。
【００３４】
また、半導体チップ３３ａ、３３ｂは封止樹脂３７により封止され、封止樹脂３７は、例えば、エポキシ樹脂などの熱硬化性樹脂を用いたモールド成形などにより形成することができる。
ここで、半導体チップ３３ａ、３３ｂの実装面側のキャリア基板３１の一面全体に、モールド成形により封止樹脂３７を形成することにより、様々の種類の半導体チップ３３ａ、３３ｂがキャリア基板３１上に実装される場合においても、モールド成形時の金型を共通化することが可能となり、封止樹脂工程を効率化することが可能となるとともに、封止樹脂３７をセル分割するためのスペースが不要となることから、キャリア基板３１上に搭載される半導体チップ３３ａ、３３ｂの搭載面積を増大させることが可能となる。
【００３５】
なお、キャリア基板２１、３１としては、例えば、両面基板、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いることができ、キャリア基板２１、３１の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極２４ａ、２４ｂ、２６、３６としては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。ここで、突出電極２６、３６として、例えば、半田ボールを用いることにより、汎用のＢＧＡを用いることで、異種パッケーＰＫ１１、ＰＫ１２同士を積層することができ、製造ラインを流用することができる。また、導電性ワイヤ３５ａ、３５ｂとしては、例えば、ＡｕワイヤやＡｌワイヤなどを用いることができる。また、上述した実施形態では、キャリア基板３１をキャリア基板２１上に実装するために、突出電極３６をキャリア基板３１のランド３２ａ上に設ける方法について説明したが、突出電極３６をキャリア基板２１のランド２２ｃ上に設けるようにしてもよい。
【００３６】
また、上述した実施形態では、ＡＣＦ接合により半導体チップ２３をキャリア基板２１上に実装する方法について説明したが、例えば、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合などのその他の接着剤接合を用いるようにしてもよく、半田接合や合金接合などの金属接合を用いるようにしてもよい。さらに、上述した実施形態では、キャリア基板２１の表裏に半導体チップ２３ａ、２３ｂをそれぞれ１個だけ実装する方法を例にとって説明したが、キャリア基板２１の表裏に複数の半導体チップをそれぞれ実装するようにしてもよい。
【００３７】
図２は、本発明の第２実施形態に係る半導体装置の構成を示す断面図である。なお、この第２実施形態は、半導体チップ４３ａ、４３ｂがＡＣＦ接合により両面実装された半導体パッケージＰＫ２１上に、スタックド構造の半導体チップ５３ａ、５３ｂがそれぞれフリップチップ実装およびワイヤボンド接続された半導体パッケージＰＫ２２を積層したものである。
【００３８】
図２において、半導体パッケージＰＫ２１にはキャリア基板４１が設けられ、キャリア基板４１の両面にはランド４２ａ、４２ｃがそれぞれ形成されるとともに、キャリア基板４１内には内部配線４２ｂが形成されている。そして、キャリア基板４１の表裏には、半導体チップ４３ａ、４３ｂがそれぞれフリップチップ実装され、半導体チップ４３ａ、４３ｂには、フリップチップ実装するための突出電極４４ａ、４４ｂがそれぞれ設けられている。そして、半導体チップ４３ａ、４３ｂにそれぞれ設けられた突出電極４４ａ、４４ｂは、異方性導電シート４５ａ、４５ｂをそれぞれ介してランド４２ｃ、４２ａ上にそれぞれＡＣＦ接合されている。また、キャリア基板４１の裏面に設けられたランド４２ａ上には、キャリア基板４１をマザー基板上に実装するための突出電極４６が設けられている。
【００３９】
ここで、キャリア基板４１の表裏に半導体チップ４３ａ、４３ｂをそれぞれ搭載することにより、キャリア基板４１の表裏における線膨張係数の差異を低減することが可能となり、キャリア基板４１の反りを低減することが可能となる。また、ＡＣＦ接合により半導体チップ４３ａ、４３ｂをキャリア基板４１上に実装することにより、ワイヤボンドやモールド封止するためのスペースが不要となり、３次元実装時の省スペース化を図ることが可能となるとともに、半導体チップ４３ａ、４３ｂをキャリア基板４１上に接合する際の低温化を図ることが可能となり、実際の使用時のキャリア基板４１の反りを低減することが可能となる。
【００４０】
一方、半導体パッケージＰＫ２２にはキャリア基板５１が設けられ、キャリア基板５１の両面にはランド５２ａ、５２ｃがそれぞれ形成されるとともに、キャリア基板５１内には内部配線５２ｂが形成されている。そして、キャリア基板５１上には半導体チップ５３ａがフリップチップ実装され、半導体チップ５３ａには、フリップチップ実装するための突出電極５５ａが設けられている。そして、半導体チップ５３ａに設けられた突出電極５５ａは、異方性導電シート５４ａを介してランド５２ｃ上にＡＣＦ接合されている。さらに、半導体チップ５３ａ上には、半導体チップ５３ｂがフェースアップ実装され、半導体チップ５３ｂは、接着層５４ｂを介して半導体チップ５３ａ上に固定されるとともに、導電性ワイヤ５５ｂを介してランド５２ｃにワイヤボンド接続されている。
【００４１】
ここで、フェースダウン実装された半導体チップ５３ａ上に半導体チップ５３ｂをフェースアップ実装することにより、キャリア基板を介在させることなく、半導体チップ５３ａよりもサイズが同等かそれ以上の半導体チップ５３ｂを半導体チップ５３ａ上に積層することが可能となり、実装面積を縮小することが可能となる。
【００４２】
また、キャリア基板５１の裏面に設けられたランド５２ａ上には、キャリア基板５１が半導体チップ４３ａに保持されるようにして、キャリア基板５１をキャリア基板４１上に実装するための突出電極５６が設けられている。ここで、突出電極５６は、半導体チップ４３ａの搭載領域を避けるようにして配置され、例えば、キャリア基板５１の裏面の周囲に突出電極５６を配置することができる。そして、キャリア基板４１上に設けられたランド４２ｃに突出電極５６を接合させることにより、キャリア基板５１をキャリア基板４１上に実装することができる。
【００４３】
これにより、キャリア基板４１の反りを抑制しつつ、パッケージングの異なる半導体チップ５３ａ、５３ｂを半導体チップ４３上に積層することが可能となる。このため、キャリア基板４１、５１間の接続信頼性を確保しつつ、異種パッケージＰＫ２１、ＰＫ２２を積層することが可能となり、異種の半導体チップ４３ａ、４３ｂ、５３ａ、５３ｂの３次元実装構造を実現することが可能となる。
【００４４】
なお、突出電極４６、５６としては、例えば、半田ボールを用いることができる。これにより、汎用のＢＧＡを用いることで、異種パッケーＰＫ２１、ＰＫ２２同士を積層することができ、製造ラインを流用することができる。
また、半導体チップ５３ａ、５３ｂは封止樹脂５７により封止され、封止樹脂５７は、例えば、エポキシ樹脂などの熱硬化性樹脂を用いたモールド成形などにより形成することができる。
【００４５】
ここで、半導体チップ５３ａ、５３ｂの実装面側のキャリア基板５１の一面全体に、モールド成形により封止樹脂５７を形成することにより、様々の種類の半導体チップ５３ａ、５３ｂがキャリア基板５１上に実装される場合においても、モールド成形時の金型を共通化することが可能となり、封止樹脂工程を効率化することが可能となるとともに、封止樹脂５７をセル分割するためのスペースが不要となることから、キャリア基板５１上に搭載される半導体チップ５３ａ、５３ｂの搭載面積を増大させることが可能となる。
【００４６】
図３は、本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。なお、この第３実施形態は、複数の半導体チップ６２ａ〜６２ｃを封止樹脂６４で一体的にモールド成形した後、個々の半導体チップ６２ａ〜６２ｃごとに切断することにより、半導体チップ６２ａ〜６２ｃがそれぞれ実装されたキャリア基板６１ａ〜６１の一面全体に封止樹脂６４ａ〜６４ｃをそれぞれ形成するようにしたものである。
【００４７】
図３（ａ）において、キャリア基板６１には、複数の半導体チップ６２ａ〜６２ｃを搭載する搭載領域が設けられている。そして、複数の半導体チップ６２ａ〜６２ｃをキャリア基板６１上に実装し、導電性ワイヤ６３ａ〜６３ｃをそれぞれ介してキャリア基板６１にワイヤボンド接続する。なお、半導体チップ６２ａ〜６２ｃをワイヤボンド接続する方法以外にも、半導体チップ６２ａ〜６２ｃをキャリア基板６１上にフリップチップ実装するようにしてもよく、半導体チップ６２ａ〜６２ｃの積層構造をキャリア基板６１上に実装してもよい。
【００４８】
次に、図３（ｂ）に示すように、キャリア基板６１上に実装された複数の半導体チップ６２ａ〜６２ｃを封止樹脂６４で一体的にモールド成形する。ここで、複数の半導体チップ６２ａ〜６２ｃを封止樹脂６４で一体的にモールド成形することにより、様々の種類の半導体チップ６２ａ〜６２ｃがキャリア基板６１上に実装される場合においても、モールド成形時の金型を共通化することが可能となり、封止樹脂工程を効率化することが可能となるとともに、封止樹脂６４をセル分割するためのスペースが不要となることから、キャリア基板６１上に搭載される半導体チップ６２ａ〜６２ｃの搭載面積を増大させることが可能となる。
【００４９】
次に、図３（ｃ）に示すように、半田ボールなどの突出電極６５ａ〜６５ｃを各キャリア基板６１ａ〜６１ｃの裏面に形成する。そして、図３（ｄ）に示すように、キャリア基板６１および封止樹脂６４を個々の半導体チップ６２ａ〜６２ｃごとに切断することにより、半導体チップ６２ａ〜６２ｃが封止樹脂６４ａ〜６４ｃでそれぞれ封止されたキャリア基板６１ａ〜６１ｃごとに分割する。
【００５０】
ここで、キャリア基板６１および封止樹脂６４を一体的に切断することにより、半導体チップ６２ａ〜６２ｃの実装面側のキャリア基板１ａ〜６１ｃの一面全体に封止樹脂６４ａ〜６４ｃをそれぞれ形成することが可能となる。このため、製造工程の複雑化を抑制しつつ、突出電極６５ａ〜６５ｃの配置領域の剛性を向上させることが可能となり、キャリア基板６１ａ〜６１ｃの反りを低減させることが可能となる。なお、突出電極６５ａ〜６５ｃは、各個片に切断後に形成してもよい。
【００５１】
図４、図５は、本発明の第４実施形態に係る半導体装置の製造方法を示す断面図である。なお、この第４実施形態は、半導体チップ７３ａ、７３ｂがＡＣＦ接合により両面実装された半導体パッケージＰＫ３１上に、封止樹脂８４で封止された半導体パッケージＰＫ３２を積層したものである。
図４（ａ）において、キャリア基板７１が設けられ、キャリア基板７１の両面にはランド７２ａ、７２ｂがそれぞれ形成されている。そして、キャリア基板７１の表裏に異方性導電シート７５ａ、７５ｂをそれぞれ貼り付け、異方性導電シート７５ｂ上にはセパレータ７８を付着させたままにしておく。なお、セパレータ７８は、例えば、ＰＥＴなどにより構成することができる。
【００５２】
次に、図４（ｂ）に示すように、半導体チップ７３ａの位置合わせを行いながら、異方性導電シート７５ａ上に半導体チップ７３ａを仮圧着する。そして、半導体チップ７３ａが仮圧着されると、図４（ｃ）に示すように、異方性導電シート７５ｂ上のセパレータ７８を剥がす。そして、図４（ｄ）に示すように、半導体チップ７３ｂの位置合わせを行いながら、異方性導電シート７５ｂ上に半導体チップ７３ｂを仮圧着する。
【００５３】
そして、半導体チップ７３ａ、７３ｂが異方性導電シート７５ａ，７５ｂ上にそれぞれ仮圧着されると、半導体チップ７３ａ、７３ｂが仮圧着されたキャリア基板７１を加熱しながら上下から荷重をかける。そして、図４（ｅ）に示すように、突出電極７４ａ、７４ｂをそれぞれ介し半導体チップ７３ａ、７３ｂをキャリア基板７１にＡＣＦ接合させ、半導体チップ７３ａ、７３ｂが両面実装された半導体パッケージＰＫ３１を製造する。
【００５４】
次に、図５（ａ）において、半導体パッケージＰＫ３２にはキャリア基板８１が設けられ、キャリア基板８１の裏面にはランド８２が形成され、ランド８２上には半田ボールなどの突出電極８３が設けられている。また、キャリア基板８１上には半導体チップが実装され、半導体チップが実装されたキャリア基板８１の一面全体は、封止樹脂８４で封止されている。なお、キャリア基板８１上には、ワイヤボンド接続された半導体チップを実装するようにしてもよいし、半導体チップをフリップチップ実装するようにしてもよく、半導体チップの積層構造を実装するようにしてもよい。
【００５５】
そして、半導体パッケージＰＫ３１上に半導体パッケージＰＫ３２を積層する場合、キャリア基板７１のランド７２ｂ上にフラックス７６を供給する。なお、キャリア基板７１のランド７２ｂ上には、フラックス７６の代わりに半田ペーストを供給してもよい。
次に、図５（ｂ）に示すように、半導体パッケージＰＫ３１上に半導体パッケージＰＫ３２をマウントし、リフロー処理を行うことにより、突出電極８３をランド７２ｂ上に接合させる。
【００５６】
次に、図５（ｃ）に示すように、キャリア基板７１の裏面に設けられたランド７２ａ上に、キャリア基板７１をマザー基板上に実装するための突出電極７７を形成する。
図６は、本発明の第５実施形態に係る半導体装置の構成を示す断面図である。なお、この第５実施形態は、半導体チップ１０３ａ、１０３ｂが両面にフリップチップ実装されたキャリア基板１０１上に、スタックド構造の半導体チップ１１３ａ〜１１３ｃを３次元実装するようにしたものである。
【００５７】
図６において、半導体パッケージＰＫ４１にはキャリア基板１０１が設けられ、キャリア基板１０１の両面にはランド１０２ａ、１０２ｃがそれぞれ形成されるとともに、キャリア基板１０１内には内部配線１０２ｂが形成されている。そして、キャリア基板１０１の両面には、半導体チップ１０３ａ、１０３ｂがそれぞれフリップチップ実装され、半導体チップ１０３ａ、１０３ｂには、フリップチップ実装するための突出電極１０４ａ、１０４ｂがそれぞれ設けられている。そして、半導体チップ１０３ａ、１０３ｂにそれぞれ設けられた突出電極１０４ａ、１０４ｂは、異方性導電シート１０５ａ、１０５ｂをそれぞれ介してランド１０２ｃ、１０２ａ上にそれぞれＡＣＦ接合されている。なお、半導体チップ１０３ａ、１０３ｂをキャリア基板１０１上に実装する場合、ＡＣＦ接合を用いる方法以外にも、例えば、ＮＣＦ接合などのその他の接着剤接合を用いるようにしてもよく、半田接合や合金接合などの金属接合を用いるようにしてもよい。また、キャリア基板１０１の裏面に設けられたランド１０２ａ上には、キャリア基板１０１をマザー基板上に実装するための突出電極１０６が設けられている。ここで、キャリア基板１０１の表裏に半導体チップ１０３ａ、１０３ｂをそれぞれ搭載することにより、キャリア基板１０１の表裏における線膨張係数の差異を低減することが可能となり、キャリア基板１０１の反りを低減することが可能となる。
【００５８】
一方、半導体パッケージＰＫ４２にはキャリア基板１１１が設けられ、キャリア基板１１１の両面にはランド１１２ａ、１１２ｃがそれぞれ形成されるとともに、キャリア基板１１１内には内部配線１１２ｂが形成されている。
また、半導体チップ１１３ａ〜１１３ｃには、電極パッド１１４ａ〜１１４ｃがそれぞれ設けられるとともに、各電極パッド１１４ａ〜１１４ｃが露出するようにして、絶縁膜１１５ａ〜１１５ｃがそれぞれ設けられている。そして、半導体チップ１１３ａ〜１１３ｃには、例えば、各電極パッド１１４ａ〜１１４ｃの位置に対応して、貫通孔１１６ａ〜１１６ｃがそれぞれ形成され、貫通孔１１６ａ〜１１６ｃ内には、絶縁膜１１７ａ〜１１７ｃおよび導電膜１１８ａ〜１１８ｃをそれぞれ介して、貫通電極１１９ａ〜１１９ｃがそれぞれ形成されている。そして、貫通電極１１９ａ〜１１９ｃが形成された半導体チップ１１３ａ〜１１３ｃは、貫通電極１１９ａ〜１１９ｃをそれぞれ介して積層され、半導体チップ１１３ａ〜１１３ｃ間の隙間には樹脂１２０ａ、１２０ｂがそれぞれ注入されている。
【００５９】
また、半導体チップ１１３ａに形成された貫通電極１１９ａ上には、半導体チップ１１３ａ〜１１３ｃの積層構造をフリップチップ実装するための突出電極１２１が設けられている。そして、キャリア基板１１１上に設けられたランド１１２ｃ上に突出電極１２１が接合されるとともに、キャリア基板１１１上に実装された半導体チップ１１３ａの表面が封止樹脂１２２で封止され、半導体チップ１１３ａ〜１１３ｃの積層構造がキャリア基板１１１上に実装されている。
【００６０】
また、キャリア基板１１１の裏面に設けられたランド１１２ａ上には、キャリア基板１１１が半導体チップ１０３ａ上に保持されるように、キャリア基板１１１をキャリア基板１０１上に実装するための突出電極１２３が設けられている。
ここで、突出電極１２３は、半導体チップ１０３ａの搭載領域を避けるようにして配置され、例えば、キャリア基板１１１の周囲に突出電極１２３を配置することができる。そして、キャリア基板１０１上に設けられたランド１０２ｃ上に突出電極１２３を接合させることにより、キャリア基板１１１をキャリア基板１０１上に実装することができる。
【００６１】
これにより、キャリア基板１０１の反りを抑制しつつ、半導体チップ１１１ａ〜１１１ｃの積層構造を半導体チップ１０３ａ上に実装することが可能となる。このため、キャリア基板１０１、１１１間の接続信頼性を確保しつつ、異種パッケージＰＫ４１、ＰＫ４２を積層することが可能となり、積層時の高さの増大を抑制しつつ、異種の半導体チップ１０３ａ、１０３ｂ、１１３ａ〜１１３ｃの３次元実装構造を実現することが可能となる。
【００６２】
なお、突出電極１０４ａ１０４ｂ、１０６、１２１、１２３としては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。また、上述した実施形態では、半導体チップ１１３ａ〜１１３ｃの３層構造をキャリア基板１１１上に実装する方法について説明したが、キャリア基板１１１上に実装される半導体チップの積層構造は、２層または４層以上であってもよい。
【００６３】
図７は、本発明の第６実施形態に係る半導体装置の構成を示す断面図である。なお、この第６実施形態は、半導体チップ２０３ａ、２０３ｂが両面にフリップチップ実装されたキャリア基板２０１上に、Ｗ−ＣＳＰ（ウエハレベル−チップサイズパッケージ）を３次元実装するようにしたものである。
図７において、半導体パッケージＰＫ５１にはキャリア基板２０１が設けられ、キャリア基板２０１の両面にはランド２０２ａ、２０２ｃがそれぞれ形成されるとともに、キャリア基板２０１内には内部配線２０２ｂが形成されている。そして、キャリア基板２０１の両面には、半導体チップ２０３ａ、２０３ｂがそれぞれフリップチップ実装され、半導体チップ２０３ａ、２０３ｂには、フリップチップ実装するための突出電極２０４ａ、２０４ｂがそれぞれ設けられている。そして、半導体チップ２０３ａ、２０３ｂにそれぞれ設けられた突出電極２０４ａ、２０４ｂは、異方性導電シート２０５ａ、２０５ｂをそれぞれ介してランド２０２ｃ、２０２ａ上にそれぞれＡＣＦ接合されている。また、キャリア基板２０１の裏面に設けられたランド２０２ａ上には、キャリア基板２０１をマザー基板上に実装するための突出電極２０６が設けられている。ここで、キャリア基板２０１の表裏に半導体チップ２０３ａ、２０３ｂをそれぞれ搭載することにより、キャリア基板２０１の表裏における線膨張係数の差異を低減することが可能となり、キャリア基板２０１の反りを低減することが可能となる。
【００６４】
一方、半導体パッケージＰＫ５２には半導体チップ２１１が設けられ、半導体チップ２１１には、電極パッド２１２が設けられるとともに、電極パッド２１２が露出するようにして、絶縁膜２１３が設けられている。そして、半導体チップ２１１上には、電極パッド２１２が露出するようにして応力緩和層２１４が形成され、電極パッド２１２上には、応力緩和層２１４上に延伸された再配置配線２１５が形成されている。そして、再配置配線２１５上にはソルダレジスト膜２１６が形成され、ソルダレジスト膜２１６には、応力緩和層２１４上において再配置配線２１５を露出させる開口部２１７が形成されている。そして、開口部２１７を介して露出された再配置配線２１５上には、半導体パッケージＰＫ５２が半導体チップ２０３ａ上に保持されるように、半導体チップ２１１をキャリア基板２０１上にフェースダウン実装するための突出電極２１８が設けられている。
【００６５】
ここで、突出電極２１８は、半導体チップ２０３ａの搭載領域を避けるようにして配置され、例えば、半導体チップ２１１の周囲に突出電極２１８を配置することができる。そして、キャリア基板２０１上に設けられたランド２０２ｃ上に突出電極２１８を接合することにより、半導体パッケージＰＫ５２をキャリア基板２０１上に実装することができる。
【００６６】
これにより、キャリア基板２０１の反りを抑制しつつ、半導体チップ２０３ａ、２０３ｂが両面にフリップチップ実装されたキャリア基板２０１上にＷ−ＣＳＰを積層することができる。このため、半導体チップ２０３ａ、２０３ｂ、２１１の種類またはサイズが異なる場合においても、半導体チップ２０３、２１１間にキャリア基板を介在させることなく、半導体チップ２０３上に半導体チップ２１１を３次元実装することが可能となるとともに、キャリア基板２０１、２１１間の接続信頼性を向上させることが可能となり、３次元実装された半導体チップ２０３ａ、２０３ｂ、２１１の信頼性の劣化を抑制しつつ、半導体チップ２０３ａ、２０３ｂ、２１１実装時の省スペース化を図ることが可能となる。
【００６７】
なお、半導体パッケージＰＫ５２をキャリア基板２０１上に実装する場合、例えば、ＡＣＦ接合やＮＣＦ接合などの接着剤接合を用いるようにしてもよく、半田接合や合金接合などの金属接合を用いるようにしてもよい。また、突出電極２０４ａ、２０４ｂ、２０６、２１８としては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。また、上述した実施形態では、キャリア基板２０１上にフリップチップ実装された１個の半導体チップ２０３ａ上に半導体パッケージＰＫ５２を実装する方法を例にとって説明したが、キャリア基板２０１上にフリップチップ実装された複数の半導体チップ上に半導体パッケージＰＫ５２を実装するようにしてもよい。
【００６８】
図８は、本発明の第７実施形態に係る半導体装置の構成を示す断面図である。なお、この第７実施形態は、半導体チップ３２３がＡＣＦ接合により実装された半導体パッケージＰＫ６１上に、スタックド構造の半導体チップ３３３ａ、３３３ｂが表面に実装されるとともに、半導体チップ３３３ｃが裏面に実装された半導体パッケージＰＫ６２を積層したものである。
【００６９】
図８において、半導体パッケージＰＫ６１にはキャリア基板３２１が設けられ、キャリア基板３２１の両面にはランド３２２ａ、３２２ｃがそれぞれ形成されるとともに、キャリア基板３２１内には内部配線３２２ｂが形成されている。そして、キャリア基板３２１の裏面には、半導体チップ３２３がフリップチップ実装され、半導体チップ３２３には、フリップチップ実装するための突出電極３２４が設けられている。そして、半導体チップ３２３に設けられた突出電極３２４は、異方性導電シート３２５を介してランド３２２ａ上にＡＣＦ接合されている。また、キャリア基板３２１の裏面に設けられたランド３２２ａ上には、キャリア基板３２１をマザー基板上に実装するための突出電極３２６が設けられている。
【００７０】
ここで、ＡＣＦ接合により半導体チップ３２３をキャリア基板３２１に実装することにより、ワイヤボンドやモールド封止するためのスペースが不要となり、３次元実装時の省スペース化を図ることが可能となるとともに、半導体チップ３２３をキャリア基板３２１上に接合する際の低温化を図ることが可能となり、実際の使用時のキャリア基板３２１の反りを低減することが可能となる。
【００７１】
一方、半導体パッケージＰＫ６２にはキャリア基板３３１が設けられ、キャリア基板３３１の両面にはランド３３２ａ、３３２ｃがそれぞれ形成されるとともに、キャリア基板３３１内には内部配線３３２ｂが形成されている。そして、キャリア基板３３１上には、接着層３３４ａを介し半導体チップ３３３ａがフェースアップ実装され、半導体チップ３３３は、導電性ワイヤ３３５ａを介してランド３３２ｃにワイヤボンド接続されている。さらに、半導体チップ３３３ａ上には、導電性ワイヤ３３５ａを避けるようにして、半導体チップ３３３ｂがフェースアップ実装され、半導体チップ３３３ｂは、接着層３３４ｂを介して半導体チップ３３３ａ上に固定されるとともに、導電性ワイヤ３３５ｂを介してランド３３２ｃにワイヤボンド接続されている。
【００７２】
また、キャリア基板３３１の裏面には、半導体チップ３３３ｃがフリップチップ実装され、半導体チップ３３３ｃには、フリップチップ実装するための突出電極３３４ｃが設けられている。そして、半導体チップ３３３ｃに設けられた突出電極３３４ｃは、異方性導電シート３３５ｃを介してランド３３２ａ上にＡＣＦ接合されている。さらに、キャリア基板３３１の裏面に設けられたランド３３２ａ上には、キャリア基板３３１をキャリア基板３２１上に実装するための突出電極３３６が設けられている。そして、キャリア基板３２１上に設けられたランド３２２ｃに突出電極３３６を接合させることにより、キャリア基板３１をキャリア基板３２１上に実装することができる。
【００７３】
ここで、キャリア基板３３１の表面に半導体チップ３３３ａ、３３３ｂを搭載するとともに、キャリア基板３３１の裏面に半導体チップ３３３ｃを搭載することにより、キャリア基板３３１の表裏における線膨張係数の差異を低減することが可能となり、キャリア基板３３１の反りを低減することが可能となる。
このため、キャリア基板３３１の反りを抑制しつつ、パッケージングの異なる半導体チップ３３３ａ〜３３３ｃを半導体チップ３２３上に積層することが可能となる。この結果、キャリア基板３２１、３３１間の接続信頼性を確保しつつ、異種パッケージＰＫ６１、ＰＫ６２を積層することが可能となり、異種の半導体チップ３２３、３３３ａ〜３３３ｃの３次元実装構造を実現することが可能となる。
【００７４】
また、半導体チップ３３３ａ、３３３ｂは封止樹脂３３７により封止され、封止樹脂３３７は、例えば、エポキシ樹脂などの熱硬化性樹脂を用いたモールド成形などにより形成することができる。
なお、上述した実施形態では、キャリア基板の両面に半導体チップを搭載する方法について説明したが、キャリア基板の一方の面に半導体チップを搭載し、キャリア基板の他方の面にダミーチップを搭載するようにしてもよい。これにより、ダミーチップとして、半導体系材料のほか、金属系材料、セラミック系材料または樹脂系材料などを使用することができ、キャリア基板に搭載可能な材料に制約をなくすことが可能となることから、キャリア基板の反りの状態を精密に制御することが可能となる。
【００７５】
また、上述した半導体装置および電子デバイスは、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ Ｄｉｓｃ）プレーヤなどの電子機器に適用することができ、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
また、上述した実施形態では、半導体チップまたは半導体パッケージを実装する方法を例にとって説明したが、本発明は、必ずしも半導体チップまたは半導体パッケージを実装する方法に限定されることなく、例えば、弾性表面波（ＳＡＷ）素子などのセラミック素子、光変調器や光スイッチなどの光学素子、磁気センサやバイオセンサなどの各種センサ類などを実装するようにしてもよい。
【図面の簡単な説明】
【図１】 第１実施形態に係る半導体装置の構成を示す断面図。
【図２】 第２実施形態に係る半導体装置の構成を示す断面図。
【図３】 第３実施形態に係る半導体装置の構成を示す断面図。
【図４】 第４実施形態に係る半導体装置の製造方法を示す断面図。
【図５】 第４実施形態に係る半導体装置の製造方法を示す断面図。
【図６】 第５実施形態に係る半導体装置の製造方法を示す断面図。
【図７】 第６実施形態に係る半導体装置の構成を示す断面図。
【図８】 第７実施形態に係る半導体装置の構成を示す断面図。
【符号の説明】
２１、３１、４１、５１、６１、６１ａ〜６１ｃ、７１、８１、１０１、１１１、２０１、３２１、３３１ キャリア基板、２２ａ、２２ｃ、３２ａ、３２ｃ、４２ａ、４２ｃ、５２ａ、５２ｃ、７２ａ、７２ｂ、８２、１０２ａ、１０２ｃ、１１２ａ、１１２ｃ、２０２ａ、２０２ｃ、３２２ａ、３２２ｃ、３３２ａ、３３２ｃ ランド、２２ｂ、３２ｂ、４２ｂ、５２ｂ、１０２ｂ、１１２ｂ、２０２ｂ、３２２ｂ、３３２ｂ 内部配線、２３ａ、２３ｂ、３３ａ、３３ｂ、４３ａ、４３ｂ、５３ａ、５３ｂ、６２ａ〜６２ｃ、７３ａ、７３ｂ、１０３ａ、１０３ｂ、１１３ａ〜１１３ｃ、２０３ａ、２０３ｂ、２１１、３２３、３３３ａ〜３３３ｃ 半導体チップ、２４ａ、２４ｂ、２６、３６、４４ａ、４４ｂ、４６、５５ａ、５６、６５ａ〜６５ｃ、７４ａ、７４ｂ、７７、８３、１０４ａ、１０４ｂ、１２１、１２３、２０４ａ、２０４ｂ、２０６、２１８、３２４、３２６、３３４ｃ、３３６ 突出電極、２５ａ、２５ｂ、４５ａ、４５ｂ、５４ａ、７５ａ、７５ｂ、１０５ａ、１０５ｂ、２０５ａ、２０５ｂ、３２５、３３５ｃ 異方性導電シート、３４ａ、３４ｂ、５４ｂ、３３４ａ、３３４ｂ 接着層、３５ａ、３５ｂ、５５ｂ、６３ａ〜６３ｃ、３３５ａ、３３５ｂ 導電性ワイヤ、３７、５７、６４、６４ａ〜６４ｃ、８４、１２０ａ、１２０ｂ、１２２、３３７ 封止樹脂、７６ フラックス、７８ セパレータ、１１４ａ〜１１４ｃ、２１２ 電極パッド、１１５ａ〜１１５ｃ、１１７ａ〜１１７ｃ、２１３絶縁膜、１１６ａ〜１１６ｃ 貫通孔、１１８ａ〜１１８ｃ 導電膜、１１９ａ〜１１９ｃ 貫通電極、２１４ 応力緩和層、２１５ 再配置配線、２１６ ソルダレジスト層、２１７ 開口部、ＰＫ１１、ＰＫ１２、ＰＫ２１、ＰＫ２２、ＰＫ３１、ＰＫ３２、ＰＫ４１、ＰＫ４２、ＰＫ５１、ＰＫ５２、ＰＫ６１、ＰＫ６２ 半導体パッケージ

Claims (7)

  1. 第１キャリア基板と、
    前記第１キャリア基板上にフェースダウン実装された第１半導体チップと、
    前記第１キャリア基板の裏面にフェースダウン実装された第２半導体チップと、
    第２キャリア基板と、
    前記第２キャリア基板上に搭載された第３半導体チップと、
    前記第２キャリア基板が前記第１半導体チップ上に保持されるように、前記第２キャリア基板と前記第１キャリア基板とを接続する突出電極と、
    前記第３半導体チップを封止するモールド樹脂からなる封止材とを備え、
    前記第２キャリア基板は前記第１半導体チップ上に跨るように、第１キャリア基板上に固定され、
    前記封止材の側壁は前記第２キャリア基板の側壁の位置に一致していることを特徴とする半導体装置。
  2. 前記第１半導体チップおよび前記第２半導体チップは、圧接接合により前記第１キャリア基板上に接続されていることを特徴とする請求項１記載の半導体装置。
  3. 前記第１キャリア基板を含む半導体装置と前記第２キャリア基板を含む半導体装置とは等しい温度での弾性率が異なることを特徴とする請求項１または２記載の半導体装置。
  4. 前記第１半導体チップおよび前記第２半導体チップが搭載された第１キャリア基板はフリップチップ実装されたボールグリッドアレイ、前記第３半導体チップが搭載された第２キャリア基板はモールド封止されたボールグリッドアレイまたはチップサイズパッケージであることを特徴とする請求項１〜３のいずれか１項記載の半導体装置。
  5. 前記第３半導体チップは複数のチップが積層された構造を含むことを特徴とする請求項１〜４のいずれか１項記載の半導体装置。
  6. 前記第３半導体チップは、複数のチップが第２キャリア基板上に並列に配置された構造を含むことを特徴とする請求項１〜５のいずれか１項記載の半導体装置。
  7. 第１半導体チップを第１キャリア基板上にフェースダウン実装する工程と、
    第２半導体チップを前記第１キャリア基板の裏面にフェースダウン実装する工程と、
    第３半導体チップを第２キャリア基板上に実装する工程と、
    前記第２キャリア基板に突出電極を形成する工程と、
    前記第２キャリア基板上に実装された第３半導体チップを封止樹脂で封止する工程と、
    前記第２キャリア基板が前記第１半導体チップ上に保持されるように、前記突出電極を介して前記第２キャリア基板と前記第１キャリア基板とを接続する工程とを備え、
    前記第３半導体チップを前記封止樹脂で封止する工程は、
    前記第２キャリア基板に実装された複数の第３半導体チップを封止樹脂で一体的にモールド成形する工程と、
    前記封止樹脂によりモールド成形された前記第２キャリア基板を前記第３半導体チップごとに切断する工程とを備えることを特徴とする半導体装置の製造方法。
JP2003074220A 2003-03-18 2003-03-18 半導体装置および半導体装置の製造方法 Expired - Fee Related JP3680839B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003074220A JP3680839B2 (ja) 2003-03-18 2003-03-18 半導体装置および半導体装置の製造方法
US10/801,933 US20040222508A1 (en) 2003-03-18 2004-03-16 Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device
CNB2004100397309A CN100342538C (zh) 2003-03-18 2004-03-16 半导体装置、电子设备及它们的制造方法，以及电子仪器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003074220A JP3680839B2 (ja) 2003-03-18 2003-03-18 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004281921A JP2004281921A (ja) 2004-10-07
JP3680839B2 true JP3680839B2 (ja) 2005-08-10

Family

ID=33289924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003074220A Expired - Fee Related JP3680839B2 (ja) 2003-03-18 2003-03-18 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20040222508A1 (ja)
JP (1) JP3680839B2 (ja)
CN (1) CN100342538C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101784354B1 (ko) 2016-03-11 2017-10-12 서울과학기술대학교 산학협력단 그물망형 스트레쳐블 패키징 장치

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200504895A (en) * 2003-06-04 2005-02-01 Renesas Tech Corp Semiconductor device
JP4269806B2 (ja) * 2003-06-30 2009-05-27 カシオ計算機株式会社 半導体装置およびその製造方法
TWI283467B (en) * 2003-12-31 2007-07-01 Advanced Semiconductor Eng Multi-chip package structure
JP4353845B2 (ja) * 2004-03-31 2009-10-28 富士通株式会社 半導体装置の製造方法
CN100373614C (zh) * 2004-11-08 2008-03-05 日月光半导体制造股份有限公司 多晶片的封装结构
JP2007123501A (ja) * 2005-10-27 2007-05-17 Alps Electric Co Ltd 半田端子の形成方法
JP4512545B2 (ja) 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール
US7462509B2 (en) * 2006-05-16 2008-12-09 International Business Machines Corporation Dual-sided chip attached modules
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7791199B2 (en) * 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) * 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7952195B2 (en) * 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
EP2575166A3 (en) 2007-03-05 2014-04-09 Invensas Corporation Chips having rear contacts connected by through vias to front contacts
US7994643B2 (en) * 2007-04-04 2011-08-09 Samsung Electronics Co., Ltd. Stack package, a method of manufacturing the stack package, and a digital device having the stack package
JP4864810B2 (ja) * 2007-05-21 2012-02-01 新光電気工業株式会社 チップ内蔵基板の製造方法
CN101809739B (zh) 2007-07-27 2014-08-20 泰塞拉公司 具有后应用的衬垫延长部分的重构晶片堆封装
CN103178032B (zh) 2007-07-31 2017-06-20 英闻萨斯有限公司 使用穿透硅通道的半导体封装方法
US8551815B2 (en) 2007-08-03 2013-10-08 Tessera, Inc. Stack packages using reconstituted wafers
US8043895B2 (en) * 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US20090212381A1 (en) * 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US20100053407A1 (en) * 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
EP2308087B1 (en) 2008-06-16 2020-08-12 Tessera, Inc. Stacking of wafer-level chip scale packages having edge contacts
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
CN102422412A (zh) 2009-03-13 2012-04-18 德塞拉股份有限公司 具有穿过结合垫延伸的通路的堆叠式微电子组件
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
KR101059490B1 (ko) 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8810025B2 (en) * 2011-03-17 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure for flip-chip packaging
WO2012126377A1 (en) 2011-03-22 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. System-level packaging methods and structures
US9543269B2 (en) * 2011-03-22 2017-01-10 Nantong Fujitsu Microelectronics Co., Ltd. System-level packaging methods and structures
WO2013070207A1 (en) * 2011-11-09 2013-05-16 Intel Corporation Thermal expansion compensators for controlling microelectronic package warpage
JP5865220B2 (ja) 2012-09-24 2016-02-17 ルネサスエレクトロニクス株式会社 半導体装置
JP6252241B2 (ja) * 2014-02-27 2017-12-27 セイコーエプソン株式会社 力検出装置、およびロボット
TWI552304B (zh) * 2014-04-22 2016-10-01 矽品精密工業股份有限公司 堆疊式封裝件及其製法
BR112015028568A2 (pt) * 2014-12-15 2017-07-25 Intel Corp aparelho de pacote em pacote de molde de suspensão invertida.
KR102495916B1 (ko) 2015-08-13 2023-02-03 삼성전자 주식회사 반도체 패키지
US11201066B2 (en) * 2017-01-31 2021-12-14 Skyworks Solutions, Inc. Control of under-fill using a dam on a packaging substrate for a dual-sided ball grid array package
KR102592327B1 (ko) * 2018-10-16 2023-10-20 삼성전자주식회사 반도체 패키지
KR102739235B1 (ko) 2019-09-24 2024-12-05 삼성전자주식회사 반도체 패키지
US11362027B2 (en) 2020-02-28 2022-06-14 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11437291B2 (en) * 2020-04-29 2022-09-06 Semiconductor Components Industries, Llc Multichip module supports and related methods

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JP2964983B2 (ja) * 1997-04-02 1999-10-18 日本電気株式会社 三次元メモリモジュール及びそれを用いた半導体装置
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
JP3201353B2 (ja) * 1998-08-04 2001-08-20 日本電気株式会社 半導体装置とその製造方法
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6573119B1 (en) * 1999-02-17 2003-06-03 Hitachi, Ltd. Semiconductor device and method of manufacture thereof
US6023097A (en) * 1999-03-17 2000-02-08 Chipmos Technologies, Inc. Stacked multiple-chip module micro ball grid array packaging
US6034425A (en) * 1999-03-17 2000-03-07 Chipmos Technologies Inc. Flat multiple-chip module micro ball grid array packaging
JP2001156212A (ja) * 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
US6731009B1 (en) * 2000-03-20 2004-05-04 Cypress Semiconductor Corporation Multi-die assembly
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法
US6734539B2 (en) * 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
JP2003218150A (ja) * 2002-01-23 2003-07-31 Fujitsu Media Device Kk モジュール部品
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
US6903458B1 (en) * 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip
JP2004179232A (ja) * 2002-11-25 2004-06-24 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101784354B1 (ko) 2016-03-11 2017-10-12 서울과학기술대학교 산학협력단 그물망형 스트레쳐블 패키징 장치

Also Published As

Publication number Publication date
US20040222508A1 (en) 2004-11-11
CN1531090A (zh) 2004-09-22
JP2004281921A (ja) 2004-10-07
CN100342538C (zh) 2007-10-10

Similar Documents

Publication Publication Date Title
JP3680839B2 (ja) 半導体装置および半導体装置の製造方法
JP3951966B2 (ja) 半導体装置
JP4110992B2 (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
US8786102B2 (en) Semiconductor device and method of manufacturing the same
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
JP3892259B2 (ja) 半導体装置の製造方法
US20090127688A1 (en) Package-on-package with improved joint reliability
JP2004349495A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2011101044A (ja) スタックパッケージ及びその製造方法
JP2003273317A (ja) 半導体装置及びその製造方法
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
JP2003031760A (ja) 半導体装置
CN101872757B (zh) 凹穴芯片封装结构及使用其的层叠封装结构
CN100442502C (zh) 半导体装置、电子设备及它们的制造方法，以及电子仪器
JP2013045863A (ja) 半導体装置およびその製造方法
WO2013106973A1 (zh) 堆叠式半导体芯片封装结构及工艺
JP3891123B2 (ja) 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法
JP4069771B2 (ja) 半導体装置、電子機器および半導体装置の製造方法
US7309648B2 (en) Low profile, chip-scale package and method of fabrication
JP3786103B2 (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2004281919A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
US8072069B2 (en) Semiconductor device and method of manufacturing a semiconductor device
KR101123799B1 (ko) 반도체 패키지 및 그 제조방법
TWI387068B (zh) 凹穴晶片封裝結構及使用凹穴晶片封裝結構之層疊封裝結構
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050105

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050105

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090527

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100527

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110527

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120527

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130527

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees