JP2004179232A - 半導体装置及びその製造方法並びに電子機器 - Google Patents
半導体装置及びその製造方法並びに電子機器 Download PDFInfo
- Publication number
- JP2004179232A JP2004179232A JP2002340879A JP2002340879A JP2004179232A JP 2004179232 A JP2004179232 A JP 2004179232A JP 2002340879 A JP2002340879 A JP 2002340879A JP 2002340879 A JP2002340879 A JP 2002340879A JP 2004179232 A JP2004179232 A JP 2004179232A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- wiring pattern
- semiconductor element
- electrode
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10477—Inverted
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【解決手段】ベース基板10の図示しない配線パターンに、半導体素子21を有する回路基板20の突起電極22と、半導体素子31を有する回路基板30の突起電極32と、半導体素子34を有する回路基板40の突起電極42とを電気的に接続するようにする。半導体素子21、31、41には、回路基板20、30、40の図示しない配線パターンに電気的に接続する電極を儲けるようにする。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法並びに電子機器に関する。
【0002】
【従来の技術】
【0003】
【特許文献1】
特開平6−13541号公報
【0004】
【発明の背景】
半導体素子を高密度に実装するために、複数の半導体素子を厚さ方向に積層する技術が提案されている。これは、半導体素子が実装された複数の回路基板の相互間の導通をとり、最下層の回路基板とベース基板とを電気的に接続することにより、積層して実装するものである。
回路基板相互間は、例えば、半田ボールを用いて電気的に接続され、最下層の回路基板の端子のみがベース基板と接続するものがある。
【0005】
【発明が解決しようとする課題】
ところが、上述した各先行技術では、異種の半導体素子を用いようとすると、回路基板に、回路基板の上方に位置する各半導体素子に対応させた配線がそれぞれ必要となり、各回路基板面積が大きくなるか、配線の引き回しの自由度が小さくなる。このように、配線の数が多くなると、回路基板及びベース基板の面積が大きくなるか、回路基板及びベース基板の面積制約から、回路基板及びベース基板内での配線の設計の自由度が低下する場合がある。
また、同種の半導体素子を用いた場合でも、複数の半導体メモリ素子を積層しようとすると、半導体メモリ素子のセレクター用に独立させた配線が必要となり、そのためにさらに別の回路基板が必要となる場合もある。
また、積層すべき回路基板の相互間を半田ボール等により接続する必要があるため、積層体の薄型化の妨げとなってしまうという問題もある。
【0006】
本発明は、このような状況に鑑みてなされたものであり、回路基板及びベース基板内での配線の設計の自由度を向上し、部品点数を少なくすることができ、積層体の薄型化を図ることができる半導体装置及びその製造方法並びに電子機器を提供することができるようにするものである。
【0007】
【課題を解決するための手段】
本発明の半導体装置は、ベース配線パターンを含むベース基板と、前記ベース基板の上方に配置され、第1の配線パターンを含む第1の回路基板と、前記第1の回路基板に搭載され、前記第1の配線パターンに電気的に接続する第2の電極を含む第1の半導体素子と、前記第1の回路基板の上方に配置され、第2の配線パターンを含む第2の回路基板と、前記第2の回路基板に搭載され、前記第2の配線パターンに電気的に接続する第2の電極を含む第2の半導体素子と、前記第1の配線パターンに電気的に接続し、前記第1の回路基板から突出して設けられ、前記ベース配線パターンと接合した第1の突起電極と、前記第2の配線パターンに電気的に接続し、前記第2の回路基板から突出して設けられ、前記ベース配線パターンと接合した第2の突起電極と、を備えることを特徴とする。
また、本発明の半導体装置の製造方法は、第1の配線パターンを含む回路基板であって、前記第1の配線パターンに電気的に接続する第1の電極を含む第1の半導体素子が搭載された第1の回路基板を、ベース配線パターンを含むベース配線基板の上方に配置し、前記第1の回路基板と前記ベース基板との間に設けられた第1の突起電極を、前記ベース配線パターンに接合して、前記第1の配線パターンと前記ベース配線パターンとを電気的に接続し、第2の配線パターンを含む回路基板であって、前記第2の配線パターンに電気的に接続する第2の電極を含む第2の半導体素子が搭載された第2の回路基板を、前記第1の回路基板の上方に配置し、前記第2の回路基板と前記ベース基板との間に設けられた第2の突起電極を、前記ベース配線パターンに接合して、前記第2の配線パターンと前記ベース配線パターンとを電気的に接続することを特徴とする。
本発明の半導体装置及びその製造方法によれば、回路基板及びベース基板内での配線の設計の自由度を向上し、使用する部品点数を少なくすることができ、積層体の薄型化を図ることができる。
本発明の電子機器は、上記半導体装置を備えることを特徴とする。これによれば、電子機器の小型薄型化を図ることができる。
【0008】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図1から図7は、本発明の半導体装置の一実施の形態に係る半導体装置を示す図である。図8はそれらの製造方法を示す図である。
本発明の一の実施の形態に係る半導体装置は、ベース基板10及び少なくとも複数の回路基板20,30を有する。図1に示すように、回路基板30は、回路基板20の上方に位置している。さらに、回路基板30の上方、又は、回路基板20と回路基板30との間に、一又は複数の他の回路基板を備えていてもよい。
ベース基板10は、絶縁基材と、絶縁基材の表面に設けられた図示しないベース配線パターンと、を備える。ベース配線パターンは、絶縁基材内にも設けられて、多層配線構造をとっていてもよいし、絶縁基材の対向する2つの主面の一方に設けられて片面配線構造をとっていてもよいし、絶縁基材の対向する2つの主面の両面に設けられて両面配線構造をとっていてもよい。ベース基板10上には、半導体素子11が搭載されていてもよい。半導体素子11は、図3に示すような電極17を表面に有する。ベース基板10には、図示しないベース配線パターンに電気的に接続する外部端子12が形成されている。外部端子12は、例えば、ベース基板10の表面から突出する突起電極、リードや導電ピン等であってもよい。ベース配線パターンには、突起電極22と接合する図示しないランド、突起電極32と接合する図示しないランド、突起電極42と接合する図示しないランドが含まれていてもよい。これら図示しないランドは、各外部端子12と配線によって電気的に接続されている。
【0009】
ベース基板10の上方には、回路基板20が位置している。回路基板20は、絶縁基材と絶縁基材の表面に設けられた図示しない配線パターンを有する。配線パターンは、絶縁基材内にも設けられて、多層配線構造をとっていてもよいし、絶縁基材の対向する2つの主面の一方に設けられて片面配線構造をとっていてもよいし、絶縁基材の対向する2つの主面の両面に設けられて両面配線構造をとっていてもよい。
回路基板20には、半導体素子21が搭載されている。半導体素子21は、図3に示すような電極23を表面に有する。半導体素子21の電極23は、回路基板20の図示しない配線パターンに電気的に接続している。電極23は、半導体素子21内に設けられた集積回路と電気的に接続しており、半導体素子21の表面に設けられている。電極23は、電極パッドのみからなるものであってもよいし、電極パッドと電極パッド上に設けられた突起電極を含んでもよい。また、図3に示すように、半導体素子21は、回路基板20の図示しない配線パターンに、フェースダウンボンディング法を用いて電気的に接続していてもよいし、ワイヤボンディング法を用いて電気的に接続していてもよい。
ベース基板10の図示しないベース配線パターンと回路基板20の図示しない配線パターンとは、突起電極22を用いて電気的に接続している。突起電極22は、図示しない配線パターンに電気的に接続し、回路基板20の表面から突出して設けられている。突起電極22は、回路基板20とベース基板10との間に設けられている。突起電極22は、ベース基板10の図示しない配線パターンに接合している。この接合には、異方性導電接着剤や絶縁性接着剤のみを用いた接着剤接合であってもよいし、合金接合や金属間拡散接合等を用いた金属接合であってもよいし、公知の接合技術を用いることができる。
【0010】
回路基板20の上方には、回路基板30が位置している。回路基板30は、図示しない配線パターンを有する。回路基板30には、半導体素子31が搭載されている。半導体素子31は、表面に図示しない電極を有する。半導体素子31の電極は、回路基板30の図示しない配線パターンに電気的に接続している。電極は、半導体素子31内に設けられた集積回路と電気的に接続しており、半導体素子31の表面に設けられている。電極は、電極パッドからなるものであってもよいし、電極パッドと電極パッド上に設けられた突起電極を含んでもよい。図3に示すように、半導体素子31の電極は、回路基板30の図示しない配線パターンに対して、フェースダウンボンディング法を用いて電気的に接続していてもよいし、ワイヤ33によるワイヤボンディング法を用いて電気的に接続していてもよい。
ベース基板10の図示しないベース配線パターンと回路基板30の図示しない配線パターンとは、突起電極32を用いて電気的に接続している。突起電極32は、回路基板30の表面から突出して設けられ、図示しない配線パターンに電気的に接続している。突起電極32は、回路基板30とベース基板10との間に設けられている。突起電極32は、ベース基板10の図示しない配線パターンに接合している。この接合には、異方性導電接着剤や絶縁性接着剤のみを用いた接着剤接合であってもよいし、合金接合や金属間拡散接合等を用いた金属接合であってもよいし、公知の接合技術を用いることができる。
【0011】
突起電極32の厚みは、突起電極22の厚みよりも大きい。これにより、回路基板30を回路基板20の上方に位置させることができる。突起電極22,32は、導電部材からなる。導電部材は、複数の導電膜が積層した構造を含むものであってもよい。導電部材は、金属、金属化合物、合金、導電ペースト、半田等のろう材又はこれらの組み合わせであってもよい。突起電極22,32は、ボール状に設けられたものであってもよいし、側面が平面になるように設けられていてもよい。
回路基板30の上方に、さらに、一又は複数の回路基板(例えば、回路基板40)が位置していてもよい。また、図4や図6に示すように、回路基板20と回路基板30との間に、一又は複数の回路基板(例えば、回路基板40)が位置していてもよい。回路基板40を用いて説明すると、図示しない配線パターンを有する回路基板40に、図示しない電極を有する半導体素子41が搭載され、半導体素子41の電極は、図示しない配線パターンに電気的に接続している。突起電極42は、図示しない配線パターンに電気的に接続している。ベース基板10の図示しないベース配線パターンと回路基板40の図示しない配線パターンとは、回路基板40の表面から突出する突起電極42を用いて、電気的に接続している。突起電極42は、図1や図4に示すように、ベース基板10の図示しない配線パターンに接合して、電気的に接続していてもよい。接合には、異方性導電接着剤や絶縁性接着剤のみを用いた接着剤接合であってもよいし、合金接合や金属間拡散接合等を用いた金属接合であってもよいし、公知の接合技術を用いることができる。また、図6や図7に示すように、他の回路基板、例えば回路基板20,30の図示しない配線パターンに接合して、図示しない配線パターンを介してベース基板10の図示しない配線パターンに電気的に接続していてもよい。図5に示すように、ベース基板10の両面に、回路基板が配置されていてもよい。図5には、ベース基板10の一方の面の上方に回路基板20,30が配置されており、他方の面の上方に回路基板50,60が配置している。
【0012】
ベース基板10及び回路基板20,30,40は、それぞれ、リジット基板でもよいし、フレキシブル基板であってもよい。リジッド基板である場合、絶縁基材がガラスエポキシ材料からなるものであってもよい。フレキシブル基板である場合、絶縁基材がポリイミド材料やポリエチレンテレフタレート材料からなるものであってもよい。また、ベース基板10及び回路基板20,30,40には、異種の半導体素子が搭載されていてもよいし、同種の半導体素子が搭載されていてもよい。異種の半導体素子とは、半導体素子表面に設けられた電極の配置が異なる半導体素子のことをいう。また、同種の半導体素子とは、半導体素子表面に設けられた電極の配置が同じ半導体素子のことをいう。
半導体素子11,21,31,41にはそれぞれ、ベース基板10,回路基板20,30,40の下面に搭載されていてもよいし、上面に搭載されていてもよい。ベース基板10,回路基板20,30,40の少なくともいずれか一つに、複数の半導体素子が搭載される場合には、両面に半導体素子が搭載されていてもよい。本実施の形態では、ベース基板10と回路基板20,30,40に半導体素子が一つずつ搭載された場合について説明したが、この例に限らず、図2に示す半導体素子11a,11bのように、ベース基板10及び回路基板20,30,40の少なくともいずれかに、半導体素子を複数積層して搭載してもよい。この場合、検査により不良が生じた場合のリペア性がよくなり、製造コストを削減することができる。図2に示す半導体素子11aのように、下層の半導体素子はベース基板10、回路基板20,30,40の少なくともいずれかにフェースダウンボンディング法によって接続されていてもよい。この場合、半導体素子11bのように、下層の半導体素子の図示しない電極が形成された表面の裏面に固着された上層の半導体素子は、図示しない配線パターンの少なくともいずれかとワイヤ15によるワイヤボンディング法によって接続されていてもよい。また、図4に示す半導体素子31a,31bのように、ベース基板10及び回路基板20,30,40の少なくともいずれか一つに、複数の半導体素子を搭載してもよい。この場合、半導体素子の高密度実装を実現することができ、半導体装置の厚みを抑えることができる。半導体素子11,21,31,41は、図3に示すように、樹脂18,24で封止されていてもよい。
【0013】
次に、このような構成の半導体装置の製造方法について説明する。
まず、半導体素子21が搭載された回路基板20と、半導体素子31が搭載された回路基板30と、を用意する。半導体素子21は、回路基板20の図示しない配線パターンに電気的に接続する図示しない電極を含む。半導体素子31は、回路基板30の図示しない配線パターンに電気的に接続する図示しない電極を含む。さらに、ベース基板10の上方に他の回路基板を搭載する場合、例えば、回路基板40を搭載する場合には、回路基板40の図示しない配線パターンに電気的に接続する図示しない電極を有する半導体素子41が搭載された回路基板40を用意する。
半導体素子21が搭載された回路基板20は、半導体素子21の表面に設けられた図示しない電極と、回路基板20の図示しない配線パターンを電気的に接続することにより用意される。この際、半導体素子21と回路基板20とは、半導体素子21の図示しない電極が設けられた表面を回路基板20の表面と対向させて、フェースダウンボンディング法を用いて、図示しない電極と図示しない配線パターンとを電気的に接続してもよいし、図示しない電極が設けられた表面の裏面を回路基板20の表面と対向させて、ワイヤボンディング法を用いて図示しない電極と図示しない配線パターンとを電気的に接続してもよい。図示しない電極と図示しない配線パターンとは、異方性導電接着剤、導電接着剤、絶縁性接着剤等によって接着剤接合されていてもよいし、共晶合金を形成したり金属間拡散を用いることによって金属接合されていてもよいし、ワイヤボンディングされていてもよい。図示しない配線パターンに電気的に接続された半導体素子21は、樹脂18,24によって封止されてもよい。
【0014】
半導体素子21が搭載された回路基板20と同様に、回路基板30の図示しない配線パターンに電気的に接続する図示しない電極を有する半導体素子31が搭載された回路基板20は、半導体素子31の図示しない電極と、回路基板30の図示しない配線パターンを電気的に接続することにより用意される。半導体素子31と回路基板30とは、図示しない電極が設けられた表面を回路基板30の表面と対向させて、フェースダウンボンディング法を用いて、図示しない電極と図示しない配線パターンとを電気的に接続してもよいし、図示しない電極が設けられた表面の裏面を回路基板30の表面と対向させて、ワイヤ33によるワイヤボンディング法を用いて図示しない電極と図示しない配線パターンとを電気的に接続してもよい。図示しない電極と図示しない配線パターンとは、異方性導電接着剤、導電接着剤、絶縁性接着剤等によって接着剤接合されていてもよいし、共晶合金を形成したり金属間拡散を用いることによって金属接合されていてもよいし、ワイヤボンディングされていてもよい。図示しない配線パターンに電気的に接続された半導体素子31は、樹脂によって封止されてもよい。
回路基板20の半導体素子21が搭載される面、又は、その裏面に、回路基板20の表面から突出する突起電極22を設ける。突起電極22は、半導体素子21を回路基板20に搭載する前に設けてもよいし、半導体素子21を回路基板20に搭載した後に設けてもよい。また、回路基板30の半導体素子31が搭載される面、又は、その裏面に、回路基板30の表面から突出する突起電極32を設ける。突起電極32は、半導体素子31を回路基板30に搭載する前に設けてもよいし、半導体素子31を回路基板30に搭載した後に設けてもよい。
【0015】
突起電極22は、図示しない配線パターンと電気的に接続して設けられる。突起電極32は、図示しない配線パターンと電気的に接続して設けられる。突起電極22及び32の少なくともいずれか一方は、例えば、図示しない配線パターンに電気的に接続するように半田ボールを搭載し、加熱することによって、突起電極22を形成してもよい。また、半田ボールを用いる方法に限らず、メッキ法を用いて、メッキ金属を析出し、突起電極22及び32の少なくともいずれか一方を形成してもよい。
さらに、他の回路基板、例えば、回路基板40を有する場合は、半導体素子21と回路基板20との電気的接続と同様に、半導体素子41の図示しない電極と、回路基板40の図示しない配線パターンを電気的に接続し、回路基板40に突起電極42を設ける。
【0016】
次に、図8(a)に示すように、半導体素子21が搭載された回路基板20をベース基板10の上方に配置し、ベース基板10の図示しない配線パターンと突起電極22とを接合して、図示しない配線パターンと突起電極22とを電気的に接続する。図示しない配線パターンと突起電極22とは、半田接合、共晶接合や金属間拡散による接合等の金属接合を用いて接合されてもよいし、異方性導電接着剤、絶縁性接着剤や導電接着剤を用いた接着剤接合を用いて接合されてもよい。
次に、図8(b)に示すように、少なくとも回路基板20が、回路基板30の突起電極32の形成領域の下方を避けて位置するように、回路基板30とベース基板10とを位置合わせをする。この際、回路基板30を矢印方向に移動してもよいし、ベース基板10を矢印方向に移動して位置合わせしてもよい。例えば、回路基板30の外周に沿って突起電極32が形成されている場合、突起電極32の形成領域に囲まれた領域の下方に回路基板20が位置するように位置合わせを行う。
図8(c)に示すように、半導体素子31が搭載された回路基板30を回路基板20の上方に配置し、ベース基板10の図示しない配線パターンと突起電極32とを接合して、図示しない配線パターンと突起電極32とを電気的に接続する。図示しない配線パターンと突起電極32とは、半田接合、共晶接合や金属間拡散による接合等の金属接合を用いて接合されてもよいし、異方性導電接着剤、絶縁性接着剤や導電接着剤を用いた接着剤接合を用いて接合されてもよい。
【0017】
さらに、回路基板30の上方に他の回路基板、例えば、回路基板40を有する場合には、半導体素子41が搭載された回路基板40を回路基板30の上方に搭載し、ベース基板10の図示しない配線パターンと突起電極42とを電気的に接続する。この際、図1に示すように、ベース基板10の図示しない配線パターンと突起電極42とを接合して、ベース基板10の図示しない配線パターンと突起電極42とを電気的に接続してもよい。また、図7に示すように、回路基板40よりも下方に位置する回路基板の配線パターンと突起電極42とを接合して、ベース基板10の図示しない配線パターンと突起電極42とを電気的に接続してもよい。例えば、回路基板30の図示しない配線パターンと突起電極42とを接合してもよい。
また、回路基板20と回路基板30との間に他の回路基板、例えば回路基板40を有する場合は、回路基板20の突起電極22と図示しない配線パターンとの接合工程の後であって、回路基板30の突起電極32と図示しない配線パターンとの接合工程の前に、半導体素子41が搭載された回路基板40を回路基板20の上方に搭載し、ベース基板10の図示しない配線パターンと突起電極42とを電気的に接続する。この際、例えば図4に示すように、ベース基板10の図示しない配線パターンと突起電極42とを接合して、ベース基板10の図示しない配線パターンと突起電極42とを電気的に接続してもよい。また、回路基板40よりも下方に位置する回路基板の配線パターンと突起電極42とを接合して、ベース基板10の図示しない配線パターンと突起電極42とを電気的に接続してもよい。例えば、図6に示すように、回路基板20の図示しない配線パターンと突起電極42とを接合してもよい。
【0018】
突起電極42といずれかの配線パターンとは、半田接合、共晶接合や金属間拡散による接合等の金属接合を用いて接合されてもよいし、異方性導電接着剤、絶縁性接着剤や導電接着剤を用いた接着剤接合を用いて接合されてもよい。
突起電極22,32,42といずれかのベース基板又は回路基板の配線パターンとの接合において、加熱や光照射等のエネルギーを接合部に加える工程が必要な場合には、ベース基板10の上方に各回路基板を載置する工程後に、都度、接合部にエネルギーを加える工程を入れてもよいし、ベース基板10の上方に複数の回路基板を載置した後に、一括してエネルギーを接合部に加えてもよい。
【0019】
本実施の形態に係る説明は、ベース基板10の上方に配置される各回路基板20,30,40に各突起電極22,32,42が設けられて、ベース基板10に実装される形態について説明したが、これに限定されるものではなく、あらかじめ、ベース基板10の図示しないベース配線に各突起電極22,32,42が接合されていて、各突起電極22,32,42にそれぞれの各回路基板20,30,40が位置合わせされ、各突起電極22,32,42上に各回路基板20,30,40を載置して、各突起電極22,32,42と図示しない各配線パターンとが電気的に接続されてもよい。
また、本実施の形態による半導体装置を、携帯電話やディジタルカメラ等の電子機器に搭載することで、電子機器の小型薄型化を図ることができる。
【0020】
【発明の効果】
以上の如く本発明に係る半導体装置及びその製造方法並びに電子機器によれば、ベース配線パターンを含むベース基板と、ベース基板の上方に配置され、第1の配線パターンを含む第1の回路基板と、第1の回路基板に搭載され、第1の配線パターンに電気的に接続する第2の電極を含む第1の半導体素子と、第1の回路基板の上方に配置され、第2の配線パターンを含む第2の回路基板と、第2の回路基板に搭載され、第2の配線パターンに電気的に接続する第2の電極を含む第2の半導体素子と、第1の配線パターンに電気的に接続し、第1の回路基板から突出して設けられ、ベース配線パターンと接合した第1の突起電極と、第2の配線パターンに電気的に接続し、第2の回路基板から突出して設けられ、ベース配線パターンと接合した第2の突起電極と、を備えるので、各回路配線基板内部での配線の引き回しを容易とし、回路基板等の部品点数を少なくすることができるとともに、積層体の薄型化を図ることができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の一実施の形態を示す図である。
【図2】本発明の半導体装置の一実施の形態を示す図である。
【図3】本発明の半導体装置の一実施の形態を示す図である。
【図4】本発明の半導体装置の一実施の形態を示す図である。
【図5】本発明の半導体装置の一実施の形態を示す図である。
【図6】本発明の半導体装置の一実施の形態を示す図である。
【図7】本発明の半導体装置の一実施の形態を示す図である。
【図8】本発明の半導体装置の製造方法の一実施の形態を示す図である。
【符号の説明】
10 ベース基板
20,30,40,50,60 回路基板
11,11a,11b,21,31,31a,31b,41,51,61 半導体素子
22,32,42,52 突起電極
12,62 外部端子
Claims (8)
- ベース配線パターンを含むベース基板と、
前記ベース基板の上方に配置され、第1の配線パターンを含む第1の回路基板と、
前記第1の回路基板に搭載され、前記第1の配線パターンに電気的に接続する第2の電極を含む第1の半導体素子と、
前記第1の回路基板の上方に配置され、第2の配線パターンを含む第2の回路基板と、
前記第2の回路基板に搭載され、前記第2の配線パターンに電気的に接続する第2の電極を含む第2の半導体素子と、
前記第1の配線パターンに電気的に接続し、前記第1の回路基板から突出して設けられ、前記ベース配線パターンと接合した第1の突起電極と、
前記第2の配線パターンに電気的に接続し、前記第2の回路基板から突出して設けられ、前記ベース配線パターンと接合した第2の突起電極と、
を備えることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、さらに、前記ベース基板に搭載され、前記ベース配線パターンに電気的に接続する第3の電極を含む第3の半導体素子を備えることを特徴とする半導体装置。
- 請求項1又は2に記載の半導体装置において、前記第2の突起電極は、前記第1の突起電極よりも厚いことを特徴とする半導体装置。
- 請求項1から3のいずれかに記載の半導体装置において、さらに、前記第1の半導体素子に他の半導体素子が積層されていることを特徴とする半導体装置。
- 請求項1から4のいずれかに記載の半導体装置において、さらに、前記第2の半導体素子に他の半導体素子が積層されていることを特徴とする半導体装置。
- 第1の配線パターンを含む回路基板であって、前記第1の配線パターンに電気的に接続する第1の電極を含む第1の半導体素子が搭載された第1の回路基板を、ベース配線パターンを含むベース配線基板の上方に配置し、前記第1の回路基板と前記ベース基板との間に設けられた第1の突起電極を、前記ベース配線パターンに接合して、前記第1の配線パターンと前記ベース配線パターンとを電気的に接続し、
第2の配線パターンを含む回路基板であって、前記第2の配線パターンに電気的に接続する第2の電極を含む第2の半導体素子が搭載された第2の回路基板を、前記第1の回路基板の上方に配置し、
前記第2の回路基板と前記ベース基板との間に設けられた第2の突起電極を、前記ベース配線パターンに接合して、前記第2の配線パターンと前記ベース配線パターンとを電気的に接続することを特徴とする半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法において、
前記第2の突起電極は、前記第2の回路基板の表面から突出しており、
前記第1の配線パターンと前記ベース配線パターンとを電気的に接続する工程の後であって、第2の回路基板を前記第1の回路基板の上方に配置する工程の前に、前記第1の回路基板が、前記第2の回路基板の前記第2の突起電極形成領域を避けた領域の下方に位置するように、前記第2の回路基板と前記ベース基板とを位置合わせすることを特徴とする半導体装置の製造方法。 - 請求項1〜5のいずれかに記載の半導体装置を備えることを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002340879A JP2004179232A (ja) | 2002-11-25 | 2002-11-25 | 半導体装置及びその製造方法並びに電子機器 |
US10/719,888 US20040135243A1 (en) | 2002-11-25 | 2003-11-21 | Semiconductor device, its manufacturing method and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002340879A JP2004179232A (ja) | 2002-11-25 | 2002-11-25 | 半導体装置及びその製造方法並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004179232A true JP2004179232A (ja) | 2004-06-24 |
JP2004179232A5 JP2004179232A5 (ja) | 2005-06-23 |
Family
ID=32703392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002340879A Withdrawn JP2004179232A (ja) | 2002-11-25 | 2002-11-25 | 半導体装置及びその製造方法並びに電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20040135243A1 (ja) |
JP (1) | JP2004179232A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008211126A (ja) * | 2007-02-28 | 2008-09-11 | Matsushita Electric Ind Co Ltd | 半導体モジュールおよびカード型情報装置 |
JP2012502476A (ja) * | 2008-09-08 | 2012-01-26 | インテル・コーポレーション | メインボードに直接取着されたダイをパッケージが被覆しているメインボード構造 |
JP5884922B2 (ja) * | 2012-12-18 | 2016-03-15 | 株式会社村田製作所 | 積層型電子装置およびその製造方法 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3891123B2 (ja) * | 2003-02-06 | 2007-03-14 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法 |
JP4110992B2 (ja) * | 2003-02-07 | 2008-07-02 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
JP2004259886A (ja) * | 2003-02-25 | 2004-09-16 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
JP4069771B2 (ja) * | 2003-03-17 | 2008-04-02 | セイコーエプソン株式会社 | 半導体装置、電子機器および半導体装置の製造方法 |
JP2004281818A (ja) * | 2003-03-17 | 2004-10-07 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法 |
JP2004281920A (ja) * | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
JP2004281919A (ja) * | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
JP3680839B2 (ja) * | 2003-03-18 | 2005-08-10 | セイコーエプソン株式会社 | 半導体装置および半導体装置の製造方法 |
JP4096774B2 (ja) * | 2003-03-24 | 2008-06-04 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法 |
JP2004349495A (ja) * | 2003-03-25 | 2004-12-09 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 |
US7999376B2 (en) * | 2005-01-25 | 2011-08-16 | Panasonic Corporation | Semiconductor device and its manufacturing method |
JP4827556B2 (ja) * | 2005-03-18 | 2011-11-30 | キヤノン株式会社 | 積層型半導体パッケージ |
EP2206145A4 (en) * | 2007-09-28 | 2012-03-28 | Tessera Inc | FLIP-CHIP CONNECTION WITH DOUBLE POSTS |
US20100044860A1 (en) * | 2008-08-21 | 2010-02-25 | Tessera Interconnect Materials, Inc. | Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer |
US8106499B2 (en) * | 2009-06-20 | 2012-01-31 | Stats Chippac Ltd. | Integrated circuit packaging system with a dual substrate package and method of manufacture thereof |
US8404518B2 (en) * | 2009-12-13 | 2013-03-26 | Stats Chippac Ltd. | Integrated circuit packaging system with package stacking and method of manufacture thereof |
US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
US8853558B2 (en) * | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
KR20120126366A (ko) * | 2011-05-11 | 2012-11-21 | 에스케이하이닉스 주식회사 | 반도체 장치 |
DE102013217301A1 (de) * | 2013-08-30 | 2015-03-05 | Robert Bosch Gmbh | Bauteil |
EP2884242B1 (en) * | 2013-12-12 | 2021-12-08 | ams International AG | Sensor Package And Manufacturing Method |
US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
TWI822659B (zh) | 2016-10-27 | 2023-11-21 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
TWI653919B (zh) * | 2017-08-10 | 2019-03-11 | 晶巧股份有限公司 | 高散熱等線距堆疊晶片封裝結構和方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5994166A (en) * | 1997-03-10 | 1999-11-30 | Micron Technology, Inc. | Method of constructing stacked packages |
JPH10270496A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法 |
DE10164800B4 (de) * | 2001-11-02 | 2005-03-31 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips |
TW567601B (en) * | 2002-10-18 | 2003-12-21 | Siliconware Precision Industries Co Ltd | Module device of stacked semiconductor package and method for fabricating the same |
-
2002
- 2002-11-25 JP JP2002340879A patent/JP2004179232A/ja not_active Withdrawn
-
2003
- 2003-11-21 US US10/719,888 patent/US20040135243A1/en not_active Abandoned
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008211126A (ja) * | 2007-02-28 | 2008-09-11 | Matsushita Electric Ind Co Ltd | 半導体モジュールおよびカード型情報装置 |
JP2012502476A (ja) * | 2008-09-08 | 2012-01-26 | インテル・コーポレーション | メインボードに直接取着されたダイをパッケージが被覆しているメインボード構造 |
JP2014030042A (ja) * | 2008-09-08 | 2014-02-13 | Intel Corp | コンピューティングシステムおよびその方法 |
US10251273B2 (en) | 2008-09-08 | 2019-04-02 | Intel Corporation | Mainboard assembly including a package overlying a die directly attached to the mainboard |
JP5884922B2 (ja) * | 2012-12-18 | 2016-03-15 | 株式会社村田製作所 | 積層型電子装置およびその製造方法 |
JPWO2014097725A1 (ja) * | 2012-12-18 | 2017-01-12 | 株式会社村田製作所 | 積層型電子装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20040135243A1 (en) | 2004-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004179232A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
JP6496571B2 (ja) | 極薄埋め込み型半導体デバイスパッケージおよびその製造方法 | |
JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
KR100832653B1 (ko) | 부품 내장형 인쇄회로기판 및 그 제조방법 | |
KR100763345B1 (ko) | 전자소자 내장형 인쇄회로기판의 제조방법 | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
JPH057057A (ja) | フレキシブル配線基板 | |
TW200938020A (en) | Part built-in wiring board, and manufacturing method for the part built-in wiring board | |
KR20010086344A (ko) | 적층형 반도체 장치 | |
JPH04233264A (ja) | コンパクト型高密度接続構造 | |
JPH04251968A (ja) | 電子装置 | |
JPH07201902A (ja) | マンドレルで製造した相互接続デカールを有するマルチチップモジュール | |
EP0987748A2 (en) | Multilayered circuit board for semiconductor chip module, and method of manufacturing the same | |
JP2005150443A (ja) | 積層型半導体装置およびその製造方法 | |
JP2005109088A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
TWI357653B (ja) | ||
JP2000307055A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
JP2010219180A (ja) | 電子部品実装構造および電子部品実装方法ならびに基板接続用部品 | |
JP4083376B2 (ja) | 半導体モジュール | |
JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
JP3360492B2 (ja) | 電子回路基板 | |
JP2974819B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040924 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060728 |