JPH04233264A - コンパクト型高密度接続構造 - Google Patents

コンパクト型高密度接続構造

Info

Publication number
JPH04233264A
JPH04233264A JP3186986A JP18698691A JPH04233264A JP H04233264 A JPH04233264 A JP H04233264A JP 3186986 A JP3186986 A JP 3186986A JP 18698691 A JP18698691 A JP 18698691A JP H04233264 A JPH04233264 A JP H04233264A
Authority
JP
Japan
Prior art keywords
substrate
electronic
electronic system
conductors
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3186986A
Other languages
English (en)
Inventor
Walter M Marcinkiewicz
ウォルター　マリオン　マルシンキエヴィッツ
Charles W Eichelberger
チャールズ　ウイリアム　アイケルベーガー
Robert J Wojnarowski
ロバート　ジョン　ヴォウナロスキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPH04233264A publication Critical patent/JPH04233264A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子システムを形成する
ための電子チップの高密度接続構造の分野に関し、特に
そのような電子システムの密度を増加させる技術に関す
る。
【０００２】
【従来の技術】はじめに、本発明は次の出願に関連する
。出願日１９８８年９月２７日、特許出願シリアル番号
２５０，０１０、発明の名称「高い体積効率をもつ高密
度接続」、発明者　Ｃ．Ｗ．　Ｅｉｃｈｅｌｂｅｒｇｅ
ｒその他、出願日１９８９年１２月２１日、特許出願シ
リアル番号４５４，５４６、発明の名称「ハーメチック
高密度接続電子システム」、発明者Ｗ．Ｐ．　Ｋｏｒｎ
ｒｕｍｐｆその他、出願日１９９０年４月５日、特許出
願シリアル番号０７／５０４，７６９、発明の名称「フ
レキシブル高密度接続構造およびフレキシブルに接続さ
れたシステム」、発明者Ｃ．Ｗ．　Ｅｉｃｈｅｌｂｅｒ
ｇｅｒ　その他。上記の出願の各々はそのまま引用され
て、この明細書に挿入される。
【０００３】ゼネラルエレクトリック社によって開発さ
れた高密度接続（ＨＤＩ）構造または高密度接続システ
ムは電子システムのコンパクトな組立てに多くの利点を
提供する。例えば、３０乃至５０のチップを含むマイク
ロコンピュータのような電子システムは長さ２インチ、
幅２インチ、厚さ０．０５０インチの単一の基板上に、
完全に組立てられ相互に接続される。さらに重要なこと
は、この接続構造は、システム内に組込まれている正常
な機能要素を損傷する何らかの危懼なしに機能要素の修
繕や交換のために分解し、次に再組立てすることができ
る。このことは、各々２，０００．００ドルもするチッ
プが５０も１つの基板上に単一のシステムとして組込ま
れるような場合には特に重要である。前記の修繕可能性
は、損傷した構成要素を交換するためにシステムを再加
工することが不可能であるか、または正常な構成要素を
損傷する実質的危懼をもつ従来の接続システムに勝る実
質的な進歩である。
【０００４】簡単に説明するならば、この高密度接続構
造においては、適当な面積と強度をもち、厚さは１００
ミル（１ミル＝１０００分の１インチ）程度あればよい
アルミナのようなセラミックの基板が全システム用に設
けられている。この面積は通常、２インチ平方より小さ
いけれど、それより大きくも小さくもすることができる
。種々のチップの位置がひとたび特定されると、適当な
深さをもつ個別の空所、または１つの大きな空所がそれ
ぞれのチップの所定の位置に設けられる。この作業は、
一様な厚さと所望の面積をもつ生地のままの基板から出
発して行なわれる。
【０００５】種々のチップやその他の要素を配置するこ
とが予定される空所を形成するために、在来の超音波ミ
リング加工（フライス削り加工）またはレーザーミリン
グ加工を使用することができる。チップの縁と縁とを相
接して配置することが望ましい多くのシステムに対して
は、単一の大きな空所で充分である。その大きな空所は
、半導体チップがほぼ一様な厚さをもつ場合には、通常
、一様な深さをもつ。特に厚い要素または特に薄い要素
が配置される場合には、空所の底は、その空所に対応す
る要素の上面が、他の要素の上面および当該空所の周囲
の基板の上面とほぼ同一平面上に位置するように、それ
ぞれ深くまたは浅く形成される。
【０００６】次に空所の底部には熱可塑性接着剤の層が
形成される。熱可塑性接着剤としては、ゼネラルエレク
トリック社から商標名ＵＬＴＥＭ６０００で市販されて
いるポリエーテルイミド樹脂が望ましい。次に種々の要
素が空所内の所望の位置に置かれ、全構造がＵＲＴＥＭ
ポリエーテルイミドの融点（２３５℃の近傍）以上の温
度３００℃まで加熱され、次に、冷却されて個々の要素
が基板に熱可塑的に結合する。その後、厚さがほぼ０．
０００５インチ乃至０．００３インチ（約１２．５ミク
ロン乃至７５ミクロン）のポリイミドフィルム（Ｅ．Ｉ
．デュポン　　ドヌモ社から市販されている商標Ｋａｐ
ｔｏｎポリイミドのフィルムでもよい）がリアクティブ
イオンエッチング（ＲＩＥ）によって粘着を促進するた
めに予備処理され、次に、基板とチップはＵＬＴＥＭ１
０００ポリエーテルイミド樹脂または他の熱可塑剤で被
覆され、そして前記Ｋａｐｔｏｎフィルムはチップと他
の要素と基板の上面を横切って積層される。このとき、
前記のＵＬＴＥＭ樹脂は、そのＫａｐｔｏｎフィルムを
適正な位置に維持するための熱可塑性接着剤として働く
。その次に、接続しようとする電子要素上の接点パッド
と位置合わせされて前記Ｋａｐｔｏｎ層およびＵＬＴＥ
Ｍ層にスルーホールが設けられる（レーザ穿孔によるの
が望ましい）。Ｋａｐｔｏｎ層上に蒸着されている金属
被覆層が前記スルーホール中に延び、その下に位置する
接点パッドと電気的に接続する。この金属被覆層は、蒸
着の過程で個別の導体を形成するようにパターン形成さ
れてもよいし、連続的な層として蒸着された後にフォト
レジストを使用し、エッチングを行なってパターン形成
されることもできる。処理の最後に正確に配列された導
体パターンを得るために、フォトレジストはレーザを用
いて露光されるのが望ましい。あるいはまた、マスクを
通しての露光が用いられてもよい。
【０００７】さらに付加される絶縁層と金属被服層は、
チップ間の所望の電気的接続のすべてを行なうために必
要とされるように形成される。個別の電子要素やそれら
の接点パッドの誤配置は適応性のあるレーザリソグラフ
ィシステムによって補償される。そのようなシステムは
以下に列挙されている特許および出願のいくいつかの主
題である。
【０００８】この高密度接続構造は多くの利点を提供す
る。これらの利点のうちには、現在、市販されているこ
の種の電子システムのうちで最も軽くかつ、最小体積の
パッケージングが含まれる。
【０００９】この高密度接続構造のもう１つの、そして
恐らくもっと重要な利点は、この高密度接続構造を用い
るシステムを設計し製作するために必要な時間が短いこ
とである。従来技術の方法においては各々の半導体チッ
プを予めパッケージングし、種々にパッケージングされ
たチップを相互に接続する多層回路板を設計し、等々の
作業が必要である。多層回路板は高価であって、それを
製作するための実質的リードタイムを必要とする。それ
とは対照的にＨＤＩシステム用として特別に予め製作さ
れなければならないものは個々の半導体チップが搭載さ
れる基板である。この基板は、種々のチップと基板とが
相互に連結された構造の表面が１つの平面内にあるよう
に半導体チップが配置されるための適当な空所を基板が
その中にもっているという要件以外には、標準の在庫品
目である。ＨＤＩ法においては必要な空所は、焼成済み
のセラミック基板に、在来のミリング加工またはレーザ
ミリング加工によって形成されることができる。このミ
リング加工は直接的でかなり迅速であって、ひとたび基
板に対する所望の配置が設定されると、それに対応する
基板の実体はわずか１日で、また、大量生産に先立って
行なわれる設計の確認のための研究システムまたはプロ
トタイプシステム向きの小量の場合には、通常は４時間
で半導体チップを搭載する準備を整えることができる。
【００１０】この高密度接続構造と、該構造の製造方法
および製造装置は、以下に示す文献に開示されている。
【００１１】（１）アイケルベルガーらの「マルチチッ
プ集積回路のパッケージング形状と方法」と題された米
国特許第４，７８３，６９５号明細書 （２）アイケルベルガーらの「高密度接続を得るのに適
したリソグラフィ・システム」と題された米国特許第４
，８３５，７０４号明細書 （３）アイケルベルガーらの「複合電子回路チップのパ
ッケージング用のポリマー誘電体におけるスルーホール
形成方法」と題された米国特許第４，７１４，５１６号
明細書 （４）ヴォナロウスキィらの「新規なレジストのエキシ
マレーザ・パターニング」と題された米国特許第４，７
８０，１７７号明細書 （５）ヴォナロウスキィらの「基板に接着された素子を
取除く方法および装置」と題された、１９８９年９月２
７日に出願された米国特許出願番号第２４９，９２７号
明細書 （６）アイケルベルガーらの「ポリマー材におけるスル
ーホール形成用のレーザービーム・スキャニング方法」
と題された、１９８９年２月１４日に出願された米国特
許出願番号第３１０，１４９号明細書 （７）ヴォナロウスキィらの「高密度接続熱可塑性型付
加材および溶解性型付加工程」と題された、１９８９年
２月２１日に出願された米国特許出願番号第３１２，７
９８号明細書 （８）アイケルベルガーらの「高密度接続回路の簡易修
理方法」と題された、１９８８年１２月１２日に出願さ
れた米国特許出願番号第２８３，０９５号明細書（９）
コールらの「製造方法および集積回路テスト構造」と題
された、１９８９年２月３日に出願された米国特許出願
番号第３０５，３１４号明細書（１０）アイケルベルガ
ーらの「高容積効率を有する高密度接続」と題された、
１９８８年９月２７日に出願された米国特許出願番号第
２５０，０１０号明細書（１１）ヴォナロウスキィらの
「高密度接続された組立て部品に用いられる型付加方法
」と題された、１９８９年３月２８日に出願された米国
特許出願番号第３２９，４７８号明細書 （１２）コールらの「レーザ接続工程」と題された、１
９８８年１０月４日に出願された米国特許出願番号２５
３，０２０号明細書 （１３）アイケルベルガーらの「除去可能な上部層を用
いた電子回路および集積回路チップのテスト方法および
形状」と題された、１９８８年８月５日に出願された米
国特許出願番号第２３０，６５４号明細書（１４）リウ
らの「集積回路デバイスに使用される金属パターンのダ
イレクト・デポジション」と題された、１９８８年８月
８日に出願された米国特許出願番号第２３３，９６５号
明細書 （１５）リウらの「活性体の紫外線レーザ除去による電
極層フォトパターニング方法」と題された、１９８８年
８月２３日に出願された米国特許出願番号第２３７，６
３８号明細書 （１６）リウらの「集積回路デバイスに使用される難溶
解性金属配線の直接描画」と題された、１９８８年８月
２５日に出願された米国特許出願番号第２３７，６８５
号明細書 （１７）　　アイケルベルガーらの「ポリマー・フィル
ム上部層を用いた集積回路のパッケージング方法および
装置」と題された、１９８８年８月３０日に出願された
米国特許出願番号第２４０，３６７号明細書（１８）コ
ールらの「電子パッケージング用のシロキサン・ポリイ
ミド加工方法」と題された。１９８９年４月２４日に出
願された米国特許出願番号第３４２、１５３号明細書 （１９）リウらの「導電性基板および非導電性基板上へ
の選択的電解デポジション」と題された、１９８８年１
２月２７日に出願された米国特許出願番号第２８９，９
４４号明細書 （２０）ヴォナロウスキィらの「接着可能な積層物を形
成するための熱硬化性フィルムを熱可塑性材料に接着す
る方法」と題された、１９８９年２月１７日に出願され
た米国特許出願番号第３１２，５３６号明細書（２１）
アイケルベルガーらの「迅速なカスタム設計用および特
有のテスト性能用の集積回路のパッケージング形状」と
題された、１９８９年６月８日に出願された米国特許出
願番号第３６３，６４６号明細書（２２）コールらの「
面選択的電極形成工程」と題された、１９９０年１月２
日に出願された米国特許出願番号第０７／４５９，８４
４号明細書 （２３）ホーラーらの「高密度接続構造におけるトレラ
ンスおよびチップ位置決めの適応リソグラフィ調節」と
題された、１９８９年６月５日に出願された米国特許出
願番号第３６１，６２３号明細書 （２４）ホーラーらの「ローカル・オリエンテーション
の特別なルーチン・システム」と題された、１９８９年
１２月２６日に出願された米国特許出願番号第０７／４
５７，０２３号明細書 （２５）コールらの「レーザ除去可能なポリマー誘電体
および方法」と題された、１９８９年１２月２６日に出
願された米国特許出願番号第４５６，４２１号明細書（
２６）コルンルンプフらの「密閉高密度接続された電子
システム」と題された、１９８９年１２月２１日に出願
された米国特許出願番号第４５４，５４６号明細書（２
７）コールらの「高性能蛍光ポリマーおよびそれらを用
いた接続構造」と題された、１９８９年１２月２６日に
出願された米国特許出願番号第０７／４５７，１２７号
明細書 （２８）アイケルベルガーらの「エポキシ／ポリイミド
・コポリマー・ブレンド誘電体およびそれを具体化する
積層回路」と題された、１９８９年１２月２１日に出願
された米国特許出願番号第４５４，５４５号明細書（２
９）コルンルンプフらの「マイクロ波モジュールへのビ
ルディング・ブロック・アプローチ」と題された、１９
９０年４月５日に出願された米国特許出願番号第０７／
５０４，７６０号明細書 （３０）コルンルンプフらの「高密度接続マイクロ波回
路の組立て」と題された、１９９０年４月５日に出願さ
れた米国特許出願番号第０７／５０４，８２１号明細書
（３１）スミスらの「高密度電気接続を有する超音波ア
レイ」と題された、１９９０年４月５日に出願された、
米国特許出願番号第０７／５０４，７５０号明細書（３
２）コルンルンプフらの「マイクロ波素子テスト方法お
よび装置」と題された、１９９０年４月５日に出願され
た米国特許出願番号第０７／５０４，８０３号明細書 （３３）コルンルンプフらの「高密度接続されたマイク
ロ波システム」と題された、１９９０年４月５日に出願
された米国特許出願番号第０７／５０４，７５３号明細
書 （３４）アイケルベルガーらの「フレキシブルな高密度
接続構造およびフレキシブルに接続されたシステム」と
題された、１９９０年４月５日に出願された米国特許出
願番号第０７／５０４，７６９号明細書（３５）コルン
ルンプフらの「小型で熱効率のよい焦平面アレイとその
テスティングおよび修理」と題された、１９９０年４月
５日に出願された米国特許出願番号第０７／５０４，７
５１号明細書 （３６）ヴォナロウスキィらの「最上部に装着された素
子を有する高密度接続構造」と題された、１９９０年４
月５日に出願された米国特許出願番号第０７／５０４．
７４９号明細書 （３７）ヴォナロウスキィらの「チャンバを含む高密度
接続構造」と題された、１９９０年４月５日に出願され
た米国特許出願番号第０７／５０４，７７０号明細書（
３８）コルンルンプフらの「調整された動作特性を有す
るマイクロ波素子および調整方法」と題された、１９９
０年４月５日に出願された米国特許出願番号第０７／５
０４，７４８号明細書上記した各特許および各特許出願
は、引用文献によってここに挙げてある。
【００１２】上記（１０）に示した「高容積効率を有す
る高密度接続」と題された関連米国特許出願番号第２５
０，０１０号明細書は、より複雑なシステムを構成する
ために、複数の高密度接続構造を積み重ねるいくつかの
技術を開示する。その一実施例においては、ラップアラ
ウンドコンタクトが、そのシステムの製造開始に先だっ
て基板の各エッジに沿って設けられる。その後、各チッ
プは基板上に装着されまた、基板の高密度接続構造は、
基板上のラップアラウンドコンタクトへの適当な接続を
含めて製造される。同じ大きさのこの種の基板が複数枚
積み重ねられて、積層物として固定される。そして、種
々の基板を接続するために、高密度接続構造がこの積層
物の一側面あるいは複数の側面に形成される。長方形の
積層物の各側面に沿って接続が必要な場合には、積層物
の各側面に１つずつ、４つの別個の高密度接続構造が形
成されなければならない。これは有効ではあるが、好ま
しくない複雑な工程であり、さらに、積層物の個々の基
板が、積層物の側面に形成される高密度接続構造によっ
て外部の熱シンクから熱的に絶縁されるという欠点があ
る。
【００１３】上記（１０）に示した特許出願における他
の実施例では、大きさが少しずつ小さくなる複数の基板
が、高密度接続構造にしたがって製造され、高密度接続
構造の上面にコンタクト・パッドが設けられる。そして
、これらの基板はピラミッドを形成するように積み重ね
られ、接着される。これらの基板のコンタクト・パッド
間の接続は、ワイヤ接続により行なわれる。この技術は
有効ではあるが、大きさが少しずつ小さくなる複数の基
板を用いるため、積層物の最上部の基板に装着できるチ
ップの数が、積層物の下部の基板に装着できるチップの
数よりも実質的に少なくなるという欠点がある。この構
造の他の欠点は、信頼性の低い接続形式であるワイヤ接
続を用いていること、したがって、高密度接続構造自体
がこのような３次元構造の信頼性を制限する特徴となる
ことである。
【００１４】上記（１０）に示した特許出願は、基板を
有しない、したがって、フレキシブルな高密度接続構造
を開示する。上記（３４）に示した「フレキシブルな高
密度接続構造およびフレキシブルに接続されたシステム
」と題された関連米国特許出願番号第０７／５０４，７
６９号明細書は、種々のフレキシブルな高密度接続構造
を開示する。
【００１５】上記（２６）に示した「密閉高密度接続さ
れた電子システム」と題された関連米国特許出願番号第
４５４，５４６号明細書は、密閉された構造を得るため
、密閉したフィードスルーを高密度接続構造の基板に有
するものを開示している。
【００１６】高密度接続構造においては、種々のシステ
ムの要求およびニーズを満たすために、密度の向上、加
工上の適応性の向上および構造上の多様性の向上をさら
に図る必要がある。
【００１７】
【発明が解決しようとする課題】したがって、本発明の
第１の目的は、基板の両側にマウントされた電子部品を
有する高密度接続構造を提供することである。
【００１８】本発明のさらに他の目的は、高密度接続構
造基板の相対する側の回路の間における直接接続を提供
することである。
【００１９】本発明のさらに他の目的は、より高密度な
３次元の高密度接続構造を提供することである。
【００２０】本発明のさらに他の目的は、ワイヤ結合が
自由で、外部に適用できる高密度接続構造の３次元スタ
ックを提供することである。
【００２１】本発明のさらに他の目的は、積層された高
密度接続構造における、個々の高密度接続構造の厚みを
最小限とすることである。
【００２２】本発明のさらに他の目的は、単一基板の上
にその基板の１つの主面の面積以上のシリコンの面積を
含むことの可能な高密度接続構造を提供することである
。
【００２３】本発明のさらに他の目的は、密閉囲いの部
分を形成する高密度接続構造それ自身によって密封され
た１つの高密度接続構造のスタックよりなるシステムを
提供することである。
【００２４】本発明のさらに他の目的は、高密度接続構
造のスタックの面積内の任意の所望の位置において基板
から基板への接続を提供することである。
【００２５】本発明のさらに他の目的は、３次元高密度
接続構造基板の組立てに関係する工程ステップの数を減
少させることである。
【００２６】
【課題を解決するための手段】図面を含んで全明細書か
ら明白となるであろう上述した、および他の目的は、本
発明の一実施態様にしたがって、高密度接続構造の基板
の中にフィードスルー導体を備え、基板の両側にチップ
を配置し、個々の高密度接続構造の基板の両側のチップ
を基板の中のフィードスルー導体を通じてか、あるいは
ラップアラウンド導体によって接続されている２つの高
密度接続構造に接続することによって達成されている。
【００２７】このタイプの高密度接続構造基板は、テス
ト後に、異なる基板の隣り合う面で導体を接続するため
の手段をスタックの中に含むことによって、３次元構造
を提供するように積層することができる。この接続のた
めの手段は、好ましくは両基板の周囲境界の内側に配置
される。代わりに、その中にフィードスルー導体をもち
、しかしながらその一表面にのみ高密度接続構造のある
基板が、同様な方法によって積層されてもよい。
【００２８】代わりの実施態様によれば、このタイプの
スタックは、他の基板よりも大きいベース基板を使用し
、それに周囲密封リングを備えることによって、密封構
造とすることができる。構造が積層されテストされた後
、密封カップまたは密封囲いの他の適当な残りの部分が
、スタックの全ての電子構成要素を単一の囲い（この構
造のベース基板は電子構成要素をその内向きの表面にの
み持っている）内に密封するために密封リングに接合す
ることができる。他方、ベース基板は両表面上の密封リ
ングに沿って両表面上に電子構成要素の持ってもよく、
また、２つの隔離した密閉カップは、ベース基板の各側
に１つずつある２つの隔離したサブスタックを密封する
ために使うこともできる。
【００２９】一方、密封は、スタックの中にスタックに
向かう側のみに電子構成部品を持った頂部と底部の基板
を含み、スタックのテストの後に、金属板または他の適
当な構造をスタックの側面において基板が露出している
端部に接合することによって、スタックの側壁を密封す
ることにより行なうこともできる。
【００３０】他の実施態様において、電子チップは基板
の中の開口部に、その接触面を実質的に基板の１つの主
面の平面内に、また、その背面を実質的に基板の他の主
面の平面内に配設され、それによって各高密度接続構造
基板は厚さを最小のものとしている。これらのフレーム
基板は好ましくはフィードスルー導体を含み、上述した
ようには密封されないスタックを形成するように積層す
ることができ、およびまたは密封スタックの中の内部基
板として使用することができる。
【００３１】
【実施例】本発明に関する主題事項は、明細書の特許請
求の範囲において特に指摘されかつ明白に主張されてい
る。しかしながら本発明は、機構および実施方法の両者
に関してさらにその目的とその利点とともに、以下の添
附図面に関連した次の記載を参照すれば最もよく理解さ
れるであろう。
【００３２】図１には、本発明による両側高密度接続構
造１０が断面図で描かれている。構造１０は、頂面１３
Ｔと底面１３Ｂとを有する基板１２からなる。基板１２
は、好ましくはアルミナやその他のセラミック材料であ
る。基板１２の頂面１３Ｔは、複数の電子チップ２６が
配置される空所１４を有する。各チップ２６は、それぞ
れの上面すなわち接触面に配置されたコンタクトパッド
２８を有する。これら各チップは熱可塑性重合体接着剤
層２５によって基板に固定され、この熱可塑性重合体接
着剤層２５は、好ましくは、ゼネラル・エレクトリック
・カンパニーから入手できるポリエーテルイミド樹脂Ｕ
ＬＴＥＭ（登録商標）である。基板１２の下面１３Ｂに
ある同様の空所１６は、そこに配置された複数のチップ
３６を有する。これら各チップは、コンタクトパッド３
８を有する。チップ３６は、熱可塑性接着剤３５の薄い
層によって基板１２に接着されている。基板１２の正面
と背面との間に形成される接続を可能とする複数の好ま
しくは密封構成のフィードスルーが、基板１２を垂直方
向に貫通して延びるようになっている。ここで密封構成
のフィードスルーとは、基板を貫通して延びる導体であ
って気密に基板に封入されているもののことであり、気
密であることにより、基板の一方の側にある物体を包含
する部材が基板内に密封して封入されている場合に、前
記基板の一方の側にある物体が基板の他方の側にある全
ての汚染物から隔離されることが可能となる。高密度接
続構造４０が基板１２の上面１３Ｔに配置されている。 構造４０は、基板の上面１３Ｔとチップの接触面とに接
着された重合体誘電体層４２からなる。誘電体層４２に
は、複数のスルーホール４３が、チップ２６のコンタク
トパッドとフィードスルー導体１８とそしてもしあれば
基板上に配置された他の導体１７とに位置合わせされて
、配置されている。導体パターン４４が誘電体層４２の
上面に配置されており、所望に応じて、その個々の導体
がその導体とコンタクトパッド２８、貫通接続導体１８
あるいは表面導体１７との電気的接続を形成するように
選択されたフィードスルー内に延びている。
【００３３】同様の高密度接続構造５０が基板１２の下
面１３Ｂに配置され、この高密度接続構造５０は、チッ
プと基板の下面１３Ｂとに接着された誘電体層５２を含
み、誘電体層５２はその中にあるスルーホール５３と、
コンタクトパッドとフィードスルーとのうちの選択され
たものと相互接続をする導体パターン５４とを有する。 基板１２の周囲において、個別の密封リング１９が基板
１２の上面と下面とに配置されている。望むならば、密
封リング１９が相互に連続するように、密封リング材料
が基板の周囲の縁を越えてさらに延びるようにしてもよ
い。
【００３４】図１に示された構造は、図２において平面
図で表され、図２では線１−１で示されたものが、図１
の断面線となる。図２の平面図において、作成すべきシ
ステムに適することができるように、異なる大きさのチ
ップがこの構造内に組込まれることができることが見て
取れるであろう。さらに、空所１４は図２においては矩
形であるように示されているが、システムに含まれるチ
ップとその所望の相対的位置関係とに適している配置で
あれば、どのような配置もとり得ることが理解されるで
あろう。図２には単一の空所１４が図示されているが、
その代わりに、１個のチップを含むものから多数のチッ
プを含むものまで変化し得る分離した複数の空所を使用
してもよいことが認識されるであろう。
【００３５】フィードスルー導体１８は、基板が形成さ
れる未焼成の半加工品に穴をあけ、セラミックの焼成温
度に耐える適当な導電性組成物でもってこれらの穴を充
填することによって、基板製造工程の一部分として、セ
ラミック基板中に形成することができる。しかしながら
、このような工程は好ましくない。これはいくつかの理
由による。第１に、セラミックの分野でよく知られてい
るように、未焼成のセラミックスリップは、焼成中にか
なりの収縮を受けやすく、その結果として、指定された
正確な場所にフィードスルーが位置することができなく
なるであろう。第２に、アルミナ基板の招請に耐え得る
導電性組成物は限られており、それらの焼成温度に耐え
られない一群の金属より通常大きい抵抗率を有する。 この理由のために、フィードスルー導体１８のための穴
を形成するのに先だって、基板半加工品を焼成するのが
好ましい。フィードスルー導体１８のための穴は、レー
ザ穴開けや基板に穴を形成するための他の高精度の技術
を使用することによって、正確に位置させることができ
る。その後、穴は、好ましくは、焼成と同時に形成され
る典型的なフィードスルーに比べて実質的に大きい伝導
率を有する導電性金属組成物で充填される。米国、９３
０１０　　カリフォルニア州、カマリロ市、コンスティ
テューション　　アヴェニュー　　５４７−Ｄ所在のマ
イクロ−サブストレート社は、基板のこのような穴を充
填するサービスを提供している。発明者らは、２インチ
四方の基板であって、四方に縁からほぼ１０ミル（２．
５４ｍｍ）のところに、四方に各辺に沿ったフィードス
ルーの穴の互い違いの２列を有し、直径１５ミル（０．
３８１ｍｍ）であって４０ミル（１．０１６ｍｍ）の中
心間隔で配置された合計３４８個のフィードスルーのた
めの穴を有する基板を入手した。このような基板の大多
数は、入手した段階で密封構造である。入手した段階で
密封構造でないものについては、フィードスルーの上に
追加の金属を電着することによって、それらが密封構造
になることがわかった。この追加層の典型的厚さは５μ
ｍである。
【００３６】もちろん、密閉構造を必要としない場合は
、非セラミック基板を用いてもよく、非密閉のフィード
スルーと同様に使用してよい。
【００３７】焼成工程中に形成されたフィードスルーと
既焼成の基板中の穴に充填法によって後から作られたフ
ィードスルーとの相違点の１つは、フィードスルー導体
の構成の相違で、焼成中に形成された場合は、乾燥およ
び焼成工程の期間中での相互拡散の結果によるセラミッ
クとフィードスルー導体間の境界拡散層が存在するのに
対して、後者の場合は、フィードスルー導体材とセラミ
ックとの間に画然とした境界が存在する。図３において
、２つのセグメント１０からなるスタック６０の断面図
が示されている。２つのセグメント１０は、その一方の
上に他方が積み重ねられ、両者間に、下側の基板１２の
上面にある所定の導体と、上側の基板１２の下面にある
別の所定の導体との間を接続する導電性のバンプ６２が
配設されている。下側の基板１２は、さらに、その導体
４４を上の基板１２の下面に露出したいずれかの導体５
４から確実に絶縁するために、上部の高密度接続構造４
０に含まれる追加誘電体層４６を有する。もし所望であ
れば、同様の誘電体層を上の基板の下面上にも設けて、
思いがけない誤接続を防止する手段を２重にしてもよい
。導電バンプ６２は、多様な形態をとってもよい。 これらのバンプは、使用するはんだが溶融・再固化する
温度にまで基板の温度を上げることによって、双方の基
板に接合されるはんだのバンプでよい。はんだは誘電体
層をぬらさないので、導電バンプ６２がはんだよりなる
このような場合には、誘電体層４６がはんだフローの防
止の作用をし、したがって、バンプ６２の寸法が小さく
、しかもこれらの小さなはんだバンプが溶けたときの表
面張力が大きいので、通常の環境下においては、誘電体
層４６の上面にはんだフローは生じない。別の手段とし
て、導電バンプ６２は、銀片のような導電性材料が詰め
込まれたＲＴＶであってもよい。または、シンチコネク
タ社から入手可能な「ファズボタン」であってもよい。 さらに、その代わりに直径の小さな金属球でもよい。
【００３８】導電バンプ６２がファズボールの場合には
、これらを所定の位置に配置した後、基板をこすること
によってファズボールが両方の基板に熱圧着される。 あるいは、ファズボールが接合されないまま残り、個々
の基板をファズボールと密接に接触させるためにスタッ
クに圧力を加えることによって、構造体の接触を密接に
保持してもよい。他の導電バンプ６２の構成にも同様の
技術が適用できる。
【００３９】図４は、そのようなスタックのための代案
の形状６０’の断面図である。このスタックにおいては
、上部セグメント１０’が下部セグメント１０よりも小
さな断面を有する。このことは、下部基板１２の上面に
シールリング１９がふさがれずに残ることを意味する。 シールフレーム６４がこのシールリング上に配置されて
、熱圧着またははんだフローなどの適切な技術によって
シールリングに接合される。図示の実施例では、別個の
蓋ないしカバー６６がフレーム６４の上に密封されて、
上部セグメント１０’と下部ないしは基底の基板１２の
上面とを気密に密閉する。
【００４０】もし、基底セグメントの基板１２の下面上
の電子構成要素をも含めて密封しようとするのであれば
、図５に示すように、基底セグメントの基板１２の下側
のシールリング１９に、同様のフレーム６４’と蓋６６
’とを接合することによって達成できる。所望であれば
、１個以上のセグメント１０’を基底部の密封室に密閉
することができる。
【００４１】さらに他の代案として、基底部の基板を片
面のみの基板とし、下側の面には電子構成要素を搭載し
ないようにすることもできる。フィードスルー１８は、
図６に示すように、パッケージ６０”を回路盤またはソ
ケットに組込むための外部ピン６８に接続される。この
作業は、高密度接続構造の組立ての前か後ろのいずれで
も可能である。高密度接続構造の組立ての前に設けられ
たピン６８は、基板中の穴を埋めた金属の一体化構成部
分である。
【００４２】図４と図５中の各密閉室内に示されたのは
、いずれも単一の基板であるが、いかなる所望数の基板
でもその内に組込むことができることは理解されよう。 同様に、もし要求があれば、このような密閉室内により
小さな基板からなる２つ以上のスタックを収容すること
ができる。
【００４３】さらに別の構成においては、図４または５
に示したのと同様なスタック、ただし高密度接続構造が
両側構成ではなく片側構成であるスタックによって形成
される。
【００４４】図７は、１つのスタックの一部を示す断面
図で、全ての基板は同一断面形状を有し、金属片７２を
スタックの側部に、基板上の金属端縁部１１に接合する
はんだ７４により接合して、密封構成とされている。こ
れと異なった接合技術が用いられても差し支えない。
【００４５】本発明にしたがう高密度接続構造のいま１
つの代案の形状１００を図８に示す。この構造１００は
片側のみであり、基板１１２はチップ１２６と同等の厚
さに過ぎず、その結果チップ１２６は図１の形態におけ
る空所というよりは基板１１２のあき間１１４内に配置
されていることを除いて構造１０に類似している。この
構造は、図２に認められる開口１４がこの形状において
は空所というよりはあき間であるという理解のもとに、
図２のような平面図に見られる。集積されるべきシステ
ムおよびその他の考慮に適合するように、単一の大きな
開口よりも多数の独立した開口を設けることもできよう
。高密度接続構造１００は構造１０について述べたのと
同様に、フィードスルーの下端に直接接触する接点バン
プを用いて積み重ねることができる。このような積み重
ねによれば、各構造１００はそれが接続するチップの厚
さにその高密度接続構造を加えたものと等しい厚さを有
するので、最小の厚さを有する３次元のスタックができ
る。典型的にはチップの厚さは１５ミルまたは２０ミル
であるのに対して基板の厚さは典型的には２５ミルない
し５０ミルである。２金属層レベルの高密度接続構造の
典型的な厚さは、１．５ミルないし４ミルである。これ
より全体の厚さは、１５ミルのチップの場合に約１９ミ
ル以下となり、これは２５ミルないし５０ミルの厚さの
基板を用いる高密度接続構造の厚さより実質的に小さい
。図１の両側構造１０は片側全基板構造によってもたら
される密度を向上させる。フレーム基板１１２を用いる
構造１００は、さらに、図１において空所１４および１
６の間に配置された基板部分の厚さを除外できるという
利点を生じる。
【００４６】高密度接続構造１００は他の応用について
も附加的利点を提供する。基板１００は構造全般に剛性
を与える。しかし、チップが基板中の空所に配置される
システムと異なり、チップの裏面は直接露出されており
中間材料や境界層を介在させることなく液状あるいはガ
ス状冷却剤により冷却することができる。このようにし
て、この構造は関連する出願第２５０，０１０号「高容
積効率を有する高密度接続」および第０７／５０４，７
６９号「可撓性高密度接続構造および可撓性接続システ
ム」において開示された無基板構造と類似している。
【００４７】基板の周辺部で多区分高密度接続構造の異
なる区分間に接続を導入することは多くの利点を生じる
。先ず第一にフィードスルー導体１８の位置と並べ方を
正確に予め決定することができる。第２の基板の縁にお
けるラップアラウンド導体が不用になる。第３に、１列
を超えるフィードスルーの列を設けることができるので
、ラップアラウンド導体によるよりもより多数のフィー
ドスルーを単一基板を通して実現することができる。 第４に、スタック中の基板の縁が、高密度接続構造がそ
の縁面上に形成されるべき場所で望まれるほどの平坦面
を形成する必要はないので、基板の寸法の許容誤差をゆ
るくすることができる。第５に、３次元スタックの外部
表面上に高密度接続構造を形成する必要はなく、その結
果個々の基板はスタックの端まで直接に延びることが許
され、それにより、スタックがかなりの電力を消費する
ことが期待され、したがって熱を放散する必要があると
きに、熱シンクを基板の縁に取り付けることができる。 この目的のため、熱シンク自体あるいは中間金属部材に
溶接できるよう基板の垂直縁を金属化することが望まし
いであろう。
【００４８】図２において、各フィードスルー１８は同
じ寸法で示されているが、もし望ましいときは一部のフ
ィードスルー導体はより大きくすることができると理解
しなければならない。電力と接地のフィードスルー導体
は信号用フィードスルー導体に比し比較的大電流を通す
ので、このような寸法拡大が特に適切である。
【００４９】スタックの種々の基板へのフィードスルー
導体１８による電源および接地の接続を行なう代わりに
、縁部に沿って設置された導体すなわちラップアラウン
ド導体２１８が図９のスタック２６０に示す基板２１２
の縁に設けられている。一部あるいは全てのラップアル
ンド導体２１８が、区分内において電源および接地の端
子として接続され得る。そこで、電源および接地用ラッ
プアラウンド導体は全ての基板を確実に同一の電圧で動
作させるため、大容量電源バス２８２および接地バス２
８４に直結される。このことは電源と接地の双方の導体
を、図示のようにスタックの異なる縁ではなくスタック
の同一の縁に配置することによって行なわれる。もし望
むならば、いくつかの信号の接続も同様に行なうことが
できる。このような形状では、３次元スタック全体は信
号用導体が本出願で開示された方法で設けられ、電源お
よび接地用導体が出願第２５０，０１０号で開示された
ものと類似の方法で設けられている。
【００５０】本発明はここではある実施例にしたがって
詳細に述べてあるが、多くの代案、変更が当業者によっ
て行なわれよう。したがって本発明の精神と範囲に包含
されるような全てのこのような代案および変更案は、本
願の特許請求の範囲によってカバーされるものと意図し
ている。
【図面の簡単な説明】
【図１】本発明の両側高密度接続構造の断面図である。
【図２】図１の構造の平面図である。
【図３】複数個の図１の構造によって形成された３次元
構造の断面図である。
【図４】全体のスタックのための密封囲いの一部分とし
て、スタックの高密度接続構造の１つを含むために適合
する、図３の構造の変形を図示している。
【図５】密封囲いが２つの隔離した密封チャンバーを含
んでいる図４の構造に対する他の構成を示す断面図であ
る。
【図６】外部接触ピンを含む変形スタックの断面図であ
る。
【図７】囲いの部分としてスタックの基板を使用した密
封囲いの他の構成の部分断面図である。
【図８】電子構成要素が基板の中の空所よりは基板の中
の開口部に配置されている高密度接続構造の断面図であ
る。
【図９】電源と接地ブスがスタックの外側に沿って供給
されている３次元高密度接続構造の他の構成の一部分の
斜視図である。
【符号の説明】
１０　　　　両側高密度接続構造 １２　　　　基板 １３Ｔ　　　　頂面 １３Ｂ　　　　底面 １４，１６　　　　空所 １７　　　　表面導体 １８　　　　フィードスルー導体 １９　　　　密封リング ２５，３５　　　　（熱可塑性重合体）接着剤２６，３
６　　　　　　チップ ２８，３８　　　　接点パッド ４０，５０　　　　高密度接続構造 ４２，５２　　　　誘電体層 ４３，５３　　　　穴 ４４，５４　　　　導体パターン

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】　　第１および第２の主基板面と、自身の
    接触面上にそれぞれ接点用パッドを持つ多数の電子構成
    要素と、高密度接続構造とを有し、前記電子構成要素は
    それらの接触面が実質的に前記第１の主基板面の平面内
    に配設されており、前記高密度接続構造は前記構成要素
    の前記接触面および前記第１の主基板面に接合された誘
    電体層と、前記誘電体上または誘電体内部に配設された
    導体パターンとを含み、該導体パターンは前記電子構成
    要素の前記接点パッドに電気的に接続された導体を含ん
    でいるタイプの電子システムにおいて、それぞれが自身
    の接触面上に配設された第２の接点パッドを有し、該接
    触面が実質的に第２の主基板面の平面内に配設されてい
    る多数の第２の電子構成要素と、前記第２の電子構成要
    素と前記第２の主基板面とに接合された第２の誘電体層
    と、該誘電体層上または誘電体層内部に配設された第２
    の導体パターンとを含み、該第２の導体パターンは前記
    第２の電子構成要素を電気的に接続するために前記第２
    の接点パッドに電気的に接続された導体を含んでいる第
    ２の高密度接続構造と、を有することを特徴とする電子
    システム。
  2. 【請求項２】　　前記基板を貫通して延び、それぞれに
    第１および第２の端部を持つ多数のフィードスルー導体
    と、該フィードスルー導体のうち選択された複数本の導
    体の第１の端部に電気的に接続された導体を含む前記導
    体パターンとをさらに含む請求項１記載の電子システム
    。
  3. 【請求項３】　　前記第２の導体パターンが、前記フィ
    ードスルー導体のうち第２の選択された複数本に抵抗接
    続された導体を含む請求項２記載の電子システム。
  4. 【請求項４】　　前記第１の主基板面が前記電子構成要
    素の１つが配設される空所を含み、前記フィードスルー
    導体の１本が該電子構成要素の背面と電気的に接触して
    前記空所の下部に配設される請求項２記載の電子システ
    ム。
  5. 【請求項５】　　前記電子システムは前記基板の一方の
    側の表面面積よりも広いチップの表面面積をその１個の
    基板上に含む請求項１記載の電子システム。
  6. 【請求項６】　　前記フィードスルー導体は前記基板中
    の穴に充填された金属よりなる請求項２記載の電子シス
    テム。
  7. 【請求項７】　　前記基板がセラミックであり、前記穴
    は前記セラミックの焼成温度には耐え得ない導電性合金
    を含む請求項６記載の電子システム。
  8. 【請求項８】　　第１および第２の主面を有する基板と
    、基板の前記第１の主面上に配設された多数の電子構成
    要素と、高密度接続構造とを有し、前記高密度接続構造
    は前記構成要素と前記基板の前記第１の主面とに接合さ
    れた誘電体層と、前記誘電体上または誘電体内部に配設
    された導体パターンとを含み、該導体パターンは前記電
    子構成要素の接点パッドに電気的に接続された導体を含
    んでいるタイプの電子システムにおいて、前記基板を貫
    通して延び、それぞれに第１および第２の端部を有し、
    １本が前記電子構成要素の下部に配設されて該電子構成
    要素の背面と電気的に接続している多数のフィードスル
    ー導体と、前記フィードスルー導体のうち選択された複
    数本の導体の前記第１の端部に電気的に接続された導体
    を含む前記導体パターンと、を有することを特徴とする
    電子システム。
  9. 【請求項９】　　多数の区分よりなる電子システムであ
    って、各区分は、周辺と第１および第２の主面とをそれ
    ぞれに有する第１および第２の側とを有する基板であっ
    て、多数のフィードスルー導体が該基板内を貫通して延
    びており、前記フィードスルー導体のそれぞれは前記基
    板の前記第１および第２の側とそれぞれに組合っている
    前記基板と、自身の接触面上に接点パッドを有し、該接
    触面が実質的に前記第１の主基板面の平面内に配設され
    ている電子構成要素と、前記電子構成要素と前記基板の
    前記第１の主面とに接合された高密度接続構造とよりな
    り、前記高密度接続構造は誘電体と該誘電体上または誘
    電体内部に配設された導体パターンとを含み、該導体パ
    ターンは前記電子構成要素の前記接点パッドに電気的に
    接続された導体と前記フィードスルー導体に電気的に接
    続された導体とを含んでおり、前記区分はスタック状に
    配列されており、該スタックは互いに異なり隣り合う前
    記区分の導体を隣接する区分同士の隣接面で互いに電気
    的に接続するための手段を有し、電気的接続のための該
    手段は前記隣接する両基板の周辺内に配設されている電
    子システム。
  10. 【請求項１０】　　前記フィードスルー導体の前記第１
    の端部は実質的に前記基板の第１の主面と同一面内に配
    設され、前記導体パターンは前記フィードスルー導体に
    、前記接点パッドに接続するのと実質的に同じ仕方で接
    続する請求項９記載の電子システム。
  11. 【請求項１１】　　隣接する区分の隣接面で、前記フィ
    ールドスルー導体の端部がそれぞれの組み合わされた主
    基板面と実質的に同一面内に配設されている請求項９記
    載の電子システム。
  12. 【請求項１２】　　前記スタックが、所定の寸法を持つ
    底部区分とより小さい寸法の基板を持つスタック区分と
    を有し、前記底部区分は自身の前記第１の主面上に密封
    リングを持ち、さらに、前記システムは前記密封リング
    に密閉された側壁を有し、このリングは前記スタックの
    基板を、前記底部区分の前記基板と前記側壁とよりなる
    囲い内に封じ込めるためのものである請求項９記載の電
    子システム。
  13. 【請求項１３】　　前記底部区分が、前記底部区分基板
    の第２の主面上に配設された第２の密封リングを含み、
    第２の側壁が、第２のスタック基板を前記底部基板と前
    記第２の側壁よりなる囲い内に封じ込めるための第２の
    密封リングに密閉されている請求項１２記載の電子シス
    テム。
  14. 【請求項１４】　　前記基板中の第１の基板が、その第
    ２の主面上に配設された第２の電子構成要素を有する請
    求項９記載の電子システム。
  15. 【請求項１５】　　前記第１の基板が、自身の前記第２
    の主面と前記第２の電子構成要素とに接合された第２の
    高密度接続構造を有する請求項１４記載の電子システム
    。
  16. 【請求項１６】　　直接に接続するための前記手段が、
    ファズボタンよりなる請求項９記載の電子システム。
  17. 【請求項１７】　　前記手段がはんだよりなる請求項９
    記載の電子システム。
  18. 【請求項１８】　　直接に接続するための前記手段が、
    導電性材料を含む重合体である請求項９記載の電子シス
    テム。
  19. 【請求項１９】　　前記システムの一部分が密閉した囲
    いの中に取り込まれており、前記区分の第１の区分の前
    記基板が前記密閉囲いの一部分を構成している請求項９
    記載の電子システム。
  20. 【請求項２０】　　前記第１の区分の基板が前記基板の
    他の区分のいくつかより大きく、前記第１の区分の前記
    基板は、前記密封囲いを完全なものとするために、上述
    した他の基板が配設されている囲いの残りの部分に密封
    されている請求項１９記載の電子システム。
  21. 【請求項２１】　　前記囲いが底部と天井壁と側壁とを
    有し、前記底部は前記スタックの基板よりなる請求項１
    ９記載の電子システム。
  22. 【請求項２２】　　前記側壁が、前記スタックの前記基
    板の端縁に接合された部材よりなる請求項２１記載の電
    子システム。
  23. 【請求項２３】　　周辺と第１および第２の主面と開口
    部とを有する基板と、それぞれが接触面および背面と該
    接触面上の接点パッドとを有し、また、それぞれが前記
    第１の主基板面と実質的に同一面内にそれぞれの接触面
    を揃えて、前記基板の開口部内に配設されている多数の
    電子構成要素と、前記電子構成要素の前記接触面と前記
    基板の前記第１の主面とに接合された高密度接続構造と
    よりなり、前記高密度接続構造は誘電体と該誘電体上ま
    たは誘電体内部に配設された導体パターンとを含み、該
    導体パターンは前記電子構成要素を前記電子システムに
    接続するために前記電子構成要素の前記接点パッドに電
    気的に接続された導体を含んでいる電子システム。
  24. 【請求項２４】　　前記電子構成要素のいくつかが、前
    記第２の主基板面と実質的に同一面内に配設された背面
    を有している請求項２３記載の電子システム。
  25. 【請求項２５】　　前記基板が、前記第１および第２の
    主面の間に延びる多数のフィードスルー導体を含み、前
    記導体パターンが前記フィドースルー導体に電気的に接
    続された導体を含んでいる請求項２３記載の電子システ
    ム。
  26. 【請求項２６】　　多数の区分よりなる電子システムで
    あって、各区分は、周辺と第１および第２の主面と開口
    部とを有する基板であって、多数のフィードスルー導体
    が該基板内を貫通して延びており、前記フィードスルー
    導体のそれぞれは第１および第２の端部を有している前
    記基板と、それぞれに接触面と背面と該接触面上の接点
    パッドとを有し、それぞれが前記第１の主基板面と実質
    的に同一面内にそれぞれの接触面を揃えて、前記基板の
    開口部内に配設されている多数の電子構成要素と、前記
    電子構成要素の前記接触面と前記基板の前記第１の主面
    とに接合された高密度接続構造とよりなり、前記高密度
    接続構造は誘電体と該誘電体上または誘電体内部に配設
    された導体パターンとを含み、該導体パターンは前記電
    子構成要素を前記システムに接続するために前記電子構
    成要素の前記接点パッドに電気的に接続された導体を含
    んでおり、前記区分はスタック状に配列されており、該
    スタックは互いに異なり隣り合う前記区分の導体を隣接
    する区分同士の隣接面で互いに電気的に接続するための
    手段を有し、電気的接続のための該手段は前記隣接する
    両基板の周辺内に配設されている電子システム。
JP3186986A 1990-07-02 1991-07-02 コンパクト型高密度接続構造 Withdrawn JPH04233264A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US548462 1990-07-02
US07/548,462 US5241456A (en) 1990-07-02 1990-07-02 Compact high density interconnect structure

Publications (1)

Publication Number Publication Date
JPH04233264A true JPH04233264A (ja) 1992-08-21

Family

ID=24188944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3186986A Withdrawn JPH04233264A (ja) 1990-07-02 1991-07-02 コンパクト型高密度接続構造

Country Status (3)

Country Link
US (1) US5241456A (ja)
EP (1) EP0465196A3 (ja)
JP (1) JPH04233264A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135713A (ja) * 2008-12-05 2010-06-17 Samsung Electro-Mechanics Co Ltd チップ内蔵印刷回路基板及びその製造方法

Families Citing this family (266)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2960560B2 (ja) 1991-02-28 1999-10-06 株式会社日立製作所 超小型電子機器
JP2501266B2 (ja) * 1991-11-15 1996-05-29 株式会社東芝 半導体モジュ―ル
JP2854757B2 (ja) * 1992-06-17 1999-02-03 三菱電機株式会社 半導体パワーモジュール
US5731633A (en) * 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
FR2706222B1 (fr) * 1993-06-08 1995-07-13 Alcatel Espace Assemblage haute densité, haute fiabilité de circuits intégrés et son procédé de réalisation.
JP3325351B2 (ja) * 1993-08-18 2002-09-17 株式会社東芝 半導体装置
US5373627A (en) * 1993-11-23 1994-12-20 Grebe; Kurt R. Method of forming multi-chip module with high density interconnections
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
AT402135B (de) * 1994-03-30 1997-02-25 Electrovac Schaltungsträger
JPH0845445A (ja) * 1994-04-29 1996-02-16 Texas Instr Inc <Ti> フラット・パネル・ディスプレイ装置及びその製造方法
US5573428A (en) * 1994-06-24 1996-11-12 Motorola, Inc. Hermetic electrical connector
US5925928A (en) * 1994-09-30 1999-07-20 Siemens Aktiengesellschaft Data carrier card, assembly of at least two data carrier cards and method of accessing at least one of the data carrier cards
US5495394A (en) * 1994-12-19 1996-02-27 At&T Global Information Solutions Company Three dimensional die packaging in multi-chip modules
US5542175A (en) * 1994-12-20 1996-08-06 International Business Machines Corporation Method of laminating and circuitizing substrates having openings therein
US5701233A (en) * 1995-01-23 1997-12-23 Irvine Sensors Corporation Stackable modules and multimodular assemblies
US5783870A (en) * 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
EP0735806B1 (en) * 1995-03-22 1997-09-10 Hitachi, Ltd. Package board
US5657537A (en) * 1995-05-30 1997-08-19 General Electric Company Method for fabricating a stack of two dimensional circuit modules
US5566448A (en) * 1995-06-06 1996-10-22 International Business Machines Corporation Method of construction for multi-tiered cavities used in laminate carriers
US5838060A (en) * 1995-12-12 1998-11-17 Comer; Alan E. Stacked assemblies of semiconductor packages containing programmable interconnect
US6147870A (en) * 1996-01-05 2000-11-14 Honeywell International Inc. Printed circuit assembly having locally enhanced wiring density
JPH09222372A (ja) * 1996-02-19 1997-08-26 Mitsubishi Electric Corp 半導体式センサ
JP2987101B2 (ja) * 1996-04-15 1999-12-06 株式会社ニッシン 半導体装置の接続方法並びに半導体装置の接続器
KR0179921B1 (ko) * 1996-05-17 1999-03-20 문정환 적측형 반도체 패키지
KR100232214B1 (ko) * 1996-06-19 1999-12-01 김영환 패키지 양면 실장형 피.씨.비 카드 및 그 제조방법
US5748452A (en) * 1996-07-23 1998-05-05 International Business Machines Corporation Multi-electronic device package
JPH1174396A (ja) * 1997-08-28 1999-03-16 Kyocera Corp 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
KR100280398B1 (ko) * 1997-09-12 2001-02-01 김영환 적층형 반도체 패키지 모듈의 제조 방법
FR2772516B1 (fr) * 1997-12-12 2003-07-04 Ela Medical Sa Circuit electronique, notamment pour un dispositif medical implantable actif tel qu'un stimulateur ou defibrillateur cardiaque, et son procede de realisation
US6118080A (en) * 1998-01-13 2000-09-12 Micron Technology, Inc. Z-axis electrical contact for microelectronic devices
JPH11214607A (ja) * 1998-01-22 1999-08-06 Oki Electric Ind Co Ltd 半導体装置
KR20010021782A (ko) * 1998-05-13 2001-03-15 롤페스 요하네스 게라투스 알베르투스 반도체 디바이스와 그 제조 방법
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
RU2190284C2 (ru) 1998-07-07 2002-09-27 Закрытое акционерное общество "Техно-ТМ" Двусторонний электронный прибор
US6239980B1 (en) * 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
US6111756A (en) * 1998-09-11 2000-08-29 Fujitsu Limited Universal multichip interconnect systems
US6160718A (en) * 1998-12-08 2000-12-12 Viking Components Multi-chip package with stacked chips and interconnect bumps
US6429386B2 (en) * 1998-12-30 2002-08-06 Ncr Corporation Imbedded die-scale interconnect for ultra-high speed digital communications
US6468638B2 (en) * 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
US6982478B2 (en) * 1999-03-26 2006-01-03 Oki Electric Industry Co., Ltd. Semiconductor device and method of fabricating the same
US6636334B2 (en) * 1999-03-26 2003-10-21 Oki Electric Industry Co., Ltd. Semiconductor device having high-density packaging thereof
JP3576030B2 (ja) * 1999-03-26 2004-10-13 沖電気工業株式会社 半導体装置及びその製造方法
DE19923523B4 (de) * 1999-05-21 2004-09-30 Infineon Technologies Ag Halbleitermodul mit übereinander angeordneten, untereinander verbundenen Halbleiterchips
US6243272B1 (en) * 1999-06-18 2001-06-05 Intel Corporation Method and apparatus for interconnecting multiple devices on a circuit board
US6377466B1 (en) * 2000-03-10 2002-04-23 Lucent Technologies Inc. Header, a method of manufacture thereof and an electronic device employing the same
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US7012811B1 (en) * 2000-05-10 2006-03-14 Micron Technology, Inc. Method of tuning a multi-path circuit
US7337522B2 (en) * 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
KR100897314B1 (ko) * 2001-03-14 2009-05-14 레가시 일렉트로닉스, 인크. 반도체 칩의 3차원 표면 실장 어레이를 갖는 회로 기판을 제조하기 위한 방법 및 장치
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
US6606247B2 (en) 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US7202555B2 (en) 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6724079B2 (en) * 2002-01-04 2004-04-20 Motorola, Inc. Wire bond-less electronic component for use with an external circuit and method of manufacture
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
US7214569B2 (en) * 2002-01-23 2007-05-08 Alien Technology Corporation Apparatus incorporating small-feature-size and large-feature-size components and method for making same
US6635970B2 (en) 2002-02-06 2003-10-21 International Business Machines Corporation Power distribution design method for stacked flip-chip packages
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
JP3940026B2 (ja) * 2002-05-23 2007-07-04 アルプス電気株式会社 電子回路ユニットの製造方法
US6710246B1 (en) * 2002-08-02 2004-03-23 National Semiconductor Corporation Apparatus and method of manufacturing a stackable package for a semiconductor device
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US8003513B2 (en) * 2002-09-27 2011-08-23 Medtronic Minimed, Inc. Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures
US20040061232A1 (en) * 2002-09-27 2004-04-01 Medtronic Minimed, Inc. Multilayer substrate
US6723585B1 (en) 2002-10-31 2004-04-20 National Semiconductor Corporation Leadless package
US7550842B2 (en) * 2002-12-12 2009-06-23 Formfactor, Inc. Integrated circuit assembly
US6781243B1 (en) * 2003-01-22 2004-08-24 National Semiconductor Corporation Leadless leadframe package substitute and stack package
US7275292B2 (en) 2003-03-07 2007-10-02 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Method for fabricating an acoustical resonator on a substrate
AU2003901146A0 (en) * 2003-03-12 2003-03-27 Cochlear Limited Feedthrough assembly
US7253735B2 (en) 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7019605B2 (en) 2003-10-30 2006-03-28 Larson Iii John D Stacked bulk acoustic resonator band-pass filter with controllable pass bandwidth
US7391285B2 (en) 2003-10-30 2008-06-24 Avago Technologies Wireless Ip Pte Ltd Film acoustically-coupled transformer
DE602004000851T2 (de) 2003-10-30 2007-05-16 Avago Technologies General Ip (Singapore) Pte. Ltd. Akustisch gekoppelter Dünnschicht-Transformator mit zwei piezoelektrischen Elementen, welche entgegengesetzte C-Axen Orientierung besitzten
US6946928B2 (en) 2003-10-30 2005-09-20 Agilent Technologies, Inc. Thin-film acoustically-coupled transformer
US7332985B2 (en) 2003-10-30 2008-02-19 Avago Technologies Wireless Ip (Singapore) Pte Ltd. Cavity-less film bulk acoustic resonator (FBAR) devices
US7018219B2 (en) * 2004-02-25 2006-03-28 Rosenau Steven A Interconnect structure and method for connecting buried signal lines to electrical devices
US7067910B2 (en) * 2004-04-13 2006-06-27 Sun Microsystems, Inc. Method and apparatus for using capacitively coupled communication within stacks of laminated chips
DE102004025684A1 (de) 2004-04-29 2005-11-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Ausbilden einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips
US20090115042A1 (en) * 2004-06-04 2009-05-07 Zycube Co., Ltd. Semiconductor device having three-dimensional stacked structure and method of fabricating the same
JP4317795B2 (ja) * 2004-07-12 2009-08-19 アルプス電気株式会社 電子部品の実装方法
US7615833B2 (en) 2004-07-13 2009-11-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator package and method of fabricating same
JP4285364B2 (ja) * 2004-08-20 2009-06-24 パナソニック株式会社 立体回路モジュールとこれを用いた携帯端末機器および立体回路モジュールの製造方法
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7446410B2 (en) 2004-09-03 2008-11-04 Entorian Technologies, Lp Circuit module with thermal casing systems
US7542297B2 (en) 2004-09-03 2009-06-02 Entorian Technologies, Lp Optimized mounting area circuit module system and method
US7606040B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Memory module system and method
US7606049B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Module thermal management system and method
US7511968B2 (en) 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method
US7324352B2 (en) 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7289327B2 (en) 2006-02-27 2007-10-30 Stakick Group L.P. Active cooling methods and apparatus for modules
US7468893B2 (en) 2004-09-03 2008-12-23 Entorian Technologies, Lp Thin module system and method
US20060050492A1 (en) 2004-09-03 2006-03-09 Staktek Group, L.P. Thin module system and method
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7579687B2 (en) 2004-09-03 2009-08-25 Entorian Technologies, Lp Circuit module turbulence enhancement systems and methods
US7606050B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Compact module system and method
US7616452B2 (en) 2004-09-03 2009-11-10 Entorian Technologies, Lp Flex circuit constructions for high capacity circuit module systems and methods
US7522421B2 (en) 2004-09-03 2009-04-21 Entorian Technologies, Lp Split core circuit module
US7388454B2 (en) 2004-10-01 2008-06-17 Avago Technologies Wireless Ip Pte Ltd Acoustic resonator performance enhancement using alternating frame structure
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US8981876B2 (en) 2004-11-15 2015-03-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Piezoelectric resonator structures and electrical filters having frame elements
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
FI20041525A (fi) 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
US7202560B2 (en) 2004-12-15 2007-04-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Wafer bonding of micro-electro mechanical systems to active circuitry
US20060125084A1 (en) * 2004-12-15 2006-06-15 Fazzio Ronald S Integration of micro-electro mechanical systems and active circuitry
US7791434B2 (en) 2004-12-22 2010-09-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator performance enhancement using selective metal etch and having a trench in the piezoelectric
US7435097B2 (en) * 2005-01-12 2008-10-14 Legacy Electronics, Inc. Radial circuit board, system, and methods
US7427819B2 (en) 2005-03-04 2008-09-23 Avago Wireless Ip Pte Ltd Film-bulk acoustic wave resonator with motion plate and method
US7369013B2 (en) 2005-04-06 2008-05-06 Avago Technologies Wireless Ip Pte Ltd Acoustic resonator performance enhancement using filled recessed region
US7436269B2 (en) 2005-04-18 2008-10-14 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustically coupled resonators and method of making the same
US7033861B1 (en) 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
US7675151B1 (en) * 2005-06-01 2010-03-09 Rockwell Collins, Inc. Silicon-based packaging for electronic devices
KR100721353B1 (ko) * 2005-07-08 2007-05-25 삼성전자주식회사 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
TWI266428B (en) * 2005-08-30 2006-11-11 Quarton Inc Semiconductor chip package and application device thereof
JP4566866B2 (ja) * 2005-09-07 2010-10-20 新光電気工業株式会社 半導体パッケージ、半導体パッケージの実装構造、半導体パッケージの製造方法
US7868522B2 (en) 2005-09-09 2011-01-11 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Adjusted frequency temperature coefficient resonator
US7391286B2 (en) 2005-10-06 2008-06-24 Avago Wireless Ip Pte Ltd Impedance matching and parasitic capacitor resonance of FBAR resonators and coupled filters
US7675390B2 (en) 2005-10-18 2010-03-09 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating single decoupled stacked bulk acoustic resonator
US7737807B2 (en) 2005-10-18 2010-06-15 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating series-connected decoupled stacked bulk acoustic resonators
US7425787B2 (en) * 2005-10-18 2008-09-16 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating single insulated decoupled stacked bulk acoustic resonator with acoustically-resonant electrical insulator
US7423503B2 (en) 2005-10-18 2008-09-09 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating film acoustically-coupled transformer
US7525398B2 (en) 2005-10-18 2009-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustically communicating data signals across an electrical isolation barrier
US7463499B2 (en) 2005-10-31 2008-12-09 Avago Technologies General Ip (Singapore) Pte Ltd. AC-DC power converter
US7576995B2 (en) 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7561009B2 (en) 2005-11-30 2009-07-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator (FBAR) devices with temperature compensation
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7508069B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Managed memory component
US7605454B2 (en) 2006-01-11 2009-10-20 Entorian Technologies, Lp Memory card and method for devising
US7508058B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US7304382B2 (en) 2006-01-11 2007-12-04 Staktek Group L.P. Managed memory component
US7608920B2 (en) 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7612636B2 (en) 2006-01-30 2009-11-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Impedance transforming bulk acoustic wave baluns
US7511969B2 (en) 2006-02-02 2009-03-31 Entorian Technologies, Lp Composite core circuit module system and method
US7746677B2 (en) 2006-03-09 2010-06-29 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. AC-DC converter circuit and power supply
US7479685B2 (en) 2006-03-10 2009-01-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Electronic device on substrate with cavity and mitigated parasitic leakage path
US7629865B2 (en) 2006-05-31 2009-12-08 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Piezoelectric resonator structures and electrical filters
US20090273004A1 (en) * 2006-07-24 2009-11-05 Hung-Yi Lin Chip package structure and method of making the same
US7518229B2 (en) * 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
US7569422B2 (en) 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
US7508286B2 (en) 2006-09-28 2009-03-24 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. HBAR oscillator and method of manufacture
US7468553B2 (en) 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
TWI328865B (en) * 2006-10-31 2010-08-11 Ind Tech Res Inst Structure of chip stacked packaging, structure of embedded chip packaging and fabricating method thereof
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
CN101296566B (zh) * 2007-04-29 2011-06-22 鸿富锦精密工业（深圳）有限公司 电气元件载板及其制造方法
US8237259B2 (en) * 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
KR101194842B1 (ko) * 2007-09-06 2012-10-25 삼성전자주식회사 반도체 패키지가 삽입된 인쇄회로기판
US7791435B2 (en) 2007-09-28 2010-09-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Single stack coupled resonators having differential output
US7834464B2 (en) * 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
TWI356476B (en) * 2008-01-30 2012-01-11 Advanced Semiconductor Eng Wafer having heat dissipation structure and method
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US7732977B2 (en) 2008-04-30 2010-06-08 Avago Technologies Wireless Ip (Singapore) Transceiver circuit for film bulk acoustic resonator (FBAR) transducers
US7855618B2 (en) 2008-04-30 2010-12-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator electrical impedance transformers
US20090277677A1 (en) * 2008-05-12 2009-11-12 Occam Portfolio Llc Electronic Assemblies without Solder and Method for their Design, Prototyping, and Manufacture
US8400539B2 (en) * 2008-11-12 2013-03-19 Bae Systems Information And Electronic Systems Integration Inc. High density composite focal plane array
JP5340789B2 (ja) * 2009-04-06 2013-11-13 新光電気工業株式会社 電子装置及びその製造方法
JP2010262992A (ja) * 2009-04-30 2010-11-18 Sanyo Electric Co Ltd 半導体モジュールおよび携帯機器
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
US8902023B2 (en) 2009-06-24 2014-12-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator structure having an electrode with a cantilevered portion
US8248185B2 (en) 2009-06-24 2012-08-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator structure comprising a bridge
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8193877B2 (en) 2009-11-30 2012-06-05 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Duplexer with negative phase shifting circuit
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8796904B2 (en) 2011-10-31 2014-08-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising piezoelectric layer and inverse piezoelectric layer
US9243316B2 (en) 2010-01-22 2016-01-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of fabricating piezoelectric material with selected c-axis orientation
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) * 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8350381B2 (en) 2010-04-01 2013-01-08 Infineon Technologies Ag Device and method for manufacturing a device
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8518746B2 (en) 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8962443B2 (en) 2011-01-31 2015-02-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor device having an airbridge and method of fabricating the same
US9136818B2 (en) 2011-02-28 2015-09-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked acoustic resonator comprising a bridge
US9148117B2 (en) 2011-02-28 2015-09-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge and frame elements
US9154112B2 (en) 2011-02-28 2015-10-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
US9083302B2 (en) 2011-02-28 2015-07-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator comprising a bridge and an acoustic reflector along a perimeter of the resonator
US9203374B2 (en) 2011-02-28 2015-12-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator comprising a bridge
US9048812B2 (en) 2011-02-28 2015-06-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator comprising bridge formed within piezoelectric layer
US8575820B2 (en) 2011-03-29 2013-11-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8350445B1 (en) 2011-06-16 2013-01-08 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising non-piezoelectric layer and bridge
US8922302B2 (en) 2011-08-24 2014-12-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator formed on a pedestal
US9123763B2 (en) 2011-10-12 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure having at least one package comprising one die being disposed in a core material between first and second surfaces of the core material
US8975741B2 (en) 2011-10-17 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Process for forming package-on-package structures
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
US9155198B2 (en) * 2012-05-17 2015-10-06 Eagantu Ltd. Electronic module allowing fine tuning after assembly
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8779578B2 (en) * 2012-06-29 2014-07-15 Hewlett-Packard Development Company, L.P. Multi-chip socket
CN104380848B (zh) * 2012-07-05 2019-07-23 株式会社村田制作所 部件内置基板
US9391008B2 (en) * 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
CN203015273U (zh) 2012-12-24 2013-06-19 奥特斯(中国)有限公司 印制电路板
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US9024429B2 (en) * 2013-08-29 2015-05-05 Freescale Semiconductor Inc. Microelectronic packages containing opposing devices and methods for the fabrication thereof
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9159690B2 (en) 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
WO2015077808A1 (de) 2013-11-27 2015-06-04 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US20150289365A1 (en) * 2014-04-08 2015-10-08 Apple Inc. Circuit Carrier With Interior Plating Lines and Peripheral Shielding
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9502270B2 (en) * 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9887167B1 (en) * 2016-09-19 2018-02-06 Advanced Semiconductor Engineering, Inc. Embedded component package structure and method of manufacturing the same
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10206286B2 (en) * 2017-06-26 2019-02-12 Infineon Technologies Austria Ag Embedding into printed circuit board with drilling
CN107275296A (zh) * 2017-06-30 2017-10-20 中国电子科技集团公司第五十八研究所 一种基于tsv技术的埋置型三维集成封装结构
US10446521B2 (en) * 2017-11-07 2019-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating an integrated fan-out package
US11062997B2 (en) * 2018-09-20 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure
US20200111773A1 (en) * 2018-10-09 2020-04-09 International Business Machines Corporation Integrated circuit (ic) package with hetrogenous ic chip interposer
US11282761B2 (en) * 2018-11-29 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing the same
US11139247B2 (en) * 2019-03-14 2021-10-05 Advanced Semiconductor Engineering, Inc. Interconnection structure, semiconductor package and method of manufacturing the same
US11594485B2 (en) 2019-06-04 2023-02-28 Intel Corporation Local interconnect with air gap
US11264314B2 (en) 2019-09-27 2022-03-01 International Business Machines Corporation Interconnection with side connection to substrate
US11004819B2 (en) 2019-09-27 2021-05-11 International Business Machines Corporation Prevention of bridging between solder joints
US11735529B2 (en) 2021-05-21 2023-08-22 International Business Machines Corporation Side pad anchored by next adjacent via

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614832A (en) * 1966-03-09 1971-10-26 Ibm Decal connectors and methods of forming decal connections to solid state devices
US3780352A (en) * 1968-06-25 1973-12-18 J Redwanz Semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films
US3529213A (en) * 1969-04-08 1970-09-15 North American Rockwell Extendable package for electronic assemblies
JPS49131863U (ja) * 1973-03-10 1974-11-13
JPS522173A (en) * 1975-06-23 1977-01-08 Citizen Watch Co Ltd Semiconductor integrated circuit
JPS5249783A (en) * 1975-10-17 1977-04-21 Matsushita Electric Ind Co Ltd Semiconductor device and process for production of same
US4544989A (en) * 1980-06-30 1985-10-01 Sharp Kabushiki Kaisha Thin assembly for wiring substrate
US4423468A (en) * 1980-10-01 1983-12-27 Motorola, Inc. Dual electronic component assembly
JPS5896760A (ja) * 1981-12-04 1983-06-08 Clarion Co Ltd 半導体装置の製法
US5046242A (en) * 1982-07-27 1991-09-10 Commonwealth Of Australia Method of making feedthrough assemblies having hermetic seals between electrical feedthrough elements and ceramic carriers therefor
US4827377A (en) * 1982-08-30 1989-05-02 Olin Corporation Multi-layer circuitry
GB2153144A (en) * 1984-01-13 1985-08-14 Standard Telephones Cables Ltd Circuit packaging
GB8413330D0 (en) * 1984-05-24 1984-06-27 Mbm Technology Ltd Mounting semi-conductor chips
US4630096A (en) * 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
US4640010A (en) * 1985-04-29 1987-02-03 Advanced Micro Devices, Inc. Method of making a package utilizing a self-aligning photoexposure process
DE3619226A1 (de) * 1985-12-10 1987-06-11 Robotron Veb K Verdrahtungstraeger
FR2591801B1 (fr) * 1985-12-17 1988-10-14 Inf Milit Spatiale Aeronaut Boitier d'encapsulation d'un circuit electronique
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
US4700276A (en) * 1986-01-03 1987-10-13 Motorola Inc. Ultra high density pad array chip carrier
JPH074995B2 (ja) * 1986-05-20 1995-01-25 株式会社東芝 Ｉｃカ−ド及びその製造方法
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JPS6346762A (ja) * 1986-08-15 1988-02-27 Sony Corp 半導体装置
US4744008A (en) * 1986-11-18 1988-05-10 International Business Machines Corporation Flexible film chip carrier with decoupling capacitors
JP2579937B2 (ja) * 1987-04-15 1997-02-12 株式会社東芝 電子回路装置およびその製造方法
JPH0764864B2 (ja) * 1987-07-15 1995-07-12 東洋紡績株式会社 Ｎ−アセチル−β−Ｄ−ヘキソサミン誘導体の製造法
US4880684A (en) * 1988-03-11 1989-11-14 International Business Machines Corporation Sealing and stress relief layers and use thereof
US4882657A (en) * 1988-04-06 1989-11-21 Ici Array Technology, Inc. Pin grid array assembly
US4999740A (en) * 1989-03-06 1991-03-12 Allied-Signal Inc. Electronic device for managing and dissipating heat and for improving inspection and repair, and method of manufacture thereof
US5049982A (en) * 1989-07-28 1991-09-17 At&T Bell Laboratories Article comprising a stacked array of electronic subassemblies
US5032896A (en) * 1989-08-31 1991-07-16 Hughes Aircraft Company 3-D integrated circuit assembly employing discrete chips
US5006923A (en) * 1989-09-14 1991-04-09 Litton Systems, Inc. Stackable multilayer substrate for mounting integrated circuits
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135713A (ja) * 2008-12-05 2010-06-17 Samsung Electro-Mechanics Co Ltd チップ内蔵印刷回路基板及びその製造方法

Also Published As

Publication number Publication date
EP0465196A2 (en) 1992-01-08
EP0465196A3 (en) 1992-03-11
US5241456A (en) 1993-08-31

Similar Documents

Publication Publication Date Title
JPH04233264A (ja) コンパクト型高密度接続構造
US3683105A (en) Microcircuit modular package
US5232548A (en) Discrete fabrication of multi-layer thin film, wiring structures
US5452182A (en) Flexible high density interconnect structure and flexibly interconnected system
US4472876A (en) Area-bonding tape
US5943213A (en) Three-dimensional electronic module
US5373627A (en) Method of forming multi-chip module with high density interconnections
JP3288840B2 (ja) 半導体装置およびその製造方法
US5182632A (en) High density multichip package with interconnect structure and heatsink
US6271056B1 (en) Stacked semiconductor package and method of fabrication
US6195268B1 (en) Stacking layers containing enclosed IC chips
EP0130417B1 (en) A method of fabricating an electrical interconnection structure for an integrated circuit module
US5224265A (en) Fabrication of discrete thin film wiring structures
JP2703745B2 (ja) マルチダイパッケージ装置
JPH04251969A (ja) 電子装置
US5216806A (en) Method of forming a chip package and package interconnects
JPH05243481A (ja) パッケージ型電子システム及び気密パッケージ型電子システム
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
JPH0393258A (ja) デイスクリートチップを使用した３次元集積回路構成
JPH06350020A (ja) マルチチップ集積回路モジュール及びその製造方法
EP0987748A2 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
EP0171232B1 (en) Area-bonding tape
EP0272046A2 (en) Circuit arrangement including a composite ceramic substrate
AU629711B2 (en) Hybrid module electronics package
JPS59194460A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981008