JPH1174396A - 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ - Google Patents

高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ

Info

Publication number
JPH1174396A
JPH1174396A JP9233153A JP23315397A JPH1174396A JP H1174396 A JPH1174396 A JP H1174396A JP 9233153 A JP9233153 A JP 9233153A JP 23315397 A JP23315397 A JP 23315397A JP H1174396 A JPH1174396 A JP H1174396A
Authority
JP
Japan
Prior art keywords
output terminal
conductor
line
dielectric substrate
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9233153A
Other languages
English (en)
Inventor
Satoru Tomie
覚 冨江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP9233153A priority Critical patent/JPH1174396A/ja
Priority to US09/140,791 priority patent/US6369324B1/en
Publication of JPH1174396A publication Critical patent/JPH1174396A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H01P1/047—Strip line joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】 マイクロストリップ線路を有する従来の高周
波用入出力端子では、ハーメチックシール部の信頼性が
低く、ミリ波帯の伝送特性も良くなかった。 【解決手段】 下面に接地導体３を有する誘電体基板１
と、誘電体基板１の上面に接合された壁部材２と、誘電
体基板１の上面の壁部材２の両側に互いに一直線状に形
成された一対の線路導体４・４と、誘電体基板１の内部
で壁部材２の下方に一対の線路導体４・４と一直線状か
つ平行に形成され、両端が一対の線路導体４・４の壁部
材２の両側の各端部とそれぞれ貫通導体６・６により電
気的に接続された内層線路導体５とから成り、貫通導体
６・６の間隔が使用高周波信号の波長の４分の１とされ
ている高周波用入出力端子である。信頼性の高いシール
部と良好な伝送特性を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はミリ波帯等の高周波
用半導体素子収納用パッケージの高周波入出力部に使用
される高周波用入出力端子ならびにその高周波用入出力
端子を用いた高周波用半導体素子収納用パッケージに関
する。
【０００２】
【従来の技術】マイクロ波帯やミリ波帯等の高周波信号
を用いる高周波用半導体素子等を気密封止して収容する
高周波用半導体素子収納用パッケージの信号入出力部に
おいては、高周波伝送線路として誘電体基板上に形成さ
れたマイクロストリップ線路とハーメチックシール部の
ストリップ線路を接合する構造が一般的に用いられ、こ
のような構造の高周波用入出力端子を介してパッケージ
の内部に気密封止して収容された高周波用半導体素子と
外部電気回路との接続が行なわれる。
【０００３】そのような高周波用入出力端子として、例
えば特開平５−183301号公報には、パッケージのハーメ
チックシール部を構成する線路部と、この線路部の両端
に接続されてパッケージの外部との接続を行なう外部線
路部と、内部回路との接続を行なう内部線路部とを有
し、ハーメチックシール部を構成する線路部の長さを信
号波長の１／２ｎ（ｎは自然数）に選定した極超短波帯
用パッケージ入出力部が提案されている。
【０００４】これによれば、ハーメチックシール部を構
成するストリップ線路部等による線路部の長さを信号波
長λの１／２ｎに選定したことから、外部線路部と線路
部および内部線路部と線路部との形状の相違による伝播
モードの相違によって生じる反射や、製作精度が充分で
なく寸法が設計値よりずれて特性インピーダンスが相違
する場合の反射を防止することができ、従って、製作が
容易でコストダウンを図ることができ、かつ反射を防止
して極超短波帯に於ける特性を改善することができると
いうものである。
【０００５】なお、このような構成の従来の高周波用入
出力端子は、アルミナセラミック等から成る誘電体基板
上に各線路部がタングステンやモリブデン等から成るメ
タライズ金属層により形成され、その上にハーメチック
シール部を構成する上部誘電体が接合され、あるいはハ
ーメチックシール部の線路部上に誘電体のコーティング
を施して誘電体で成形されたキャップが接着され、しか
る後、露出している線路部のメタライズ金属層の表面
に、金製のボンディングワイヤやボンディングリボンの
接合性を良好にするためにニッケル＋金等のメッキ層を
被着することにより作製されていた。
【０００６】また、このような構成の高周波用入出力端
子を具備した高周波用半導体素子収納用パッケージとし
ては、金属基体および容器壁を形成する金属枠体を切り
欠いて高周波用入出力端子の取付部を形成し、この取付
部に高周波用入出力端子を嵌着したいわゆるメタルウォ
ールタイプの構成や、誘電体基板および容器壁を形成す
る誘電体枠体を切り欠いて高周波用入出力端子の取付部
を形成し、この取付部に高周波用入出力端子を嵌着した
いわゆるセラミックウォールタイプの構成、あるいは誘
電体基板および金属枠体に同様に高周波用入出力端子を
嵌着した構成、誘電体基板および誘電体枠体に前記構成
の高周波用入出力端子を作り込んだ構成のもの等があ
る。
【０００７】
【発明が解決しようとする課題】特開平５−183301号公
報に提案されたような従来の高周波用入出力端子では、
ハーメチックシール部を構成するストリップ線路部の長
さを信号波長λの１／２ｎに選定する必要があることか
ら、例えば30ＧＨｚを超えるような周波数の高い領域
（ミリ波帯）のように周波数が高くなればなる程ハーメ
チックシール部の長さを短くさぜるを得なかった。
【０００８】しかしながら、そのようにハーメチックシ
ール部の長さを短くすると、この部分の上下の誘電体間
に線路部としての金属層があるため誘電体間の接着強度
が著しく低下してしまい、デラミネーションが発生した
り、半導体素子収納用パッケージに使用した場合に半導
体素子の実装やキャップシールあるいは２次実装の際に
熱ストレスが加わると、ハーメチックシール部のシール
が損なわれてしまうという問題点があった。
【０００９】また、ミリ波帯のような周波数の高い領域
に対しては、ストリップ線路部とマイクロストリップ線
路部との線路導体の特性インピーダンスを整合させて、
さらに高次モードを抑制して高周波信号の伝搬モードの
相違をなくして反射損失を抑えるためには、ストリップ
線路部の線路導体の幅が非常に小さくなって不安定にな
ることや、ハーメチックシール部の線路導体の長さを信
号波長λの１／２ｎに設計的に合わせたとしても入出力
端子部分の形状が３次元的に見ると複雑なことから、製
造上のばらつきによりストリップ線路部での伝搬モード
とその前後のマイクロストリップ線路部での伝搬モード
が実質的に異なってしまいやすく、反射損失や挿入損失
が増大して高周波信号の伝送特性を悪化させてしまいや
すいという問題点もあった。
【００１０】さらに、ミリ波帯等の高周波領域において
は、ストリップ線路部を形成している接地用メタライズ
層や封止用メタライズ層、あるいは半導体素子収納用パ
ッケージに使用された場合の金属基体や枠体等の位置と
ストリップ線路との位置関係から、スロットの共振等の
誘電体の共振が特定の周波数帯に発生し、高周波信号の
伝送特性を著しく劣化させてしまうという問題点もあっ
た。
【００１１】さらにまた、露出している線路導体にメッ
キ層を被着させる場合、微細構造部分へのメッキ液の循
環の悪さに起因して、マイクロストリップ線路がハーメ
チックシール部に入り込む部分までをメッキ層により完
全に覆うことが困難なため、この部分のマイクロストリ
ップ線路部に大気中に含まれる水分が付着するとこの水
分がメタライズ金属層およびメッキ層に接触して電解質
として働き、メタライズ金属層とメッキ層との間に両金
属のエネルギー準位の相違に基づいて電流が流れる電池
作用を生じ、この電池作用によりエネルギー準位が低い
メタライズ金属層の金属が徐々に溶出するいわゆるコロ
ージョンにより、ついにはメタライズ金属層すなわち線
路導体が断線してしまうという問題点もあった。
【００１２】本発明は上記問題点に鑑みて案出されたも
のであり、その目的は、マイクロストリップ線路により
高周波信号の伝送を行なう、パッケージのハーメチック
シール部を有する高周波用入出力端子について、ハーメ
チックシール部の接着強度を向上してデラミネーション
の発生や熱ストレスによるシールの損傷を防止すること
ができるとともに、所望の特定の周波数帯の高周波信号
に対して優れた伝送特性を有し、しかもコロージョンに
よる線路導体の断線が発生しない、高信頼性の高周波用
入出力端子を提供することにある。
【００１３】また本発明の目的は、マイクロストリップ
線路により高周波信号の伝送を行なう、ハーメチックシ
ール部を有する高周波用入出力部を具備する高周波用半
導体素子収納用パッケージについて、ハーメチックシー
ル部の接着強度を向上してデラミネーションの発生や熱
ストレスによるシールの損傷を防止することができると
ともに、所望の特定の周波数帯の高周波信号に対して優
れた伝送特性を有し、しかもコロージョンによる線路導
体の断線が発生しない、高信頼性の高周波用半導体素子
収納用パッケージを提供することにある。
【００１４】
【課題を解決するための手段】本発明の高周波用入出力
端子は、下面に接地導体を有する誘電体基板と、この誘
電体基板の上面に接合され、誘電体または導電体から成
る壁部材と、前記誘電体基板の上面の前記壁部材の両側
に互いに一直線状に形成された一対の線路導体と、前記
誘電体基板の内部で前記壁部材の下方に前記一対の線路
導体と一直線状かつ平行に形成され、両端が前記一対の
線路導体の前記壁部材の両側の各端部とそれぞれ貫通導
体により電気的に接続された内層線路導体とから成り、
前記貫通導体の間隔が使用高周波信号の波長の４分の１
とされていることを特徴とするものである。
【００１５】本発明の高周波用半導体素子収納用パッケ
ージは、上面に高周波用半導体素子を搭載するための搭
載部を有する基板と、この基板上に前記搭載部を囲むよ
うに接合された枠体と、この枠体を切り欠いて形成さ
れ、その底面を導電性とした入出力端子取付部と、この
入出力端子取付部に嵌着された上記構成の高周波用入出
力端子とから成ることを特徴とするものである。
【００１６】また、本発明の高周波用半導体素子収納用
パッケージは、上面に高周波用半導体素子を搭載するた
めの搭載部を有する誘電体基板と、この誘電体基板の上
面に前記搭載部を囲むように接合された誘電体枠体と、
前記誘電体基板の上面の前記誘電体枠体の両側に互いに
一直線状に形成された一対の線路導体と、前記誘電体基
板の内部で前記誘電体枠体の下方に前記一対の線路導体
と一直線状かつ平行に形成され、両端が前記一対の線路
導体の前記誘電体枠体の両側の各端部とそれぞれ貫通導
体により電気的に接続された内層線路導体とから成り、
前記貫通導体の間隔が使用高周波信号の波長の４分の１
とされていることを特徴とするものである。
【００１７】
【発明の実施の形態】以下、本発明を図面に基づき説明
する。図１および図２はそれぞれ本発明の高周波用入出
力端子の実施の形態の一例を示すものであり、図１は分
解斜視図、図２は線路導体に沿った断面図である。
【００１８】これらの図において、１は誘電体基板であ
り、図１では誘電体層１ａおよび１ｂとを積層した例を
示している。２は誘電体基板１の上面に接合され、誘電
体または導電体から成る壁部材である。これらは高周波
用半導体素子収納用パッケージの信号入出力部において
ハーメチックシール部（気密封止部）を構成する。
【００１９】誘電体基板１は下面に接地導体３を有して
いる。また誘電体基板１の上面には壁部材２の両側に互
いに一直線状に、整合された特性インピーダンスを有す
る一対の線路導体４・４が形成されてそれぞれマイクロ
ストリップ線路を構成しており、内部で壁部材２の下方
には誘電体層１ａと１ｂとの間に線路導体４と同様の線
路導体が一対の線路導体４・４と一直線状かつ平行に形
成されることにより内層線路導体５が形成されている。
【００２０】そして、内層線路導体５の両端はそれぞれ
貫通導体６・６により一対の線路導体４・４の壁部材２
の両側の各端部と電気的に接続されており、これら貫通
導体６・６の間隔がこの高周波用入出力端子により伝送
される使用高周波信号の波長λの４分の１（λ／４）と
されている。なお、この使用高周波信号の波長λは、実
際には誘電体基板１や壁部材２の誘電率・形状等によっ
て設定値と実測値とのずれが生じるが、そのようなずれ
が生じる場合には使用高周波信号の実効波長λeff に基
づいてその４分の１とすればよい。また、厳密にλ／４
とならなくとも、この高周波用入出力端子により伝送し
ようとする使用高周波信号に対して目的の通過帯域特性
を確保できる程度のずれであれば許容できるものであ
る。
【００２１】このような本発明の高周波用入出力端子に
よれば、下面に接地導体３を有する誘電体基板１の上面
に、この誘電体基板１上に接合され、パッケージに使用
された際にハーメチックシール部を形成する誘電体また
は導電体から成る壁部材２の両側に、互いに一直線状に
一対の線路導体４・４を形成するとともに、誘電体基板
１の内部で壁部材２の下方にその一対の線路導体４・４
と一直線状かつ平行に内層線路導体５を形成し、この内
層線路導体５の両端が一対の線路導体４・４の壁部材２
の両側の各端部とそれぞれ貫通導体６・６により電気的
に接続されており、さらにこの貫通導体６・６の間隔が
使用高周波信号の波長λの４分の１とされていることか
ら、誘電体基板１と壁部材２との間には従来の高周波用
入出力端子のように線路導体が介在しないために誘電体
基板１と壁部材２との接着強度が高まってその接合を強
固なものとすることができ、デラミネーションが発生し
たり、半導体素子収納用パッケージに使用した場合に半
導体素子の実装やキャップシールあるいは２次実装の際
に熱ストレスが加わってもハーメチックシール部のシー
ルが損なわれることがない、ハーメチックシール部とし
て高い信頼性の気密封止構造を有する高周波用入出力端
子となる。
【００２２】また、ミリ波帯のような周波数の高い領域
に対しても、内層線路導体５と接地導体３との間に容量
成分を持ち、貫通導体６においてインダクタンス成分を
持つことから、誘電体基板１上の線路導体４と内層線路
導体５との特性インピーダンスを整合させ、さらに高次
モードを抑制して使用高周波信号の伝搬モードの相違を
なくして反射損失を抑えるために誘電体基板１上の線路
導体４の幅Ｗ1 に対して内層線路導体５の幅Ｗ2 を従来
のように非常に小さくする必要がなく、しかも線路導体
４や内層線路導体５・貫通導体６の形状も複雑なもので
はないので、製造上のばらつきによる伝搬モードの相違
や反射損失や挿入損失の増大がなく、使用高周波信号に
対する良好な伝送特性を得ることができる。
【００２３】さらに、ミリ波帯等の高周波領域において
も、２つの貫通導体６の間隔をλ／４にすることで、一
方の線路導体４の見かけ上の開放端が貫通導体６・内層
線路導体５を介してもう一方の線路導体４へ電力最大で
伝播できることから、従来の高周波用入出力端子まわり
の誘電体と接地導体間で発生するスロットの共振等の誘
電体の共振が特定の周波数帯に発生することがなく、高
周波信号の伝送特性を劣化させてしまうこともない。
【００２４】また、誘電体基板１上面の線路導体４は壁
部材２に対して両側に一対の線路導体４・４として形成
されていることから、これら線路導体４は壁部材２の下
に入り込む部分を有しておらず、露出している線路導体
４にメッキ層を被着させる場合に、従来のように微細構
造部分へのメッキ液の循環が悪くても、線路導体４の露
出表面全体をメッキ層により完全に覆うとともにその厚
みも均一に形成することが容易なため、大気中に含まれ
る水分が被覆メッキ層に付着することがあってもメタラ
イズ金属層等から成る下地の導体層に接することはな
く、下地導体層と被覆メッキとの間に電池作用を発生す
ることがないため、いわゆるコロージョンにより下地導
体層の金属が溶出して線路導体４が断線してしまうこと
もない。
【００２５】これらの結果、本発明の高周波用入出力端
子によれば、ハーメチックシール部である壁部材２の接
着強度を向上してデラミネーションの発生や熱ストレス
によるシールの損傷を防止することができるとともに、
所望の特定の周波数帯の使用高周波信号に対して優れた
伝送特性を有し、しかもコロージョンによる線路導体４
の断線が発生しない、高信頼性の高周波用入出力端子と
なる。
【００２６】本発明の高周波用入出力端子において、誘
電体基板１および誘電体から成る壁部材２としては、例
えばアルミナやムライト等のセラミックス材料、ガラス
セラミックス、あるいはテフロン（ＰＴＦＥ）・ガラス
エポキシ・ポリイミド等の樹脂系材料等が用いられる。
【００２７】また導電体から成る壁部材２としては、例
えばＦｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ42アロイ等のＦ
ｅ−Ｎｉ合金・無酸素銅・アルミニウム・ステンレス・
Ｃｕ−Ｗ合金・Ｃｕ−Ｍｏ合金などから成るフレーム材
等が用いられる。
【００２８】また、壁部材２としてはパッケージの蓋体
を兼ねた誘電体または導電体から成るキャップを用いて
もよく、パッケージのハーメチックシール部を構成する
構造として、図１・図２に示したように一対の線路導体
４・４間にハーメチックシール部を構成するための壁部
材２を接合するものの他にも、多層構成を必要とする場
合の誘電体壁によるものや、さらに金属部材を上に取着
するためのメタライズ金属層を有する誘電体壁によるも
の、１層の表面の誘電体壁やそれに類する壁を設けない
基板状の端子構造によるもの、誘電体壁の代わりに誘電
体のコーティング、例えばアルミナコーティング等を施
したものであってもよい。
【００２９】これら誘電体基板１の厚みや幅、壁部材２
の高さや幅・一対の線路導体４・４と対向する部位以外
の壁厚みは、伝送される使用高周波信号の周波数におい
て必要とする特性やロスの程度により適宜設定される。
ここで、壁部材２の壁厚みは、一対の線路導体４・４と
対向する部位では間隔をλ／４に設定した貫通導体６・
６が接続された線路導体４に重ならないように設定する
必要があるが、その両側の部位ではそれと同じ壁厚みと
してもよく、図１に示すように厚くしてもよい。図１の
ように両側の壁厚みを厚くすると、誘電体基板１と壁部
材２との接合強度をより向上させることができ、ハーメ
チックシール部としての信頼性がより高いものとなる。
【００３０】接地導体３・線路導体４・内層線路導体５
および貫通導体６は、高周波線路導体用の金属材料、例
えばＣｕやＭｏＭｎ＋Ｎｉ＋Ａｕ、Ｗ＋Ｎｉ＋Ａｕ、Ｃ
ｒ＋Ｃｕ、Ｃｒ＋Ｃｕ＋Ｎｉ＋Ａｕ、Ｔａ2 Ｎ＋ＮｉＣ
ｒ＋Ａｕ、Ｔｉ＋Ｐｄ＋Ａｕ、ＮｉＣｒ＋Ｐｄ＋Ａｕ等
を用いて厚膜印刷法・メタライズ法あるいは各種の薄膜
形成方法やメッキ処理法などにより形成され、その厚み
や幅、例えば線路導体４の幅Ｗ1 ・内層線路導体５の幅
Ｗ2 ・貫通導体の長さｔ・貫通導体の径等は、使用高周
波信号の周波数や特性インピーダンス整合などを考慮し
て適宜設定される。
【００３１】接地導体３は、誘電体基板１の下面に導体
層として被着形成したものの他にも、導電性基体をメタ
ライズ金属層等を介して接合したものであってもよい。
また、導体層として形成される場合は、通常誘電体基板
１の下面のほぼ全面に被着形成され、その厚みは、例え
ば厚膜であれば20μｍ程度、薄膜であれば５μｍ程度に
設定される。
【００３２】一対の線路導体４・４の幅Ｗ1 と内層線路
導体５の幅Ｗ2 とは、理想とする特性インピーダンスに
整合する幅となるように、必要とする仕様に応じて通常
はＷ1 ≧Ｗ2 として適宜設定される。
【００３３】また、線路導体４と内層線路導体５との距
離すなわち貫通導体６の長さｔおよび貫通導体６の径
は、内層線路導体５と接地導体３の容量成分の増大に対
し特性インピーダンスが整合するインダクタンス成分を
持てばよい。なお、貫通導体６はその内部が導体により
充填されたいわゆるビアホール導体とすることが高周波
特性上好ましいが、内部が完全に充填されていないいわ
ゆるスルーホール導体であってもよく、その断面形状も
円形の他に矩形状または楕円状としてもよい。
【００３４】なお、本発明の高周波用入出力端子におい
ては、さらに壁部材２の上面ならびに壁部材２と誘電体
基板１の側面に上面接地導体ならびに側面接地導体を設
けてもよく、それらを設けた場合には、各々の接地導体
が理想的な接地（電位０）となって高周波信号に対する
シールドとすることができる。
【００３５】次に、本発明の高周波用半導体素子収納用
パッケージについて図面に基づいて説明する。図３は本
発明の高周波用半導体素子収納用パッケージの実施の形
態の一例を示す斜視図である。
【００３６】同図において10は誘電体または導電体から
成る基板であり、その上面には高周波用半導体素子（図
示せず）を搭載するための搭載部10ａを有している。本
例では搭載部10ａを凹状に形成した例を示したが、基板
10上に平坦面として形成してもよい。11は基板10上に搭
載部10ａを囲むように接合された枠体であり、基板10と
同様に誘電体または導電体から成る。
【００３７】また、12は枠体11を切り欠いて形成され、
その底面を導電性とした入出力端子取付部である。な
お、本例においては基板10にも同様の切欠きを設けて入
出力端子取付部12が形成されている。この入出力端子取
付部12の底面は、基板10および枠体12が導電体から成る
場合は導電性であるが、基板10および枠体12が誘電体か
ら成る場合には導体層を被着形成することによって導電
性とする。この底面は基板10および枠体11あるいはそれ
らに被着形成された接地導体層（図示せず）を介して接
地されている。
【００３８】そして、13は入出力端子取付部12に嵌着さ
れた上記構成の本発明に係る高周波用入出力端子であ
り、14は誘電体基板、15は誘電体基板14の上面に接合さ
れた誘電体または導電体から成る壁部材、16は誘電体基
板14の下面の接地導体、17は誘電体基板14の上面の壁部
材15の両側に互いに一直線状に形成された一対の線路導
体、18は内層線路導体（図示せず）の両端と一対の線路
導体17・17の壁部材15の両側の各端部とを電気的に接続
する、間隔が使用周波数信号の波長λの４分の１とされ
た貫通導体である。なお、接地導体16は入出力端子取付
部12の導電性の底面と接続されて接地されている。
【００３９】このような本発明の高周波用半導体素子収
納用パッケージによれば、その高周波用入出力端子部の
構造として上記構成の本発明に係る高周波用入出力端子
13を具備していることから、前記と同様にハーメチック
シール部の接着強度を向上してデラミネーションの発生
や熱ストレスによるシールの損傷を防止することができ
るとともに、所望の特定の周波数帯の使用高周波信号に
対して優れた伝送特性を有し、しかもコロージョンによ
る線路導体の断線が発生しない、高信頼性の高周波用半
導体素子収納用パッケージとなる。
【００４０】そして、線路導体17を搭載部10ａに搭載さ
れる高周波用半導体素子の端子電極ならびに外部電気回
路の配線導体にワイヤやリボン等を介して接続してパッ
ケージ内部の高周波用半導体素子と外部電気回路とを電
気的に接続し、枠体11の上面にＦｅ−Ｎｉ−Ｃｏ合金や
Ｆｅ−Ｎｉ42アロイ等のＦｅ−Ｎｉ合金・無酸素銅・ア
ルミニウム・ステンレス・Ｃｕ−Ｗ合金・Ｃｕ−Ｍｏ合
金などから成る蓋体を半田・ＡｕＳｎロウやＡｕＧｅロ
ウ等の高融点金属ロウ・シームウェルド（溶接）等によ
り取着することによって高周波用半導体素子がパッケー
ジ内部に気密封止して収容され、製品としての高周波用
半導体装置となる。
【００４１】基板10および枠体11としては、パッケージ
の仕様に応じて高周波用入出力端子13の誘電体基板14と
同様の誘電体あるいは上記の枠体11と同じ金属を用い、
誘電体から成る場合には少なくとも入出力端子取付部12
の底面を導電性とする。
【００４２】また、基板10と枠体11とはＡｇＣｕロウ・
ＡｕＳｎロウ・ＡｕＧｅロウ等の高融点金属ロウにより
接合される。また、高周波用入出力端子13と入出力端子
取付部12とは嵌着され同様の高融点金属ロウにより接合
される。
【００４３】なお、本例では壁部材15上面は枠体11の上
面と同一面となるようにしているが、このようにすれば
これらの上面に蓋体（図示せず）を直接あるいは枠状の
金属シール等を介して取着することにより、搭載部10ａ
に搭載した高周波用半導体素子を内部に容易に気密封止
して収容できる。また、壁部材15の上面と枠体11の上面
とが同一面とならない場合は、その段差を埋めるような
形状とした蓋体により、あるいは金属シールを介するこ
とにより同様に高周波用半導体素子を内部に気密封止し
て収容できる。
【００４４】また、本例では基板10の両側に高周波用入
出力端子13を１つずつ取り付けているが、必要に応じて
他の位置にも、あるいは１つの側に複数の端子を取り付
けてもよく、この場合には入出力端子取付部12を複数設
けて高周波用入出力端子13を並列的に複数取り付ければ
よい。
【００４５】さらに、高周波用入出力端子13の壁部材15
の上面ならびに壁部材15と誘電体基板14の側面に上面接
地導体ならびに側面接地導体を設けてもよく、それらを
設けた場合には、各々の接地導体が理想的な接地（電位
０）となって高周波信号に対するシールドとすることが
できる。
【００４６】また、接地導体16や上面接地導体・側面接
地導体は、金属から成る導体被膜層として形成する他
に、貫通導体を多数並べることにより、あるいはそれら
を連結させることにより、ほぼ連続した接地層として被
膜層と同様に機能させるようにしてもよいし、金属板や
金属ブロックを取着することにより形成してもよい。
【００４７】次に、図４は本発明の高周波用半導体素子
収納用パッケージの実施の形態の他の例を示す斜視図で
ある。
【００４８】同図において、20は誘電体基板であり、前
述の誘電体基板14と同様の材料から成り、その上面には
高周波用半導体素子（図示せず）を搭載するための搭載
部20ａを有している。本例では搭載部20ａを平坦面状に
形成した例を示したが、凹状に形成してもよい。21は誘
電体基板20の上面に接合された誘電体枠体、22は誘電体
基板20の上面の誘電体枠体21の両側に互いに一直線状に
形成された一対の線路導体、24は誘電体基板20の少なく
とも同図中に２点鎖線で示した高周波用入出力端子部27
を構成する誘電体基板23の下面に線路導体22に対向して
設けられた接地導体、25は内層線路導体（図示せず）の
両端と一対の線路導体22・22の、誘電体枠体21のうち高
周波用入出力端子部27を構成する壁部材26に相当する部
位の両側の各端部とを電気的に接続する、間隔が使用周
波数信号の波長λの４分の１とされた貫通導体である。
このような構成により、一対の線路導体22・誘電体基板
23・接地導体24・内層線路導体・貫通導体25・壁部材26
から成る高周波用入出力端子部27を一体的に形成して成
る本発明の高周波用半導体素子収納用パッケージが構成
される。
【００４９】上記構成の本発明の高周波用半導体素子収
納用パッケージによれば、高周波信号の入出力端子部に
おいて、誘電体基板20（誘電体基板23）の上面の誘電体
枠体21（壁部材26）の両側に互いに一直線状に形成され
た一対の線路導体22・22と、誘電体基板20（誘電体基板
23）の内部で誘電体枠体21（壁部材26）の下方に一対の
線路導体22・22と一直線状かつ平行に形成され、両端が
一対の線路導体22・22の誘電体枠体21（壁部材26）の両
側の各端部とそれぞれ貫通導体26・26により電気的に接
続された内層線路導体（図示せず）とから成り、貫通導
体26・26の間隔が使用高周波信号の波長λの４分の１と
されていることから、前記と同様にハーメチックシール
部の接着強度を向上してデラミネーションの発生や熱ス
トレスによるシールの損傷を防止することができるとと
もに、所望の特定の周波数帯の使用高周波信号に対して
優れた伝送特性を有し、しかもコロージョンによる線路
導体の断線が発生しない、高信頼性の高周波用半導体素
子収納用パッケージとなる。
【００５０】そして、線路導体22を搭載部20ａに搭載さ
れる高周波用半導体素子の端子電極ならびに外部電気回
路の配線導体にワイヤやリボン等を介して接続してパッ
ケージ内部の高周波用半導体素子と外部電気回路とを電
気的に接続し、誘電体枠体21の上面に前記の材料から成
る蓋体を前記した取着方法により取着することによって
高周波用半導体素子がパッケージ内部に気密封止して収
容され、製品としての高周波用半導体装置となる。
【００５１】誘電体基板20および誘電体枠体21として
は、パッケージの仕様に応じて高周波用入出力端子部27
の誘電体基板23と同様の誘電体を用いる。また、誘電体
基板20の下面のほぼ全面には、接地導体24と同様に接地
導体を形成しておくことが、接地導体24を理想的なグラ
ンド状態とすることが必要な点から望ましい。
【００５２】誘電体基板20と誘電体枠体21とは、例えば
焼成後に誘電体基板20および誘電体枠体21となるセラミ
ックグリーンシートを積層して焼成して一体化すること
により接合される。また、線路導体22・接地導体24・内
層線路導体・貫通導体25は、例えばそれぞれ誘電体基板
20に導体ペーストを所定パターンに印刷塗布あるいは埋
設して誘電体基板20と共に焼成して一体化することによ
り、誘電体基板20に被着形成される。
【００５３】なお、本例では誘電体枠体21の高周波用入
出力端子部27の壁部材26に相当する部分は誘電体枠体21
と一体としてその上面が誘電体枠体21の上面と同一面と
なるようにしているが、このようにすればこれらの上面
に蓋体（図示せず）を直接あるいは枠状の金属シール等
を介して取着することにより、搭載部20ａに搭載した高
周波用半導体素子を内部に容易に気密封止して収容でき
る。また前記したように段差があっても差し支えない。
【００５４】また、本例では誘電体基板20の両側に高周
波用入出力端子部27を１つずつ設けているが、必要に応
じて他の位置にも、あるいは１つの側に複数の高周波用
入出力端子部27を設けてもよい。
【００５５】さらに、この本発明の高周波用半導体素子
収納用パッケージにおいても、高周波用入出力端子部27
の壁部材26に相当する誘電体枠体21の上面ならびに壁部
材26と誘電体基板23の側面に上面接地導体ならびに側面
接地導体を設けてもよく、それらを設けた場合には、各
々の接地導体が理想的な接地（電位０）となって高周波
信号に対するシールドとすることができる。
【００５６】また、接地導体24や上面接地導体・側面接
地導体は、金属から成る導体被膜層として形成する他
に、貫通導体を多数並べることにより、あるいはそれら
を連結させることにより、ほぼ連続した接地層として被
膜層と同様に機能させるようにしてもよいし、金属板や
金属ブロックを取着することにより形成してもよい。
【００５７】
【実施例】以下、本発明の具体例を示す。 〔例１〕セラミックグリーンシート積層法によるいわゆ
る同時焼結によるセラミック成形方法によって、長さ×
幅×厚みが1.5 ｍｍ×1.0 ｍｍ×0.2 ｍｍのアルミナ
（比誘電率εr ＝9.8 ）から成る誘電体基板上に長さ
（壁厚み）×幅×厚みが0.5ｍｍ×1.0 ｍｍ×0.51ｍｍ
のアルミナから成る壁部材が接合され、誘電体基板の下
面に厚み約10μｍのタングステンと厚み２〜６μｍのＮ
ｉ＋Ａｕメッキから成る接地導体が、上面には同様の材
料から成る一対の線路導体が、内部には内層線路導体お
よび内層線路導体の両端と一対の線路導体の各端部とを
電気的に接続する貫通導体がそれぞれ形成された、本発
明の高周波用入出力端子を作製した。ここで、一対の線
路導体の幅Ｗ1 は0.2 ｍｍ、内層線路導体の幅Ｗ2 は0.
08ｍｍ、貫通導体の径は0.1 ｍｍ、貫通導体の長さｔは
0.125 ｍｍとした。また、貫通導体の間隔は、47ＧＨｚ
の高周波信号の空気中での波長λが6.38ｍｍであり、誘
電率が9.0 として誘電体内での波長λの４分の１が0.53
ｍｍとなることから、0.53ｍｍに設定した。これによ
り、本発明の高周波用入出力端子としての高周波用入出
力端子Ａを作製した。
【００５８】また、比較例の高周波用入出力端子とし
て、上記とほぼ同様にして、マイクロストリップ線路で
ある一対の線路導体を誘電体基板と壁部材との間に形成
したストリップ線路で接続した従来の構成の高周波用入
出力端子Ｂを作製した。
【００５９】これらの高周波用入出力端子ＡおよびＢに
対して、高周波用半導体素子収納用パッケージの入出力
部に適用した結果として、０〜110 ＧＨｚの周波数帯域
について、市販のネットワークアナライザにプローバを
付け、接触測定可能なような変換基板を前後に取り付け
ることにより、反射損失（１端子当たりのReturn Loss
）の周波数特性を得た。また、同様の測定方法によ
り、入力した信号のうちの伝送された量の評価指標とし
て、挿入損失（１端子当たりのInsertion Loss）の周波
数特性を得た。
【００６０】これらの結果について、まず本発明の高周
波用入出力端子Ａの反射損失の周波数特性および挿入損
失の周波数特性をそれぞれ図５（ａ）および（ｂ）に線
図で示す。なお、これらの図において横軸は０〜110 Ｇ
Ｈｚの範囲の周波数（単位：ＧＨｚ）、縦軸は反射損失
または挿入損失（単位：ｄＢ）を表わしている。
【００６１】図５に示す結果より、本発明の高周波用入
出力端子Ａによれば、目標とする周波数47ＧＨｚを中心
に約５ＧＨｚの範囲（±2.5 ＧＨｚ）で、反射損失は−
15ｄＢ以下に、挿入損失は−1.0 ｄＢ以上になっている
ことから、目標とする使用高周波信号である周波数47Ｇ
Ｈｚの高周波信号に対して良好な伝送特性を有している
ことが分かる。
【００６２】次に、本発明の高周波用入出力端子Ａと比
較例の高周波用入出力端子Ｂについての反射損失の周波
数特性および挿入損失の周波数特性の比較をそれぞれ図
６（ａ）および（ｂ）に線図で示す。なお、これらの図
において横軸は０〜65ＧＨｚの範囲の周波数（単位：Ｇ
Ｈｚ）、縦軸は反射損失または挿入損失（単位：ｄＢ）
を表わしており、高周波用入出力端子Ａの特性曲線を実
線で、高周波用入出力端子Ｂの特性曲線を破線で示して
いる。
【００６３】図６に示す結果より、目標とする周波数47
ＧＨｚを中心に約５ＧＨｚの範囲（±2.5 ＧＨｚ）にお
いて、高周波用入出力端子Ｂにおいては約50ＧＨｚ付近
でスロットによる共振が発生したことによるディッピン
グが出現しており、高周波信号の伝送特性を劣化させて
いるのに対し、本発明の高周波用入出力端子Ａによれ
ば、高周波用入出力端子Ｂに見られるような共振現象が
起こらず、必要な周波数帯である47ＧＨｚ±2.5 ＧＨｚ
において良好な伝送特性を有するものであることが分か
る。
【００６４】また、従来の高周波用入出力端子Ｂにおい
ては誘電体基板と壁部材との間にデラミネーション（口
あき）の発生が見られたのに対し、本発明の高周波用入
出力端子Ａでは全く見られず、本発明の高周波用入出力
端子によれば誘電体基板と壁部材との接着強度が大き
く、シール部の信頼性が高いことも確認できた。
【００６５】さらに、高周波用入出力端子ＡおよびＢに
対する高温高湿度バイアス試験として、例えば線路導体
−接地導体間にバイアス電圧を常時印加しつつ常温常湿
中放置→65℃95％ＲＨ中放置→常温常湿中放置のサイク
ルを30サイクル程度繰り返したところ、高周波用入出力
端子Ｂにおいては製作上のばらつきによって線路導体が
壁部材に入り込む部位でコロージョンが発生したものが
見られたのに対し、本発明の高周波用入出力端子Ａでは
線路導体にコロージョンの発生は見られず、線路導体の
断線の恐れもないことが確認できた。
【００６６】以上により、本発明の高周波用入出力端子
によれば、ハーメチックシール部の接着強度を向上して
熱ストレスによるシールの損傷を防止することができる
とともに、所望の特定の周波数帯の高周波信号に対して
優れた伝送特性を有し、しかもコロージョンによる線路
導体の断線が発生しない、高信頼性の高周波用入出力端
子であることが確認できた。
【００６７】なお、本発明は以上の例に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲で種々の変更
・改良を施すことは何ら差し支えない。
【００６８】
【発明の効果】本発明の高周波用入出力端子によれば、
誘電体基板と壁部材との間に線路導体が介在しないため
に両者の接着強度が高まってその接合を強固なものとす
ることができ、デラミネーションが発生したり、半導体
素子収納用パッケージに使用した場合に半導体素子の実
装やキャップシールあるいは２次実装の際に熱ストレス
が加わってもハーメチックシール部のシールが損なわれ
ることがない、ハーメチックシール部として高い信頼性
の気密封止構造を有するものとなる。
【００６９】また、ミリ波帯のような周波数の高い領域
に対しても、誘電体基板上の線路導体の幅に対して内層
線路導体の幅を非常に小さくする必要がなく、しかも線
路導体や内層線路導体・貫通導体の形状も複雑なもので
はないので、製造上のばらつきによる伝搬モードの相違
や反射損失や挿入損失の増大がなく、使用高周波信号に
対する良好な伝送特性を得ることができるとともに、ス
ロットの共振等の誘電体の共振が特定の周波数帯に発生
することがなく、高周波信号の伝送特性を劣化させてし
まうこともない。
【００７０】さらに、線路導体は壁部材の下に入り込む
部分を有しておらず、露出している線路導体にメッキ層
を被着させる場合にその露出表面全体をメッキ層により
完全に覆うとともにその厚みも均一に形成することが容
易なため、コロージョンにより下地導体層の金属が溶出
して線路導体が断線してしまうこともない。
【００７１】以上により、本発明によれば、ハーメチッ
クシール部である壁部材の接着強度を向上してデラミネ
ーションの発生や熱ストレスによるシールの損傷を防止
することができるとともに、所望の特定の周波数帯の使
用高周波信号に対して優れた伝送特性を有し、しかもコ
ロージョンによる線路導体の断線が発生しない、高信頼
性の高周波用入出力端子を提供することができた。
【００７２】また、本発明の高周波用半導体素子収納用
パッケージによれば、その高周波用入出力端子部の構造
として上記の本発明に係る高周波用入出力端子の構造を
具備していることから、同様にハーメチックシール部と
して高い信頼性の気密封止構造を有し、使用高周波信号
に対する良好な伝送特性を得ることができ、いわゆるコ
ロージョンにより下地導体層の金属が溶出して線路導体
が断線してしまうこともない。
【００７３】以上により、本発明によれば、ハーメチッ
クシール部の接着強度を向上してデラミネーションの発
生や熱ストレスによるシールの損傷を防止することがで
きるとともに、所望の特定の周波数帯の高周波信号に対
して優れた伝送特性を有し、しかもコロージョンによる
線路導体の断線が発生しない、高信頼性の高周波用半導
体素子収納用パッケージを提供することができた。
【図面の簡単な説明】
【図１】本発明の高周波用入出力端子の実施の形態の一
例を示す分解斜視図である。
【図２】本発明の高周波用入出力端子の実施の形態の一
例を示す断面図である。
【図３】本発明の高周波用半導体素子収納用パッケージ
の実施の形態の一例を示す斜視図である。
【図４】本発明の高周波用半導体素子収納用パッケージ
の実施の形態の他の例を示す斜視図である。
【図５】（ａ）および（ｂ）はそれぞれ本発明の高周波
用入出力端子の反射損失および挿入損失の周波数特性を
示す線図である。
【図６】（ａ）および（ｂ）はそれぞれ本発明の高周波
用入出力端子と比較例の高周波用入出力端子との挿入損
失および挿入損失の周波数特性を示す線図である。
【符号の説明】 １、14、23・・・・・誘電体基板 ２、15、26・・・・・壁部材 ３、16、24・・・・・接地導体 ４、17、22・・・・・線路導体 ５・・・・・・・・・内層線路導体 ６、18、25・・・・・貫通導体 10・・・・・・・・・基板 10ａ・・・・・・・・・搭載部 11・・・・・・・・・枠体 12・・・・・・・・・入出力端子取付部 13・・・・・・・・・高周波用入出力端子 20・・・・・・・・・誘電体基板 20ａ・・・・・・・・・搭載部 21・・・・・・・・・誘電体枠体

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 下面に接地導体を有する誘電体基板と、
    該誘電体基板の上面に接合され、誘電体または導電体か
    ら成る壁部材と、前記誘電体基板の上面の前記壁部材の
    両側に互いに一直線状に形成された一対の線路導体と、
    前記誘電体基板の内部で前記壁部材の下方に前記一対の
    線路導体と一直線状かつ平行に形成され、両端が前記一
    対の線路導体の前記壁部材の両側の各端部とそれぞれ貫
    通導体により電気的に接続された内層線路導体とから成
    り、前記貫通導体の間隔が使用高周波信号の波長の４分
    の１とされていることを特徴とする高周波用入出力端
    子。
  2. 【請求項２】 上面に高周波用半導体素子を搭載するた
    めの搭載部を有する基板と、該基板上に前記搭載部を囲
    むように接合された枠体と、該枠体を切り欠いて形成さ
    れ、その底面を導電性とした入出力端子取付部と、該入
    出力端子取付部に嵌着された請求項１記載の高周波用入
    出力端子とから成ることを特徴とする高周波用半導体素
    子収納用パッケージ。
  3. 【請求項３】 下面に接地導体を有し、上面に高周波用
    半導体素子を搭載するための搭載部を有する誘電体基板
    と、該誘電体基板の上面に前記搭載部を囲むように接合
    された誘電体枠体と、前記誘電体基板の上面の前記誘電
    体枠体の両側に互いに一直線状に形成された一対の線路
    導体と、前記誘電体基板の内部で前記誘電体枠体の下方
    に前記一対の線路導体と一直線状かつ平行に形成され、
    両端が前記一対の線路導体の前記誘電体枠体の両側の各
    端部とそれぞれ貫通導体により電気的に接続された内層
    線路導体とから成り、前記貫通導体の間隔が使用高周波
    信号の波長の４分の１とされていることを特徴とする高
    周波用半導体素子収納用パッケージ。
JP9233153A 1997-08-28 1997-08-28 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ Pending JPH1174396A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9233153A JPH1174396A (ja) 1997-08-28 1997-08-28 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
US09/140,791 US6369324B1 (en) 1997-08-28 1998-08-27 High-frequency input/output feedthrough and package for housing a high-frequency semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9233153A JPH1174396A (ja) 1997-08-28 1997-08-28 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JPH1174396A true JPH1174396A (ja) 1999-03-16

Family

ID=16950556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9233153A Pending JPH1174396A (ja) 1997-08-28 1997-08-28 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ

Country Status (2)

Country Link
US (1) US6369324B1 (ja)
JP (1) JPH1174396A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332511A (ja) * 1999-05-20 2000-11-30 Kyocera Corp 高周波伝送線路の接続構造
JP2007266417A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 半導体パッケージ
JP2011243628A (ja) * 2010-05-14 2011-12-01 Nippon Telegr & Teleph Corp <Ntt> 高周波パッケージ
JP2012234879A (ja) * 2011-04-28 2012-11-29 Kyocera Corp 素子収納用パッケージおよびこれを備えた半導体装置
WO2014002763A1 (ja) * 2012-06-29 2014-01-03 株式会社村田製作所 高周波信号線路
WO2014002766A1 (ja) * 2012-06-29 2014-01-03 株式会社村田製作所 高周波信号線路
KR20200046964A (ko) * 2018-10-26 2020-05-07 삼성전자주식회사 신호 전송기 및 이를 구비하는 반도체 소자 검사 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627987B1 (en) * 2001-06-13 2003-09-30 Amkor Technology, Inc. Ceramic semiconductor package and method for fabricating the package
US7294904B1 (en) * 2005-02-10 2007-11-13 Xilinx, Inc. Integrated circuit package with improved return loss
JP2008262989A (ja) * 2007-04-10 2008-10-30 Toshiba Corp 高周波回路基板
DE102008045055A1 (de) * 2007-12-07 2009-06-10 Samsung Electro-Mechanics Co., Ltd., Suwon Elektromagnetische Bandgap-Struktur und Leiterplatte
US8653649B2 (en) * 2009-09-29 2014-02-18 Kyocera Corporation Device housing package and mounting structure
EP2624293B1 (en) * 2010-09-28 2018-03-07 Kyocera Corporation Semiconductor device housing package and electronic apparatus using the same
CN102544666B (zh) 2010-10-21 2016-06-15 朗美通运营有限责任公司 宽带非共面馈通
JP2015149649A (ja) * 2014-02-07 2015-08-20 株式会社東芝 ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置
JP2015149650A (ja) * 2014-02-07 2015-08-20 株式会社東芝 ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置
JP6283094B2 (ja) * 2014-03-13 2018-02-21 京セラ株式会社 電子部品収納用パッケージおよび電子装置
EP3093267B1 (de) * 2015-05-12 2019-08-07 Airbus Defence and Space GmbH Elektronisches hochfrequenz bauelement

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5822741A (ja) 1981-08-05 1983-02-10 Nissan Motor Co Ltd サイドマ−カランプの保護装置
US4487999A (en) * 1983-01-10 1984-12-11 Isotronics, Inc. Microwave chip carrier
US4611186A (en) * 1983-09-08 1986-09-09 Motorola, Inc. Noncontacting MIC ground plane coupling using a broadband virtual short circuit gap
US4525766A (en) * 1984-01-25 1985-06-25 Transensory Devices, Inc. Method and apparatus for forming hermetically sealed electrical feedthrough conductors
JP2732264B2 (ja) 1988-09-24 1998-03-25 富士重工業株式会社 無段変速機の油圧制御装置
JPH03212006A (ja) * 1990-01-17 1991-09-17 Sony Corp 高周波回路用パッケージ
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
JPH04180401A (ja) * 1990-11-15 1992-06-26 Hitachi Ltd 高周波伝送線路
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
JPH05183301A (ja) 1991-12-26 1993-07-23 Fujitsu Ltd 極超短波帯用パッケージ入出力部の構造
US5367764A (en) * 1991-12-31 1994-11-29 Tessera, Inc. Method of making a multi-layer circuit assembly
US5499005A (en) * 1994-01-28 1996-03-12 Gu; Wang-Chang A. Transmission line device using stacked conductive layers
JPH10173410A (ja) * 1996-12-12 1998-06-26 Sharp Corp ストリップ線路を用いた伝送回路
US5923234A (en) * 1997-10-27 1999-07-13 Lockheed Martin Corp. Hermetic feedthrough using three-via transmission lines

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332511A (ja) * 1999-05-20 2000-11-30 Kyocera Corp 高周波伝送線路の接続構造
JP2007266417A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 半導体パッケージ
JP2011243628A (ja) * 2010-05-14 2011-12-01 Nippon Telegr & Teleph Corp <Ntt> 高周波パッケージ
JP2012234879A (ja) * 2011-04-28 2012-11-29 Kyocera Corp 素子収納用パッケージおよびこれを備えた半導体装置
WO2014002763A1 (ja) * 2012-06-29 2014-01-03 株式会社村田製作所 高周波信号線路
WO2014002766A1 (ja) * 2012-06-29 2014-01-03 株式会社村田製作所 高周波信号線路
US9583809B2 (en) 2012-06-29 2017-02-28 Murata Manufacturing Co., Ltd. High-frequency signal line
US9583810B2 (en) 2012-06-29 2017-02-28 Murata Manufacturing Co., Ltd High-frequency signal line
KR20200046964A (ko) * 2018-10-26 2020-05-07 삼성전자주식회사 신호 전송기 및 이를 구비하는 반도체 소자 검사 장치

Also Published As

Publication number Publication date
US6369324B1 (en) 2002-04-09

Similar Documents

Publication Publication Date Title
JP3500268B2 (ja) 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
JPH1174396A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
US5574314A (en) Packaged semiconductor device including shielded inner walls
US5451818A (en) Millimeter wave ceramic package
JP3493301B2 (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2532230B2 (ja) 高周波用回路素子密封パッケ―ジとその製造方法
US6936921B2 (en) High-frequency package
JP2000049560A (ja) 水晶発振器
JP3439969B2 (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2003152124A (ja) 高周波用パッケージ
JP3441192B2 (ja) 電子部品用メタルパッケージ
JP3935082B2 (ja) 高周波用パッケージ
JP3618046B2 (ja) 高周波回路用パッケージ
JP4454144B2 (ja) 高周波回路用パッケージ
JP3725983B2 (ja) 高周波回路用パッケージ
JP2000183488A (ja) ハイブリッドモジュール
JP3398315B2 (ja) 高周波素子収納用パッケージ
JP2001189405A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP4363717B2 (ja) 高周波半導体装置
JPH11339898A (ja) 高周波用入出力端子および高周波回路用パッケージ
JP4127589B2 (ja) 高周波半導体装置用パッケージおよび高周波半導体装置
JPH11204691A (ja) 高周波用入出力端子および高周波半導体装置用パッケージ
JP3638528B2 (ja) 半導体素子収納用パッケージ
JP3628254B2 (ja) 半導体素子収納用パッケージ
JPH11265961A (ja) 高周波用表面実装型配線基板