JP2532230B2 - 高周波用回路素子密封パッケ―ジとその製造方法 - Google Patents
高周波用回路素子密封パッケ―ジとその製造方法Info
- Publication number
- JP2532230B2 JP2532230B2 JP62025254A JP2525487A JP2532230B2 JP 2532230 B2 JP2532230 B2 JP 2532230B2 JP 62025254 A JP62025254 A JP 62025254A JP 2525487 A JP2525487 A JP 2525487A JP 2532230 B2 JP2532230 B2 JP 2532230B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- ceramic
- leads
- nickel
- frequency circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Casings For Electric Apparatus (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は固体部品用の、特に高周波に用いる密封パッ
ケージと、このようなパッケージの製造方法に関する。
ケージと、このようなパッケージの製造方法に関する。
マイクロ波工業において、ディスクリートな小型信号
部品及びデバイスに用いられているパッケージには数種
の異なるものがある。これらパッケージは限界周波数の
範囲が6GHzから20GHzであり、非常に信頼性に信頼性の
高いセラミック・パッケージから廉価なプラスティック
・パッケージまでに亘っている。しかしながら、現在ま
で、密封構造を持つこと、小型であること、装着
が容易であること、マイクロストリップとの適合性を
有すること、最高20GHzまで動作可能なように構成で
きること、環境試験に関するJAN−Ｓ要件に合致する
頑強さと信頼性を持たせることが可能であること等の、
このようなパッケージについての望ましい特徴を全て備
えているパッケージを入手することはできなかった。
部品及びデバイスに用いられているパッケージには数種
の異なるものがある。これらパッケージは限界周波数の
範囲が6GHzから20GHzであり、非常に信頼性に信頼性の
高いセラミック・パッケージから廉価なプラスティック
・パッケージまでに亘っている。しかしながら、現在ま
で、密封構造を持つこと、小型であること、装着
が容易であること、マイクロストリップとの適合性を
有すること、最高20GHzまで動作可能なように構成で
きること、環境試験に関するJAN−Ｓ要件に合致する
頑強さと信頼性を持たせることが可能であること等の、
このようなパッケージについての望ましい特徴を全て備
えているパッケージを入手することはできなかった。
問題は、これらの特徴に関する要件が互いに矛盾しが
ちであることであった。密封し且つJAN−Ｓの要件に合
わせるには、リードの強度を高め且つ密封用空間を設け
るためにパッケージを通常かなり大きくしなければなら
ない。逆に、最高20GHzまで動作させるには、空洞発信
が生起しないように、パッケージを非常に小さくしなけ
ればならない。また、リード間の寄生キャパシンタンス
を、0.05pFの程度と非常に小さくしなければならない
が、密封セラミック・パッケージ材誘導電率はかなり高
く、従って線路結合を最小に維持しなければならない。
20GHzの範囲で良好に動作させるには、リードは50Ωの
伝送線路に近接していなければならないが、このことは
密封材に関して物理的・電気的制約を課すことになり、
密封の実施を一層困難にする。
ちであることであった。密封し且つJAN−Ｓの要件に合
わせるには、リードの強度を高め且つ密封用空間を設け
るためにパッケージを通常かなり大きくしなければなら
ない。逆に、最高20GHzまで動作させるには、空洞発信
が生起しないように、パッケージを非常に小さくしなけ
ればならない。また、リード間の寄生キャパシンタンス
を、0.05pFの程度と非常に小さくしなければならない
が、密封セラミック・パッケージ材誘導電率はかなり高
く、従って線路結合を最小に維持しなければならない。
20GHzの範囲で良好に動作させるには、リードは50Ωの
伝送線路に近接していなければならないが、このことは
密封材に関して物理的・電気的制約を課すことになり、
密封の実施を一層困難にする。
従来、上に掲げた特徴を、その全部ではないが、いく
つかを備えている数種のパッケージが存在している。従
来のあるパッケージはセラミック基体を有し、リードを
ろう付けする一側面がメタライズされている。ビーム・
リード・ダイオードをリードに直接取付け、エポキシを
一滴施してダイオードを覆う。このパッケージはインダ
クタンスとキャパシタンスが小さく小型でもあるが、JA
N−Ｓの要件を満たしておらず、またエポキシ皮膜は密
封封止を形成しないので密封性がない。
つかを備えている数種のパッケージが存在している。従
来のあるパッケージはセラミック基体を有し、リードを
ろう付けする一側面がメタライズされている。ビーム・
リード・ダイオードをリードに直接取付け、エポキシを
一滴施してダイオードを覆う。このパッケージはインダ
クタンスとキャパシタンスが小さく小型でもあるが、JA
N−Ｓの要件を満たしておらず、またエポキシ皮膜は密
封封止を形成しないので密封性がない。
別のアプローチは、部品を保持する空洞を備えている
同時焼成したセラミック基体を用いるパッケージであ
る。この構造は密封性が良好でリードも強く、従ってJA
N−Ｓの環境要件を満たしている。しかしながら、この
構造ではリードを基体の裏側にろう付けしなければなら
ず、また金属の蓋をソレダ封止するための金属化封止リ
ングが必要である。このように、パッケージにはメタラ
イザされた３つの表面があり、これらの表面の幾何学的
構造が、その過剰な線路結合を発生させ、それにより、
比較的大きな寄生インダクタンスとキャパシタンスを作
り出している。寄生インダクタンスとキャパシタンスが
大きく、大型であるため、この種のパッケージは12GHz
を越える用途に使用することはできない。またこのパッ
ケージの個々の部品コスト及び製造コストが比較的高
い。
同時焼成したセラミック基体を用いるパッケージであ
る。この構造は密封性が良好でリードも強く、従ってJA
N−Ｓの環境要件を満たしている。しかしながら、この
構造ではリードを基体の裏側にろう付けしなければなら
ず、また金属の蓋をソレダ封止するための金属化封止リ
ングが必要である。このように、パッケージにはメタラ
イザされた３つの表面があり、これらの表面の幾何学的
構造が、その過剰な線路結合を発生させ、それにより、
比較的大きな寄生インダクタンスとキャパシタンスを作
り出している。寄生インダクタンスとキャパシタンスが
大きく、大型であるため、この種のパッケージは12GHz
を越える用途に使用することはできない。またこのパッ
ケージの個々の部品コスト及び製造コストが比較的高
い。
第３のアプローチによるパッケージは、周波数範囲が
18GHzを越え、またJAN−Ｓレベルの試験に適合している
が、製造に非常に費用がかかり、その寄生キャパシタン
スとインダクタンスが比較的高く、更に回路内に装着し
試験することが困難である。このパッケージは、複数個
の金属ラグ（1ug）をその中にはんだ付けできるよう
に、両端にメタライゼーションを備えたセラミックの円
筒である。デバイスを端部ラグのうちの１個に装着し、
結合ワイヤをそのデバイスから第２の端部ラグまで延ば
す。次いでその第２のラグをはんだ付けして封止を行
う。
18GHzを越え、またJAN−Ｓレベルの試験に適合している
が、製造に非常に費用がかかり、その寄生キャパシタン
スとインダクタンスが比較的高く、更に回路内に装着し
試験することが困難である。このパッケージは、複数個
の金属ラグ（1ug）をその中にはんだ付けできるよう
に、両端にメタライゼーションを備えたセラミックの円
筒である。デバイスを端部ラグのうちの１個に装着し、
結合ワイヤをそのデバイスから第２の端部ラグまで延ば
す。次いでその第２のラグをはんだ付けして封止を行
う。
更に他のアプローチでは、セラミック基体の両側にメ
タライゼーションを備えたパケージが提供され、上部の
メタライゼーションをデバイス装着用、底部のメタライ
ゼーションをリードのろう付け用としている。空洞のあ
る蓋をソルダ・ガラス・シールを用いて上面に取付け
る。従って、このパッケージは密封されており、JAN−
Ｓの要件に合致しているが、これもまた寄生インダクタ
ンスとキャパシタンスが大きく、従って12GHzを越える
用途に使用することはできない。
タライゼーションを備えたパケージが提供され、上部の
メタライゼーションをデバイス装着用、底部のメタライ
ゼーションをリードのろう付け用としている。空洞のあ
る蓋をソルダ・ガラス・シールを用いて上面に取付け
る。従って、このパッケージは密封されており、JAN−
Ｓの要件に合致しているが、これもまた寄生インダクタ
ンスとキャパシタンスが大きく、従って12GHzを越える
用途に使用することはできない。
本発明は、密封されており、寄生インダクタンス及び
キャパシタンスが非常に小さく、小型で、50Ωの入出力
インピーダンスを有する入出力リードを備えることがで
き、装着に適している高周波回路素子用密封パッケージ
と、そのパッケージの製造方法を提供することを目的と
する。
キャパシタンスが非常に小さく、小型で、50Ωの入出力
インピーダンスを有する入出力リードを備えることがで
き、装着に適している高周波回路素子用密封パッケージ
と、そのパッケージの製造方法を提供することを目的と
する。
本発明の高周波回路素使用密封パッケージは、ソルダ
・ガラス・シールとともに密封されるセラミック基体と
セラミックの蓋から成る２部品パッケージである。セラ
ミック基体は上側にのみメタライゼーション領域を備え
ており、この領域にリードがろう付けされる。部品を収
容する空洞を備えた蓋とこの部品の接点は、直接リード
に取付けられる。蓋はろう付けされたリードの上方でソ
ルダ・ガラス（酸化鉛ガラス）・シールを用いて基体に
封止される。メタライゼーションを基体の単一面のみに
限定しているため、寄生キャパシタンスが非常に低くな
っている。リードをパッケージの中央部から出している
のでインダクタンスが非常に低く、従って有用な周波数
範囲が広くなる。リードをパッケージにろう付けするの
で、パッケージを非常に小さくできると共に、なおかつ
接着強度を高くすることができる。部品の接点を直接リ
ードに取付けることによってもパッケージが小さくなっ
ている。ソルダ・ガラスはリードとろう付け部にわたり
密封構造を形成し、頑強さを増してJAN−Ｓ試験の環境
要件を満たすのに役立っている。リードを基体にろう付
けすることにより基本的接着強度を得ているので、密封
に必要なソルダ・ガラス・シールの寸法を最小限にする
ことができ、従ってパッケージ全体の大きさを小さくし
また周波数範囲を広くすることができる。
・ガラス・シールとともに密封されるセラミック基体と
セラミックの蓋から成る２部品パッケージである。セラ
ミック基体は上側にのみメタライゼーション領域を備え
ており、この領域にリードがろう付けされる。部品を収
容する空洞を備えた蓋とこの部品の接点は、直接リード
に取付けられる。蓋はろう付けされたリードの上方でソ
ルダ・ガラス（酸化鉛ガラス）・シールを用いて基体に
封止される。メタライゼーションを基体の単一面のみに
限定しているため、寄生キャパシタンスが非常に低くな
っている。リードをパッケージの中央部から出している
のでインダクタンスが非常に低く、従って有用な周波数
範囲が広くなる。リードをパッケージにろう付けするの
で、パッケージを非常に小さくできると共に、なおかつ
接着強度を高くすることができる。部品の接点を直接リ
ードに取付けることによってもパッケージが小さくなっ
ている。ソルダ・ガラスはリードとろう付け部にわたり
密封構造を形成し、頑強さを増してJAN−Ｓ試験の環境
要件を満たすのに役立っている。リードを基体にろう付
けすることにより基本的接着強度を得ているので、密封
に必要なソルダ・ガラス・シールの寸法を最小限にする
ことができ、従ってパッケージ全体の大きさを小さくし
また周波数範囲を広くすることができる。
パッケージの組立てステップを実行する順序は本発明
の目的を達成する上で重要である。リードをアルミナ基
体にろう付けすること、JAN−Ｓ要件に合わせるように
リードに金めっきすること、及び密封ソルダ・ガラス・
シールに適する表面を提供することは相矛盾しているた
めに、問題が生じる。
の目的を達成する上で重要である。リードをアルミナ基
体にろう付けすること、JAN−Ｓ要件に合わせるように
リードに金めっきすること、及び密封ソルダ・ガラス・
シールに適する表面を提供することは相矛盾しているた
めに、問題が生じる。
本発明によれば、この困難は特定の順序で清掃、めっ
きを行うことと、密封領域のニッケル面を金めっき期間
中フォトレジスト層で保護することにより克服される。
ろう付け部とリードをまずニッケルめっきする。次にソ
ルダ・ガラス・シールが作られる領域にフォトレジスト
・マスク層を施し、そしてフォトレジストを硬化させ
る。ニッケルめっきを還元し金めっきを施す。次に、フ
ォトレジスト層を除去し、シール領域のニッケルめっき
とアルミナを露出させ、それにより蓋をソルダ・ガラス
で取付け、効果的な密封構造を形成する。
きを行うことと、密封領域のニッケル面を金めっき期間
中フォトレジスト層で保護することにより克服される。
ろう付け部とリードをまずニッケルめっきする。次にソ
ルダ・ガラス・シールが作られる領域にフォトレジスト
・マスク層を施し、そしてフォトレジストを硬化させ
る。ニッケルめっきを還元し金めっきを施す。次に、フ
ォトレジスト層を除去し、シール領域のニッケルめっき
とアルミナを露出させ、それにより蓋をソルダ・ガラス
で取付け、効果的な密封構造を形成する。
第１図は本発明による高周波回路素子用密封パッケー
ジの斜視図である。第１図に示す、本発明の技術にり製
作したマイクロ波用個別部品のためのパッケージは、個
別部品を取付ける基体11と、この個別部品を収納する空
洞を備えた蓋13から構成されている。リード15及び17は
基本11の上面にろう付けされ、部品をそれを取付けるべ
き回路に接続している。ソルダ・ガラス（酸化鉛ガラ
ス）の層19は基体11と蓋13の間を密封している。
ジの斜視図である。第１図に示す、本発明の技術にり製
作したマイクロ波用個別部品のためのパッケージは、個
別部品を取付ける基体11と、この個別部品を収納する空
洞を備えた蓋13から構成されている。リード15及び17は
基本11の上面にろう付けされ、部品をそれを取付けるべ
き回路に接続している。ソルダ・ガラス（酸化鉛ガラ
ス）の層19は基体11と蓋13の間を密封している。
基体11と蓋13は誘電率が8.5の96％アルミナから作ら
れている。リード15と17は熱膨張係数がアルミナと等し
いコバール（Kovar）合金（ASTM合金F15）で作られてい
る。仕上がったパッケージでは、リード15と17はJAN−
Ｓの環境要件に合致するように金めっきされている。
れている。リード15と17は熱膨張係数がアルミナと等し
いコバール（Kovar）合金（ASTM合金F15）で作られてい
る。仕上がったパッケージでは、リード15と17はJAN−
Ｓの環境要件に合致するように金めっきされている。
リード15と17の基体上部への取付とリード15と17の間
の部品25の取付を第２図に示す。第２図に示す実施例で
は、基体11は厚さ約0.038cmの八角形のアルミナ・ウェ
ーハである。基体が八角形であることにより、ろう付け
領域上の応力が分散され、最大対角線寸法を比較的小さ
くし、ソルダ・ガラス・シールを収容する空間を提供
し、更にろう付け作業中リードをメタライゼーション・
パッド上に整列させるのに使用することができる隅角部
が提供される。２つのメタライゼーション・パッド21及
び23を基体11の上面に付着させ、リード15と17をろう付
けするための表面を与える。メタライゼーション・パッ
ドには任意の適切な金属を使用することができるが、タ
ングステンが特に有利であることがわかっている。基体
11の底面又は側面にはメタライゼーションが存在せず、
これによりパッケージの寄生インダクタンスとキャパシ
タンスが最小限になることに注目されたい。
の部品25の取付を第２図に示す。第２図に示す実施例で
は、基体11は厚さ約0.038cmの八角形のアルミナ・ウェ
ーハである。基体が八角形であることにより、ろう付け
領域上の応力が分散され、最大対角線寸法を比較的小さ
くし、ソルダ・ガラス・シールを収容する空間を提供
し、更にろう付け作業中リードをメタライゼーション・
パッド上に整列させるのに使用することができる隅角部
が提供される。２つのメタライゼーション・パッド21及
び23を基体11の上面に付着させ、リード15と17をろう付
けするための表面を与える。メタライゼーション・パッ
ドには任意の適切な金属を使用することができるが、タ
ングステンが特に有利であることがわかっている。基体
11の底面又は側面にはメタライゼーションが存在せず、
これによりパッケージの寄生インダクタンスとキャパシ
タンスが最小限になることに注目されたい。
リード15と17は基体11の上面でメタライゼーション・
パッド21と23にろう付けされる。発明者は、CuSilろう
付け材が基体とリードの間で非常に良好な接着と結合力
を提供することを見出した。ろう付け後、リードと露出
したろう材は電解ニッケルまたは無電解ニッケルでニッ
ケルめっきされる。このリード及び露出したろう材の上
のニッケル層がソルダ・ガラスとともに密封を行う。
パッド21と23にろう付けされる。発明者は、CuSilろう
付け材が基体とリードの間で非常に良好な接着と結合力
を提供することを見出した。ろう付け後、リードと露出
したろう材は電解ニッケルまたは無電解ニッケルでニッ
ケルめっきされる。このリード及び露出したろう材の上
のニッケル層がソルダ・ガラスとともに密封を行う。
第２図はまた部品25のリード15及び17への取付けを示
している。第６図は第２図のAAに沿った断面図である。
部品25は、図示した実施例ではビームリード・ダイオー
ドであるが、ビームリード27及び29を介してパッケージ
のリードに取付けられる。いくつかの取付け方法を使用
することができるが、シリーズ抵抗溶液が特によく適合
し、適切な技法であることがわかっている。
している。第６図は第２図のAAに沿った断面図である。
部品25は、図示した実施例ではビームリード・ダイオー
ドであるが、ビームリード27及び29を介してパッケージ
のリードに取付けられる。いくつかの取付け方法を使用
することができるが、シリーズ抵抗溶液が特によく適合
し、適切な技法であることがわかっている。
第２図はまたリード15及び17に金めっきする前にフォ
トレジストを付着させる区域31を示している。金めっき
後、フォトレジスト層を除去して、露出したアルミナ面
と、リード及びろう材の上のニッケルめっき面がその後
に残される。この領域にソルダ・ガラス・シールが形成
される。これらの面は蓋13を基体11に取付けるとき良好
な密封構造を形成する。
トレジストを付着させる区域31を示している。金めっき
後、フォトレジスト層を除去して、露出したアルミナ面
と、リード及びろう材の上のニッケルめっき面がその後
に残される。この領域にソルダ・ガラス・シールが形成
される。これらの面は蓋13を基体11に取付けるとき良好
な密封構造を形成する。
蓋13の構造を第３図に示す。蓋13は部品25を収容する
空間となる空洞35を備えた、厚さ約0.038cmのアルミナ
の円板である。ソルダ・ガラスのリング37が空洞35を取
り囲む底面壁39に付着させられている。部品25を空洞35
の内部に密封するため、ソルダ・ガラス・リング37が領
域31の上方に被さるように蓋13を基体11に載せ、次にア
センブリを加熱してソルダ・ガラスを流動させ密封を形
成する。この作業は、例えば、赤外線ベルト炉内で行う
ことができる。図示した実施例では、ソルダ・ガラスは
T191BF族中の酸化鉛ガラス（相当品はKC−402とSG−20
2）である。このガラスは強度が良好で、封止温度が低
く（約420℃）、誘電率が比較的小さい（12.2）ことが
わかった。
空間となる空洞35を備えた、厚さ約0.038cmのアルミナ
の円板である。ソルダ・ガラスのリング37が空洞35を取
り囲む底面壁39に付着させられている。部品25を空洞35
の内部に密封するため、ソルダ・ガラス・リング37が領
域31の上方に被さるように蓋13を基体11に載せ、次にア
センブリを加熱してソルダ・ガラスを流動させ密封を形
成する。この作業は、例えば、赤外線ベルト炉内で行う
ことができる。図示した実施例では、ソルダ・ガラスは
T191BF族中の酸化鉛ガラス（相当品はKC−402とSG−20
2）である。このガラスは強度が良好で、封止温度が低
く（約420℃）、誘電率が比較的小さい（12.2）ことが
わかった。
JAN−Ｓの要件（最小８オンスの引張り力）に合致し
且つマイクロ波の動作に対する大きさの制約を満たすの
に充分な接着強度を得るためには、基体にリードをろう
付けすることが重要である。リードを基体の上面にろう
付けすれば寄生キャパシタンスを最小に保ち、また表面
実装及びマイクロストリップ取付構造において入出力イ
ンピーダンスを50Ωとすることができる。更に、部品を
取付けると同じ基体側にリードをろう付けすることによ
り、基体底面にろう付けされたリードを基体上面に取付
けた部品に接続させるために基体の両面にメタライゼー
ションを行うことから生じる問題が回避される。ソルダ
・ガラス・シールを基体上面のリードの上方に置けば、
リードの接着を助け、また組立て後に行うリード整形の
ためのリードの強度に対する安全余裕を与えるところの
付加的な強度を提供する。しかし、ソルダ・ガラス・シ
ールと共通の面上にリードを設けると、リードに金めっ
きしなければならないというJAN−Ｓ要件のため問題が
生じる。
且つマイクロ波の動作に対する大きさの制約を満たすの
に充分な接着強度を得るためには、基体にリードをろう
付けすることが重要である。リードを基体の上面にろう
付けすれば寄生キャパシタンスを最小に保ち、また表面
実装及びマイクロストリップ取付構造において入出力イ
ンピーダンスを50Ωとすることができる。更に、部品を
取付けると同じ基体側にリードをろう付けすることによ
り、基体底面にろう付けされたリードを基体上面に取付
けた部品に接続させるために基体の両面にメタライゼー
ションを行うことから生じる問題が回避される。ソルダ
・ガラス・シールを基体上面のリードの上方に置けば、
リードの接着を助け、また組立て後に行うリード整形の
ためのリードの強度に対する安全余裕を与えるところの
付加的な強度を提供する。しかし、ソルダ・ガラス・シ
ールと共通の面上にリードを設けると、リードに金めっ
きしなければならないというJAN−Ｓ要件のため問題が
生じる。
この問題が起こるのは、リードをアルミナ基体にろう
付けすること、リードに金めっきしてJAN−Ｓの要件に
合わせること、密封ソルダ・ガラス・シールに適する表
面を与えることという矛盾した要件のためである。ソル
ダ・ガラスは金またはろう材といっしょでは密封構造を
形成しない。リード上に密封構造を形成するには、リー
ドとろう材をニッケルめっきしなければならない。しか
し、JAN−Ｓ規格を満たすためには、リードはその上に
金めっきを施さなければならない。もし金めっきをソル
ダ・ガラス・シールを行ってから行おうとすると、ニッ
ケルめっきのソルダ・ガラスによって覆われていない区
域は酸化物が除去さればならない。しかし、還元試薬が
酸化鉛ガラスを腐蝕し、密封性、機械的強度、及び電気
絶縁性が損なわれる可能性がある。他方、酸化鉛ガラス
は金めっきされた面といっしょでは密封構造を形成しな
いから、もしソルダ・ガラス・シールを行う前に金めっ
きを行えば、効果的な密封構造を形成するのが困難にな
る可能性がある。
付けすること、リードに金めっきしてJAN−Ｓの要件に
合わせること、密封ソルダ・ガラス・シールに適する表
面を与えることという矛盾した要件のためである。ソル
ダ・ガラスは金またはろう材といっしょでは密封構造を
形成しない。リード上に密封構造を形成するには、リー
ドとろう材をニッケルめっきしなければならない。しか
し、JAN−Ｓ規格を満たすためには、リードはその上に
金めっきを施さなければならない。もし金めっきをソル
ダ・ガラス・シールを行ってから行おうとすると、ニッ
ケルめっきのソルダ・ガラスによって覆われていない区
域は酸化物が除去さればならない。しかし、還元試薬が
酸化鉛ガラスを腐蝕し、密封性、機械的強度、及び電気
絶縁性が損なわれる可能性がある。他方、酸化鉛ガラス
は金めっきされた面といっしょでは密封構造を形成しな
いから、もしソルダ・ガラス・シールを行う前に金めっ
きを行えば、効果的な密封構造を形成するのが困難にな
る可能性がある。
本発明はこの問題を、めっきと清掃ステップを特定の
順序で行い、そして金めっきステップ中密封表面を遮蔽
するための保護被覆形成ステップを追加することによっ
て克服している。ろう材とリードを先ずめっきする。次
にソルダ・ガラス・シールを行う領域にフォトレジスト
・マスク層を施し、このフォトレジストを硬化する。ニ
ッケルめっきを還元し金めっきを施す。次に、フォトレ
ジスト層を除去して封止領域内にニッケルめっきとアル
ミナ表面を露出させる。それにより蓋をソルダ・ガラス
と共に取付けて効果的な密封構造を形成する。
順序で行い、そして金めっきステップ中密封表面を遮蔽
するための保護被覆形成ステップを追加することによっ
て克服している。ろう材とリードを先ずめっきする。次
にソルダ・ガラス・シールを行う領域にフォトレジスト
・マスク層を施し、このフォトレジストを硬化する。ニ
ッケルめっきを還元し金めっきを施す。次に、フォトレ
ジスト層を除去して封止領域内にニッケルめっきとアル
ミナ表面を露出させる。それにより蓋をソルダ・ガラス
と共に取付けて効果的な密封構造を形成する。
パッケージを組立てるプロセスは第４図に示す流れ図
に従って進められる。先ず、ステップ101でメタライゼ
ーション層21と23をアルミナ基体11の上面に付着させ
る。次に、ステップ102で、リードと露出したろう材を
電解ニッケルまたは無電解ニッケルを用いてニッケルめ
っきする。これにより、リード上のコバール及びろう材
面上に、後にソルダ・ガラスで密封構造を形成する表面
が得られる。次に、ステップ104で、蓋と基体の間に酸
化鉛ガラス・シールが形成されることになる領域31（第
２図を参照）のニッケルめっき層上にフォトレジスト層
を設ける。フォトレジストはリードが密封構造を貫通す
る場所のニッケルめっき面を保護し、それらの場所が金
めっきされないようにする。次に、ステップ105で、リ
ード15及び17上の露出したニッケルめっきを強力な還元
材、例えば、塩酸の25％溶液で還元する。次に、ステッ
プ106で、リードを金めっきする。パッケージがあまり
厳密な規格を適用されず金めっきを必要としない場合に
は、リードを該当する規格に合致するある他の可溶金
属、例えばすず、でめっきすることができる。金めっき
した後、ステップ107で、フォトレジスト層を除去し、
下層のニッケルめっきとアルミナ面を露出させる。次
に、ステップ108で、部品25をリード15と17の間に溶接
する。以前に述べたように、シリーズ抵抗溶接はこの作
業に特に有用な技術であることが明らかになっている。
最後に、ステップ109で、下面に酸化鉛ソルダ・ガラス
・リング37が付いている蓋13を、部品25の上に被さるよ
うにして基体11の上面に載せる。そしてアセンブリを加
熱し、ソルダ・ガラスが流動して、蓋13と、ニッケルめ
っきしたリードとろう材と基体11の露出したアルミナ面
の間に密封構造が形成されるようにする。これで、パッ
ケージ部品は最終段階であるリード整形、リードのトリ
ミング、及び電気的試験を行い得る状態になる。
に従って進められる。先ず、ステップ101でメタライゼ
ーション層21と23をアルミナ基体11の上面に付着させ
る。次に、ステップ102で、リードと露出したろう材を
電解ニッケルまたは無電解ニッケルを用いてニッケルめ
っきする。これにより、リード上のコバール及びろう材
面上に、後にソルダ・ガラスで密封構造を形成する表面
が得られる。次に、ステップ104で、蓋と基体の間に酸
化鉛ガラス・シールが形成されることになる領域31（第
２図を参照）のニッケルめっき層上にフォトレジスト層
を設ける。フォトレジストはリードが密封構造を貫通す
る場所のニッケルめっき面を保護し、それらの場所が金
めっきされないようにする。次に、ステップ105で、リ
ード15及び17上の露出したニッケルめっきを強力な還元
材、例えば、塩酸の25％溶液で還元する。次に、ステッ
プ106で、リードを金めっきする。パッケージがあまり
厳密な規格を適用されず金めっきを必要としない場合に
は、リードを該当する規格に合致するある他の可溶金
属、例えばすず、でめっきすることができる。金めっき
した後、ステップ107で、フォトレジスト層を除去し、
下層のニッケルめっきとアルミナ面を露出させる。次
に、ステップ108で、部品25をリード15と17の間に溶接
する。以前に述べたように、シリーズ抵抗溶接はこの作
業に特に有用な技術であることが明らかになっている。
最後に、ステップ109で、下面に酸化鉛ソルダ・ガラス
・リング37が付いている蓋13を、部品25の上に被さるよ
うにして基体11の上面に載せる。そしてアセンブリを加
熱し、ソルダ・ガラスが流動して、蓋13と、ニッケルめ
っきしたリードとろう材と基体11の露出したアルミナ面
の間に密封構造が形成されるようにする。これで、パッ
ケージ部品は最終段階であるリード整形、リードのトリ
ミング、及び電気的試験を行い得る状態になる。
パッケージを組立てる別の方法を第５図に流れ図で示
す。この方法は非ビームリード・デバイスに特に適して
いる。このプロセスでは、金めっきをパッケージがソル
ダ・ガラスで密封されてから行う。リードを密封領域31
で選択的にニッケルめっきし、金めっきすべきリードの
部分にコバール物質を露出させおく。かわり、リード及
びろう材の密封域の部分をニッケルめっきした皿に銀め
っきしてもよく、あるいは部品を結合ワイヤでリードに
接続する場合には、銀めっきをしてもよい。こうしてか
らパッケージを封止する。この後でコバールを還元して
金めっきに備えなければならない。しかし、コバールを
還元するには、酸化鉛ソルダ・ガラスを侵さないもっと
弱い還元剤を使用することができる。
す。この方法は非ビームリード・デバイスに特に適して
いる。このプロセスでは、金めっきをパッケージがソル
ダ・ガラスで密封されてから行う。リードを密封領域31
で選択的にニッケルめっきし、金めっきすべきリードの
部分にコバール物質を露出させおく。かわり、リード及
びろう材の密封域の部分をニッケルめっきした皿に銀め
っきしてもよく、あるいは部品を結合ワイヤでリードに
接続する場合には、銀めっきをしてもよい。こうしてか
らパッケージを封止する。この後でコバールを還元して
金めっきに備えなければならない。しかし、コバールを
還元するには、酸化鉛ソルダ・ガラスを侵さないもっと
弱い還元剤を使用することができる。
第５図を参照すると、メタライゼーションとろう付け
のステップ201と202は最初の実施例と同様に行われる。
次に、ステップ203で、リードを第２図に示す区域31で
選択的にニッケルめっきまたは銀めっきする。これは、
めっきされないで残すべき表面をめっき作業中マスクす
ることによって行われる。次に、ステップ204で、部品2
5をリード15と17に取付ける。次に、ステップ205で、蓋
13を最初の実施例のステップ109のように基体11に封止
する。これで裸のコバール・リードが密封されたパケー
ジから突出していることになる。次に、ステップ206
で、コバール・リードを還元剤、例えば、硫酸の50％溶
液で還元する。この還元剤はニッケル鍍金面を還元する
のに使用する塩酸溶液ほど強くはなく、酸化鉛ソルダ・
ガラス・シールを劣化させない。還元後、ステップ207
で、コバールが金めっきされる。最後に、ステップ208
で、パッケージした部品は、最終段階のリード整形、リ
ードのトリミング、及び電気的試験を行い得る状態にな
っている。
のステップ201と202は最初の実施例と同様に行われる。
次に、ステップ203で、リードを第２図に示す区域31で
選択的にニッケルめっきまたは銀めっきする。これは、
めっきされないで残すべき表面をめっき作業中マスクす
ることによって行われる。次に、ステップ204で、部品2
5をリード15と17に取付ける。次に、ステップ205で、蓋
13を最初の実施例のステップ109のように基体11に封止
する。これで裸のコバール・リードが密封されたパケー
ジから突出していることになる。次に、ステップ206
で、コバール・リードを還元剤、例えば、硫酸の50％溶
液で還元する。この還元剤はニッケル鍍金面を還元する
のに使用する塩酸溶液ほど強くはなく、酸化鉛ソルダ・
ガラス・シールを劣化させない。還元後、ステップ207
で、コバールが金めっきされる。最後に、ステップ208
で、パッケージした部品は、最終段階のリード整形、リ
ードのトリミング、及び電気的試験を行い得る状態にな
っている。
ここに図示し説明したパッケージは２本リードの部品
を示したが、パッケージは多数リード部品にも等しく適
用できる。八角形状の基体は最大８本のリードを持つ部
品に特に適している。
を示したが、パッケージは多数リード部品にも等しく適
用できる。八角形状の基体は最大８本のリードを持つ部
品に特に適している。
以上詳細に説明したように、本発明によれば、寄生イ
ンダクタンスと寄生キヤパシタンスが低く且つ小型なパ
ッケージが提供される。このパッケージは密封されてお
り、しかもリードは頑丈に取付けられており、また実施
例の説明中で述べたようにJAN−Ｓ規格の各種の要件を
満たすようにすることができるため、JAN−Ｓ規格の厳
重な環境試験要件を満足するように構成することができ
る。更に、本願発明のパッケージの構成部品と組立てプ
ロセスは特に自動生産に適合するようになっているの
で、パッケージの個別部品及び製造の費用を非常に低く
することができる。
ンダクタンスと寄生キヤパシタンスが低く且つ小型なパ
ッケージが提供される。このパッケージは密封されてお
り、しかもリードは頑丈に取付けられており、また実施
例の説明中で述べたようにJAN−Ｓ規格の各種の要件を
満たすようにすることができるため、JAN−Ｓ規格の厳
重な環境試験要件を満足するように構成することができ
る。更に、本願発明のパッケージの構成部品と組立てプ
ロセスは特に自動生産に適合するようになっているの
で、パッケージの個別部品及び製造の費用を非常に低く
することができる。
第１図は本発明の一実施例の高周波回路素子用密封パッ
ケージの斜視図、第２図は第１図に示したパッケージの
上面図と側面図、第３図は第１図に示したパッケージの
断面図、第４図は本発明の一実施例の方法を示す流れ
図、第５図は本発明の別実施例を示す流れ図、第６図は
第２図のＡ−Ａ線に沿った断面図である。 11:基体 13:蓋 15,17:リード 21,23:メタライゼーション層 25:部品 27,29:ビームリード 31:区域 35:空洞 37:ソルダ・ガラス・リング 39:底面壁
ケージの斜視図、第２図は第１図に示したパッケージの
上面図と側面図、第３図は第１図に示したパッケージの
断面図、第４図は本発明の一実施例の方法を示す流れ
図、第５図は本発明の別実施例を示す流れ図、第６図は
第２図のＡ−Ａ線に沿った断面図である。 11:基体 13:蓋 15,17:リード 21,23:メタライゼーション層 25:部品 27,29:ビームリード 31:区域 35:空洞 37:ソルダ・ガラス・リング 39:底面壁
Claims (3)
- 【請求項１】金属化された領域を上面に備えるセラミッ
ク基体と、 前記金属化された領域にろう付けされる高周波用回路素
子を実装・接続されためのリードであって、前記ろう付
け部分の表面と共にニッケルのめっきされる部分と前記
基体の上面の端を越えて延びる金属めっきされた部分と
を有するものと、 前記高周波用回路素子を収容する空洞と前記空洞の周囲
でソルダ・ガラスの層によって前記基体の上面に密着さ
れる底面を備えたセラミック蓋であって、前記ソルダ・
ガラスが前記セラミック蓋のセラミック表面、前記リー
ド及びろう付け部分のニッケルめっきされた表面、及び
前記セラミック基体のセラミック上面の間を密封封止す
るものと、 からなることを特徴とする高周波用回路素子密封パッケ
ージ。 - 【請求項２】セラミックの基体、高周波用回路素子を接
続し実装する金属リード及び前記高周波用回路素子を覆
うセラミックの蓋を備えた部品密封パッケージの製造方
法において、 前記基体の上面にリード取付け用の金属領域を付着する
工程と、 前記金属領域にリードをろう付けする工程と、 前記リードと露出したろう付け部分をニッケルめっきす
る工程と、 前記基体上面の密封すべき領域にフォトレジストを付着
させ、前記フォトレジストによって覆われないリードの
ニッケルめっきされた表面を還元する工程と、 前記還元されたリードの表面を金属めっきする工程と、 金属めっきされていない前記リードのニッケルめっきさ
れた表面を露出するためにフォトレジストを除去する工
程と、 前記リードに電気部品を実装する工程と、 ソルダ・ガラスの層であって、前記蓋のセラミック表
面、前記リード及びろう付け部分のニッケルめっきされ
た表面、及び前記基体のセラミック上面の間を密封封止
するものを介して前記基体に前記蓋を取付ける工程と、 を備えたことを特徴とする高周波用回路素子密封パッケ
ージの製造方法。 - 【請求項３】セラミックの基体、高周波用回路素子を接
続し実装する金属リード及び前記電気部品を覆うセラミ
ックの蓋を備えた高周波用回路素子密封パッケージの製
造方法において、 前記基体の上面にリード取付け用の金属領域を付着する
工程と、 前記金属領域にリードをろう付けする工程と、 密封される領域においてのみ前記リードと露出したろう
付け部分を選択的にニッケルめっきする工程と、 前記リードに高周波用回路素子を実装する工程と、 ソルダ・ガラスの層であって、前記蓋のセラミック表
面、前記リードおよびろう付け部分のニッケルめっきさ
れた表面、及び前記基体のセラミック上面の間を密封封
止するものを介して前記基体に前記蓋を取付ける工程
と、 密封セラミックパッケージから延出するリードの表面を
還元する工程と、 前記還元されたリードの表面を金属めっきする工程と、 からなることを特徴とする高周波用回路素子密封パッケ
ージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/826,419 US4722137A (en) | 1986-02-05 | 1986-02-05 | High frequency hermetically sealed package for solid-state components |
| US826419 | 1986-02-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62241354A JPS62241354A (ja) | 1987-10-22 |
| JP2532230B2 true JP2532230B2 (ja) | 1996-09-11 |
Family
ID=25246489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62025254A Expired - Lifetime JP2532230B2 (ja) | 1986-02-05 | 1987-02-05 | 高周波用回路素子密封パッケ―ジとその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4722137A (ja) |
| EP (1) | EP0235504B1 (ja) |
| JP (1) | JP2532230B2 (ja) |
| DE (1) | DE3777857D1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2632100B1 (fr) * | 1988-05-25 | 1992-02-21 | Schlumberger Ind Sa | Procede de realisation d'une carte a memoire electronique et cartes a memoire electronique obtenue par la mise en oeuvre dudit procede |
| US5103291A (en) * | 1989-08-30 | 1992-04-07 | Hewlett-Packard Company | Hermetically sealed package for electronic components |
| US5105260A (en) * | 1989-10-31 | 1992-04-14 | Sgs-Thomson Microelectronics, Inc. | Rf transistor package with nickel oxide barrier |
| US5369059A (en) * | 1989-12-08 | 1994-11-29 | Cray Research, Inc. | Method for constructing a reduced capacitance chip carrier |
| WO1991009423A1 (en) * | 1989-12-08 | 1991-06-27 | Cray Research, Inc. | Improved reduced capacitance chip carrier |
| FR2673765A1 (fr) * | 1991-03-05 | 1992-09-11 | Thomson Composants Militaires | Boitier de circuit integre a connexion de puissance. |
| US5337387A (en) * | 1993-05-27 | 1994-08-09 | The United States Of America As Represented By The United States Department Of Energy | Method for the continuous processing of hermetic fiber optic components and the resultant fiber optic-to-metal components |
| TW312045B (en) | 1995-04-25 | 1997-08-01 | Texas Instruments Inc | Radiant chamber and method for lid seal in ceramic packaging |
| IT1274573B (it) * | 1995-05-25 | 1997-07-17 | Sits Soc It Telecom Siemens | Processo di fabbricazione di moduli circuitali ibridi includenti dispositivi elettronici in chip |
| US6226452B1 (en) | 1997-05-19 | 2001-05-01 | Texas Instruments Incorporated | Radiant chamber for simultaneous rapid die attach and lead frame embed for ceramic packaging |
| US7166388B2 (en) * | 2000-02-02 | 2007-01-23 | Quallion Llc | Brazed ceramic seal for batteries |
| US6607843B2 (en) | 2000-02-02 | 2003-08-19 | Quallion Llc | Brazed ceramic seal for batteries with titanium-titanium-6A1-4V cases |
| US7041413B2 (en) * | 2000-02-02 | 2006-05-09 | Quallion Llc | Bipolar electronics package |
| WO2001082397A1 (en) * | 2000-04-26 | 2001-11-01 | Quallion, Llc | Lithium battery suitable for hybrid electric vehicles |
| US20090014867A1 (en) * | 2007-07-10 | 2009-01-15 | Casey Krawiec | Seal ring for glass wall microelectronics package |
| CN102544884B (zh) * | 2011-12-23 | 2015-04-01 | 富士康(昆山)电脑接插件有限公司 | 电连接器、电连接器壳体及其表面处理的方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1514273B2 (de) * | 1964-08-21 | 1974-08-22 | Nippon Electric Co., Ltd., Tokio | Halbleiteranordmng |
| US3405224A (en) * | 1966-04-20 | 1968-10-08 | Nippon Electric Co | Sealed enclosure for electronic device |
| US3560808A (en) * | 1968-04-18 | 1971-02-02 | Motorola Inc | Plastic encapsulated semiconductor assemblies |
| US3665592A (en) * | 1970-03-18 | 1972-05-30 | Vernitron Corp | Ceramic package for an integrated circuit |
| US3748544A (en) * | 1972-02-14 | 1973-07-24 | Plessey Inc | Laminated ceramic high-frequency semiconductor package |
| JPS5758783B2 (ja) * | 1973-02-22 | 1982-12-11 | Nippon Electric Co | |
| US3936864A (en) * | 1973-05-18 | 1976-02-03 | Raytheon Company | Microwave transistor package |
| US4023198A (en) * | 1974-08-16 | 1977-05-10 | Motorola, Inc. | High frequency, high power semiconductor package |
| JPS5382170A (en) * | 1976-12-28 | 1978-07-20 | Ngk Insulators Ltd | Method of producing coupled type ic ceramic package |
| US4246697A (en) * | 1978-04-06 | 1981-01-27 | Motorola, Inc. | Method of manufacturing RF power semiconductor package |
| JPS5851424B2 (ja) * | 1979-09-14 | 1983-11-16 | 富士通株式会社 | 半導体装置 |
| US4355463A (en) * | 1980-03-24 | 1982-10-26 | National Semiconductor Corporation | Process for hermetically encapsulating semiconductor devices |
| JPS5817649A (ja) * | 1981-07-24 | 1983-02-01 | Fujitsu Ltd | 電子部品パツケ−ジ |
| JPS5821847A (ja) * | 1981-07-31 | 1983-02-08 | Nec Corp | 電子部品取付用構成体の製造方法 |
| JPS58186951A (ja) * | 1982-04-24 | 1983-11-01 | Toshiba Corp | 電子部品のパッケ−ジング方法 |
| US4537863A (en) * | 1983-08-10 | 1985-08-27 | Nippon Electric Glass Company, Ltd. | Low temperature sealing composition |
| JPS60127752A (ja) * | 1983-12-14 | 1985-07-08 | Ngk Spark Plug Co Ltd | ＩＣパツケ−ジリ−ド部のΝｉメツキ |
-
1986
- 1986-02-05 US US06/826,419 patent/US4722137A/en not_active Expired - Fee Related
-
1987
- 1987-01-12 DE DE8787100267T patent/DE3777857D1/de not_active Expired - Lifetime
- 1987-01-12 EP EP87100267A patent/EP0235504B1/en not_active Expired - Lifetime
- 1987-02-05 JP JP62025254A patent/JP2532230B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3777857D1 (de) | 1992-05-07 |
| EP0235504A1 (en) | 1987-09-09 |
| US4722137A (en) | 1988-02-02 |
| EP0235504B1 (en) | 1992-04-01 |
| JPS62241354A (ja) | 1987-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4925024A (en) | Hermetic high frequency surface mount microelectronic package | |
| JP2532230B2 (ja) | 高周波用回路素子密封パッケ―ジとその製造方法 | |
| US5578869A (en) | Components for housing an integrated circuit device | |
| US5602059A (en) | Semiconductor device and method for manufacturing same | |
| US6271579B1 (en) | High-frequency passband microelectronics package | |
| JPH10501102A (ja) | Ｂｇａ ｉ／ｏ ｒｆポートフォーマットとセラミックス基板技術とを使用した９０ｇｈｚまでの周波数領域のマイクロ波回路用の低コスト高性能パッケージ | |
| JPH1174396A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| EP0235503B1 (en) | Hermetic high frequency surface mount microelectronic package | |
| JP2534881B2 (ja) | 気密封止回路装置 | |
| JP2970723B2 (ja) | 半導体パッケージおよびその製造方法 | |
| WO1996030942A1 (en) | Components for housing an integrated circuit device | |
| US5103291A (en) | Hermetically sealed package for electronic components | |
| EP1018762A2 (en) | Semiconductor device and fabrication method thereof | |
| JP2000183488A (ja) | ハイブリッドモジュール | |
| JPH04188652A (ja) | 高周波素子用パッケージの製造方法と高周波素子用パッケージ | |
| JPS61198656A (ja) | 半導体装置 | |
| EP1054447A1 (en) | Surface mount millimeter wave IC package | |
| JPH06112337A (ja) | 半導体装置用パッケージ | |
| JPS6236290Y2 (ja) | ||
| JP3440136B2 (ja) | 集合電子部品 | |
| JPS6336688Y2 (ja) | ||
| JPH02177351A (ja) | 半導体装置の容器 | |
| JPS6174354A (ja) | 高周波デバイス用パツケ−ジ | |
| JP2000091466A (ja) | 半導体パッケージ |