JPS6336688Y2 - - Google Patents
Info
- Publication number
- JPS6336688Y2 JPS6336688Y2 JP18119482U JP18119482U JPS6336688Y2 JP S6336688 Y2 JPS6336688 Y2 JP S6336688Y2 JP 18119482 U JP18119482 U JP 18119482U JP 18119482 U JP18119482 U JP 18119482U JP S6336688 Y2 JPS6336688 Y2 JP S6336688Y2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- conductive
- metallized layer
- metallized
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000919 ceramic Substances 0.000 claims description 56
- 239000004065 semiconductor Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 238000005219 brazing Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 238000007789 sealing Methods 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 5
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NEIHULKJZQTQKJ-UHFFFAOYSA-N [Cu].[Ag] Chemical compound [Cu].[Ag] NEIHULKJZQTQKJ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Casings For Electric Apparatus (AREA)
Description
【考案の詳細な説明】
本考案は半導体素子、特に高周波半導体素子を
収容するセラミツクパツケージに関する。
収容するセラミツクパツケージに関する。
従来、半導体素子用セラミツクパツケージとし
て第１図に示すように、アルミナ、ベリリアを主
成分とするセラミツク基板１上に、半導体素子の
電極用メタライズ２、その電極用メタライズ２か
ら延設される導通メタライズ層３およびその導通
メタライズ層３の端部に金属リード４がろう接さ
れているとともにその金属リード４と電極用メタ
ライズ２との間に半導体素子（図示せず）を気密
封着するためのセラミツク枠体５が設けられてい
る半導体素子用セラミツクパツケージ６が使用さ
れており、さらにこの半導体素子用セラミツクパ
ツケージ６のセラミツク基板１に放熱性の向上お
よび他の電子回路に接続するためのスタツド７を
設けたものも使用されている。
て第１図に示すように、アルミナ、ベリリアを主
成分とするセラミツク基板１上に、半導体素子の
電極用メタライズ２、その電極用メタライズ２か
ら延設される導通メタライズ層３およびその導通
メタライズ層３の端部に金属リード４がろう接さ
れているとともにその金属リード４と電極用メタ
ライズ２との間に半導体素子（図示せず）を気密
封着するためのセラミツク枠体５が設けられてい
る半導体素子用セラミツクパツケージ６が使用さ
れており、さらにこの半導体素子用セラミツクパ
ツケージ６のセラミツク基板１に放熱性の向上お
よび他の電子回路に接続するためのスタツド７を
設けたものも使用されている。
ところが導通メタライズ層はタングステンある
いはモリブデンを主成分とするため電気抵抗が高
く高周波半導体素子の場合、その損失が大きくな
る欠点がある。このため導通メタライズ層の面積
を大きくすることが行われるがセラミツク基板の
大きさに限定されるので制限がある。
いはモリブデンを主成分とするため電気抵抗が高
く高周波半導体素子の場合、その損失が大きくな
る欠点がある。このため導通メタライズ層の面積
を大きくすることが行われるがセラミツク基板の
大きさに限定されるので制限がある。
このため第２図に示すようにセラミツク基板１
上のセラミツク枠体５に金属リード４の貫通孔を
設け、その貫通孔の周面にメタライズ層を形成
し、金属リード４を導通メタライズ層３およびそ
の貫通孔にろう接する構造の半導体素子用セラミ
ツクパツケージが提案されている（実公昭54−
38857号公報）。ところがこの種のパツケージは導
通メタライズ層の電気抵抗を低減する効果を有す
るが、半導体素子を気密封止するためには金属リ
ードとセラミツク枠体の貫通孔との間は気密ろう
接する必要があり、このためにはセラミツク枠体
の貫通孔の寸法精度が高いことが要求される。
上のセラミツク枠体５に金属リード４の貫通孔を
設け、その貫通孔の周面にメタライズ層を形成
し、金属リード４を導通メタライズ層３およびそ
の貫通孔にろう接する構造の半導体素子用セラミ
ツクパツケージが提案されている（実公昭54−
38857号公報）。ところがこの種のパツケージは導
通メタライズ層の電気抵抗を低減する効果を有す
るが、半導体素子を気密封止するためには金属リ
ードとセラミツク枠体の貫通孔との間は気密ろう
接する必要があり、このためにはセラミツク枠体
の貫通孔の寸法精度が高いことが要求される。
一般にセラミツクは金属に較べて寸法精度のよ
いものを得ることは困難であり、この要求を満た
すためには特別のセラミツクの加工あるいは要求
を満たすものの選別を必要とし経済的でない。
いものを得ることは困難であり、この要求を満た
すためには特別のセラミツクの加工あるいは要求
を満たすものの選別を必要とし経済的でない。
本考案はこのような従来のセラミツクパツケー
ジの欠点を解消し、電気特性の改善と気密封止に
すぐれた半導体素子用セラミツクパツケージを提
供することを目的としたものである。
ジの欠点を解消し、電気特性の改善と気密封止に
すぐれた半導体素子用セラミツクパツケージを提
供することを目的としたものである。
本考案はセラミツク基板上に半導体素子の電極
用メタライズ、その電極用メタライズから延設さ
れる導通メタライズ層およびその導通メタライズ
層の端部において金属リードが設けられるととも
に、その金属リードと電極用メタライズとの間に
半導体素子を気密封着するためのセラミツク枠体
が設けられる半導体素子用セラミツクパツケージ
において、セラミツク枠体の導通メタライズ部分
は内表面がメタライズされた凹部が設けられると
ともに、その凹部と導通メタライズ部とで囲れる
部分はろう材で気密充填されている半導体素子用
セラミツクパツケージである。
用メタライズ、その電極用メタライズから延設さ
れる導通メタライズ層およびその導通メタライズ
層の端部において金属リードが設けられるととも
に、その金属リードと電極用メタライズとの間に
半導体素子を気密封着するためのセラミツク枠体
が設けられる半導体素子用セラミツクパツケージ
において、セラミツク枠体の導通メタライズ部分
は内表面がメタライズされた凹部が設けられると
ともに、その凹部と導通メタライズ部とで囲れる
部分はろう材で気密充填されている半導体素子用
セラミツクパツケージである。
以下、本考案の詳細を実施例により説明する。
本考案の半導体素子用セラミツクパツケージ
（以下セラミツクパツケージと記す）は、第３図
に示すようにセラミツク基板１上に、半導体素子
のダイマウントおよびワイヤボンデイングされる
電極用メタライズ層２およびその電極用メタライ
ズから延設される導通メタライズ層３が設けられ
るとともに、セラミツク基板１の外周部上に金属
リード４が設けられる。
（以下セラミツクパツケージと記す）は、第３図
に示すようにセラミツク基板１上に、半導体素子
のダイマウントおよびワイヤボンデイングされる
電極用メタライズ層２およびその電極用メタライ
ズから延設される導通メタライズ層３が設けられ
るとともに、セラミツク基板１の外周部上に金属
リード４が設けられる。
金属リード４と電極用メタライズ層２との間で
セラミツク基板１および導通用メタライズ層３の
上には半導体素子を気密封止するためのセラミツ
ク枠体５が設けられる。そのセラミツク枠体５の
導通用メタライズ層３に当接される部分は凹部８
をなしその凹部の内周面にはメタライズ層が形成
される。その凹部と導通用メタライズ層３との間
にはろう材９が充填される。
セラミツク基板１および導通用メタライズ層３の
上には半導体素子を気密封止するためのセラミツ
ク枠体５が設けられる。そのセラミツク枠体５の
導通用メタライズ層３に当接される部分は凹部８
をなしその凹部の内周面にはメタライズ層が形成
される。その凹部と導通用メタライズ層３との間
にはろう材９が充填される。
このろう材９は導通用メタライズ層３より電気
抵抗が小さいものが選ばれ、例えば銀、金、銅あ
るいは銀−銅共晶合金等が用いられる。ろう材の
充填は気密封止されている必要があり、凹部８の
容積に応じたろう材をおき、ろう付温度まで加熱
することによつて達成される。気密性の向上から
は凹部の深さはろう材に気泡発生しない程度にお
いて小さいことが望ましい。
抵抗が小さいものが選ばれ、例えば銀、金、銅あ
るいは銀−銅共晶合金等が用いられる。ろう材の
充填は気密封止されている必要があり、凹部８の
容積に応じたろう材をおき、ろう付温度まで加熱
することによつて達成される。気密性の向上から
は凹部の深さはろう材に気泡発生しない程度にお
いて小さいことが望ましい。
ろう材の溶融は、金属リード４を導通用メタラ
イズ層３にろう付すると同時に行なうことができ
る。ろう材の溶融によつてセラミツク枠体５内の
導通メタライズ層３へろう材が拡がると半導体素
子から導通メタライズ層３上にワイヤボンデイン
グが困難となつたり、凹部での気密封止ができな
くなることがあるので、第４図に示すようにセラ
ミツク枠体５の内周面に沿つた導通メタライズ層
３上にセラミツク絶縁層１０を設けることが有効
である。
イズ層３にろう付すると同時に行なうことができ
る。ろう材の溶融によつてセラミツク枠体５内の
導通メタライズ層３へろう材が拡がると半導体素
子から導通メタライズ層３上にワイヤボンデイン
グが困難となつたり、凹部での気密封止ができな
くなることがあるので、第４図に示すようにセラ
ミツク枠体５の内周面に沿つた導通メタライズ層
３上にセラミツク絶縁層１０を設けることが有効
である。
セラミツク基板１の形状は第３図に示すように
角板状、第４図に示すように円板状でもよい。セ
ラミツク基板１にスタツド７を設ける場合は、第
１図に示されるように、第３図のセラミツク基板
１の底面にメタライズ層を設けてスタツドをろう
接してもよく、第４図に示すようにセラミツク基
板１に開口部１１を設け、その開口部１１に半導
体素子を載置するための凸部７Ａを有するスタツ
ド７を配置してもよい。
角板状、第４図に示すように円板状でもよい。セ
ラミツク基板１にスタツド７を設ける場合は、第
１図に示されるように、第３図のセラミツク基板
１の底面にメタライズ層を設けてスタツドをろう
接してもよく、第４図に示すようにセラミツク基
板１に開口部１１を設け、その開口部１１に半導
体素子を載置するための凸部７Ａを有するスタツ
ド７を配置してもよい。
本考案のセラミツクパツケージは上記の説明で
明らかなように、電極用メタライズから金属リー
ドとの間の導通メタライズ層が、この導通メタラ
イズ層より電気抵抗の低いろう材で形成されてい
るため損失が少く、しかもそのろう材の形成はセ
ラミツク枠体に凹部を設けることによつて達成さ
れるので、特別な寸法精度を確保する必要がな
く、かつ気密封止される利点を有するセラミツク
パツケージである。
明らかなように、電極用メタライズから金属リー
ドとの間の導通メタライズ層が、この導通メタラ
イズ層より電気抵抗の低いろう材で形成されてい
るため損失が少く、しかもそのろう材の形成はセ
ラミツク枠体に凹部を設けることによつて達成さ
れるので、特別な寸法精度を確保する必要がな
く、かつ気密封止される利点を有するセラミツク
パツケージである。
第１図および第２図はそれぞれ従来の半導体素
子用セラミツクパツケージで各図においてＡは正
面図、Ｂは断面図で、第３図および第４図はそれ
ぞれ本考案の実施例を示す半導体素子用セラミツ
クパツケージで各図においてＡは正面図、Ｂは断
面図である。 １……セラミツク基板、２……電極用メタライ
ズ、３……導通メタライズ層、４……金属リー
ド、５……セラミツク枠体、６……半導体素子用
セラミツクパツケージ、７……スタツド、８……
凹部、９……ろう材、１０……セラミツク絶縁
層。
子用セラミツクパツケージで各図においてＡは正
面図、Ｂは断面図で、第３図および第４図はそれ
ぞれ本考案の実施例を示す半導体素子用セラミツ
クパツケージで各図においてＡは正面図、Ｂは断
面図である。 １……セラミツク基板、２……電極用メタライ
ズ、３……導通メタライズ層、４……金属リー
ド、５……セラミツク枠体、６……半導体素子用
セラミツクパツケージ、７……スタツド、８……
凹部、９……ろう材、１０……セラミツク絶縁
層。
Claims (1)
- 【実用新案登録請求の範囲】 １ セラミツク基板上に半導体素子の電極用メタ
ライズ、その電極用メタライズから延設される
導通メタライズ層およびその導通メタライズ層
の端部において金属リードが設けられるととも
に、その金属リードと電極用メタライズとの間
に半導体素子を気密封着するためのセラミツク
枠体が設けられる半導体素子用セラミツクパツ
ケージにおいて、セラミツク枠体の導通メタラ
イズ部分は内表面がメタライズされた凹部が設
けられるとともに、その凹部と導通メタライズ
部とで囲れる部分はろう材で気密充填されてい
ることを特徴とする半導体素子用セラミツクパ
ツケージ。 ２ セラミツク枠体内の導通メタライズ層上に
は、セラミツク絶縁層が被覆されている実用新
案登録請求の範囲第１項記載の半導体素子用セ
ラミツクパツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18119482U JPS5984847U (ja) | 1982-11-30 | 1982-11-30 | 半導体素子用セラミツクパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18119482U JPS5984847U (ja) | 1982-11-30 | 1982-11-30 | 半導体素子用セラミツクパツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5984847U JPS5984847U (ja) | 1984-06-08 |
| JPS6336688Y2 true JPS6336688Y2 (ja) | 1988-09-28 |
Family
ID=30392690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18119482U Granted JPS5984847U (ja) | 1982-11-30 | 1982-11-30 | 半導体素子用セラミツクパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5984847U (ja) |
-
1982
- 1982-11-30 JP JP18119482U patent/JPS5984847U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5984847U (ja) | 1984-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0143607B1 (en) | Semiconductor package | |
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| EP0488783A2 (en) | Lead frame for semiconductor device comprising a heat sink | |
| US4266090A (en) | All metal flat package | |
| JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
| US5406120A (en) | Hermetically sealed semiconductor ceramic package | |
| JP3336982B2 (ja) | 半導体装置およびその製造方法 | |
| US3303265A (en) | Miniature semiconductor enclosure | |
| US5200640A (en) | Hermetic package having covers and a base providing for direct electrical connection | |
| US4857988A (en) | Leadless ceramic chip carrier | |
| JPS6336688Y2 (ja) | ||
| JPH0382060A (ja) | 半導体装置 | |
| US6051784A (en) | Semiconductor package | |
| USRE29325E (en) | Hermetic power package | |
| JPH083009Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JP2543149Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JPH0739235Y2 (ja) | プラグイン型半導体素子収納用パッケージ | |
| JP2666588B2 (ja) | 半導体装置 | |
| JP2728585B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003309205A (ja) | セラミックパッケージ | |
| JPH03248449A (ja) | ヒートシンク搭載型半導体装置 | |
| JPS6120768Y2 (ja) | ||
| JP2000277872A (ja) | 配線基板 |