JP2728585B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2728585B2
JP2728585B2 JP3310566A JP31056691A JP2728585B2 JP 2728585 B2 JP2728585 B2 JP 2728585B2 JP 3310566 A JP3310566 A JP 3310566A JP 31056691 A JP31056691 A JP 31056691A JP 2728585 B2 JP2728585 B2 JP 2728585B2
Authority
JP
Japan
Prior art keywords
metal
semiconductor element
insulating frame
insulating
base member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3310566A
Other languages
English (en)
Other versions
JPH05152460A (ja
Inventor
清茂 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP3310566A priority Critical patent/JP2728585B2/ja
Publication of JPH05152460A publication Critical patent/JPH05152460A/ja
Application granted granted Critical
Publication of JP2728585B2 publication Critical patent/JP2728585B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージの改良に関するもので
ある。
【0002】
【従来の技術】従来、半導体素子、特にLSI等の半導
体集積回路素子を収容するための半導体素子収納用パッ
ケージはアルミナセラミックス等の電気絶縁材料から成
り、その上面の略中央部に半導体素子13を収容するため
の凹部11a 及び該凹部11a 周辺から上面外周縁にかけて
導出されたタングステン、モリブデン、マンガン等の高
融点金属粉末から成るメタライズ配線層12を有する絶縁
基体11と、半導体素子13を外部電気回路に電気的に接続
するために前記メタライズ配線層12に銀ロウ等のロウ材
を介しロウ付けされたコバール金属や42アロイ等の金
属材料から成る外部リード端子14と、アルミナセラミッ
クス等の電気絶縁材料から成る蓋体15とから構成されて
おり、絶縁基体11の凹部11a 底面に半導体素子13を接着
材を介して取着固定するととも該半導体素子13の各電極
をボンディングワイヤ16を介してメタライズ配線層12に
電気的に接続させ、しかる後、絶縁基体11の上面に蓋体
15をガラス、樹脂等の封止材を介して接合させ、絶縁基
体11と蓋体15とから成る容器内部に半導体素子13を気密
に封止することによって最終製品としての半導体装置と
なる。
【0003】かかる半導体装置は通常、配線導体を被着
させた外部電気回路基板に貫通穴を形成しておき、該貫
通穴内に半導体素子収納用パッケージの外部リード端子
を挿通させ外部リード端子と配線導体とを電気的接続さ
せることによって内部に収容する半導体素子を外部電気
回路に接続するようになっている。
【0004】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージを使用した半導体装置
は内部に収容する半導体素子を外部電気回路に接続する
場合、配線導体を有する外部電気回路基板に外部リード
端子が挿通される貫通穴を予め形成しておかなければな
らず、該貫通穴の形成に極めて煩雑な作業を要するとい
う欠点を有してた。
【0005】また近時、半導体装置が組み込まれるコン
ピューター等の情報処理装置はその形状が急激に小形化
しており、これら情報処理装置内に組み込まれる半導体
装置も極めて小形、薄型のものとなり、半導体素子収納
用パッケージも小形、薄型のものが要求されるようにな
ってきた。
【0006】しかしながら、絶縁基体及び蓋体の厚みを
薄くし半導体素子収納用パッケージの薄型化を図った場
合、絶縁基体及び蓋体は通常、脆弱で機械的強度の弱い
アルミナセラミックスからなっていることから絶縁基体
や蓋体に外力が印加されると該絶縁基体等が破損して半
導体素子を収容する容器の気密封止が容易に破れ、その
結果、内部に収容する半導体素子を長期間にわたり正
常、且つ安定に作動させることができないという欠点も
有していた。
【0007】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に収容する半導体素子を長期間にわ
たり正常、且つ安定に作動させことができる薄型の半導
体素子収納用パッケージを提供することにある。
【0008】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは底面にメタライズ配線層の一部が導出し
た絶縁枠体の下方に金属製ベース部材を前記絶縁枠体の
開孔部を塞ぐようにして、且つ金属製ベース部材の下面
が絶縁枠体の下面より突出しないようにして取着させる
とともに絶縁枠体の上面に金属製キャップ部材を前記絶
縁枠体の開孔部を塞ぐようにして取着することを特徴と
するものである。
【0009】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 は本発明の半導体素子収納用パッケージの一実
施例を示す拡大断面図であり、1 は絶縁枠体、2 は金属
製ベース部材、3 は金属製キャップ部材である。
【0010】前記絶縁枠体1 はアルミナセラミックス等
の電気絶縁材料から成り、その中央部に半導体素子4 を
収容するための空所を形成する開孔部1aを有しており、
且つ該開孔部1a周辺から側面を介し底面にかけて複数個
のメタライズ配線層5 が被着されている。
【0011】前記絶縁基体1 は例えば、アルミナセラミ
ックスから成る場合、アルミナ(Al2 O 3 ) 、シリカ(Si
O2 ) 、カルシア(CaO) 、マグネシア(MgO) 等から成る
原料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状
となすとともにこれを従来周知のドクターブレード法や
カレンダーロール法等を採用することにってセラミック
グリーンシート( セラミック生シート) を形成し、しか
る後、前記セラミックグリーンシートに適当な打ち抜き
加工を施すとともに複数枚積層し、高温( 約1600℃) で
焼成することによって枠状に製作される。
【0012】また前記絶縁枠体1 に被着されたメタライ
ズ配線層5はタングステン、モリブデン、マンガン等の
高融点金属粉末から成り、該高融点金属粉末に有機溶
剤、溶媒を添加混合して得た金属ペーストを絶縁枠体1
と成るセラミックグリーンシートに予めスクリーン印刷
法を採用し所定パターンに印刷塗布しておくことによっ
て絶縁枠体1 の開孔部1a周辺から側面を介し底面にかけ
て被着形成される。
【0013】前記メタライズ配線層5 は内部に収容する
半導体素子4 を外部電気回路に電気的に接続する作用を
為し、絶縁基体1 の開孔部1a周辺には半導体素子4 の各
電極がボンディングワイヤ6 を介して接続され、また絶
縁基体1aの底面部は外部電気回路基板の配線導体に半田
等の接着材を介して接続される。
【0014】尚、前記メタライズ配線層5 はその露出す
る表面にニッケル(Ni)、金(Au)等の耐蝕性に優れ、且つ
良導電性である金属を1.0 乃至20.0μm の厚みに例え
ば、メッキ法により層着させておくとメタライズ配線層
5 の酸化腐食が有効に防止されるとともにメタライズ配
線層5 へのボンディングワイヤ6 の接続及び外部電気回
路基板の配線導体へのメタライズ配線層5 の接続が良
好、且つ強固となる。従って、前記メタライズ配線層5
の露出する表面にはニッケル、金等の耐蝕性に優れ、且
つ良導電性である金属を1.0 乃至20.0μm の厚みに層着
させておくことが好ましい。
【0015】前記絶縁枠体1 はまたその下方に金属製ベ
ース部材2が絶縁枠体1 の開孔部1aを塞ぐようにして、
且つ金属製ベース部材2 の下面が絶縁基体1 の下面より
突出しないようにして取着されており、該金属製ベース
部材2 の上面には半導体素子4 が接着材を介し載置固定
される。
【0016】前記金属製ベース部材2 は半導体素子4 を
支持する支持部材として作用するとともに半導体素子3
を収容する容器の開孔を塞ぐ一方の蓋部材として作用
し、コバール金属(Fe-Ni-Co 合金) 、42アロイ(Fe-Ni合
金) 、タングステン(W)、銅−タングステン合金(Cu-W
合金) 、モリブデン(Mo)等の金属材料で形成される。
【0017】前記金属製ベース部材2 はコバール金属等
の金属材料より成り、機械的強度が強いことから厚みを
薄くしても破損することはなく、その結果、半導体素子
4 を収容する容器の気密封止を完全として、且つ厚さを
薄いものとなすことができる。
【0018】また前記金属製ベース部材2 はその下面が
絶縁枠体2の下面より突出していないことから絶縁枠体1
の底面に位置するメタライズ配線層5 を外部電気回路
基板の配線導体に接合させることによって内部に収容す
る半導体素子4を外部電気回路に接続させる際、金属製
ベース部材2 が外部電気回路基板の他の配線導体に接触
して回路に電気的短絡を発生させたり、配線導体から内
部に収容する半導体素子4 に不要な電気が流れ、半導体
素子4 に破壊を起こさせたりすることはなくなる。従っ
て、内部に収容する半導体素子4 は絶縁枠体1 の底面に
位置するメタライズ配線層5 を外部電気回路基板の配線
導体に載置接合させる、所謂、表面実装で外部電気回路
に接続させることができ外部電気回路基板に外部リード
端子を挿通させる貫通穴をわざわざ設けておく必要もな
い。
【0019】更に前記金属製ベース部材2 はコバール金
属等の金属材料より成り、ノイズ等を遮断するシールド
効果を有していることから外部から金属製ベース部材2
を介して半導体素子4 にノイズ等が入り込もうとしても
該ノイズは金属製ベース部材2 で有効に遮断させ、半導
体素子4を正常に作動させることもできる。
【0020】尚、前記金属製ベース部材2 の絶縁枠体1
への取着は例えば、絶縁枠体1 に予めタングステンやモ
リブデン等から成るメタライズ金属層を被着させてお
き、該メタライズ金属層にニッケルや金等をメッキによ
り層着させた後、これに金属製ベース部材2 を半田や金
−錫合金等の接着材を介し接合させることによって行わ
れる。
【0021】また前記金属製ベース部材2 はその下面に
無機物、有機物から成る絶縁膜を被着させておくと金属
ベース部材2 が外部電気回路基板の配線導体に接触して
回路に短絡等が発生するのをより確実に防止することが
できる。従って、金属製ベース部材2 の下面にはアルミ
ナセラミックスやガラス等の無機物、或いはポリイミ
ド、エポキシ等の有機物から成る絶縁膜を被着させてお
くことが好ましい。
【0022】一方、前記絶縁枠体1 の上面には金属製キ
ャップ部材3 が前記絶縁枠体1 の開孔部1aを塞ぐように
して取着され、これによって絶縁枠体1 、金属製ベース
部材2 、金属製キャップ部材3 から成る容器内部に半導
体素子4 が気密に封止される。
【0023】前記金属製キャップ部材3 はコバール金属
(Fe-Ni-Co 合金) 、42アロイ(Fe-Ni合金) 、タングステ
ン(W) 、銅−タングステン合金(Cu-W合金) 、モリブデ
ン(Mo)等の金属材料で形成され、例えば、絶縁枠体1 の
上面に予めタングステンやモリブデン等から成るメタラ
イズ金属層を被着させておき、該メタライズ金属層にニ
ッケルや金等をメッキにより層着させた後、これに金属
製キャップ部材3 を金−錫合金等の接着材を介し接合さ
せることによって絶縁枠体1 の上面に取着される。
【0024】前記金属製キャップ部材3 はコバール金属
等の金属材料より成り、機械的強度が強いことから厚み
を薄くしても破損することはなく、その結果、半導体素
子4を収容する容器の気密封止を完全として、且つ厚さ
を薄いものとなすことができる。
【0025】また前記金属製キャップ部材3 はコバール
金属等の金属材料より成り、ノイズ等を遮断するシール
ド効果を有していることから外部から金属製キャップ部
材3を介して半導体素子4 にノイズ等が入り込もうとし
ても該ノイズは金属製キャップ部材3 で有効に遮断さ
せ、半導体素子4 を正常に作動させることもできる。
【0026】更に前記金属製キャップ部材3 はその下面
に無機物、有機物から成る絶縁膜を被着させておくと半
導体素子4 の各電極をメタライズ配線層5 に接続するボ
ンゲィングワイヤ6 が金属製キャップ部材3 に接触して
電気的短絡し、半導体素子4に誤動作を発生させてしま
うのを有効に防止することができる。従って、前記金属
製キャップ部材3 の下面にはアルミナセラミックスやガ
ラス等の無機物、或いはポリイミド、エポキシ等の有機
物から成る絶縁膜を被着させておくことが好ましい。
【0027】かくして本発明の半導体素子収納用パッケ
ージによれば金属製ベース部材2 の上面に半導体素子4
を接着材を介して載置固定するとともに該半導体素子4
の各電極をボンディングワイヤ6 を介してメタライズ配
線層5 に接続させ、しかる後、絶縁枠体1 の上面に金属
製キャップ部材2 を接着材を介して接合させ、絶縁枠体
1 と金属製ベース部材2 と金属製キャップ部材3 とから
成る容器内部に半導体素子4 を気密に封止することによ
って最終製品として半導体装置となる。
【0028】かかる半導体装置は外部電気回路基板の配
線導体上に絶縁枠体1 の底面に導出されたメタライズ配
線層5 を載置させるとともに両者を半田等を介し接合さ
せることによって外部電気回路基板上に搭載され、同時
に内部に収容した半導体素子4 が外部電気回路に接続さ
れる。
【0029】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば金属製ベース部材2 の上
面で絶縁枠体1 との取着部周辺に半導体素子4 と同等程
度の高さを有する金属製凸部材を設けておけば絶縁枠体
に金属製ベース部材を接着際を介して取着する際、接着
材の一部が金属製ベース部材2 の半導体素子4 を固定す
る部位に流出して半導体素子4 を強固に固定するのが不
可となるのを有効に防止することができ、同時に内部に
収容する半導体素子4 を金属製ベース部材2 と金属製キ
ャップ部材3 と金属製凸部材とで完全に包み込み、半導
体素子4 に外部からノイズ等が入り込むのを有効に防止
して半導体素子4 を長期間にわたり正常、且つ安定に作
動させることができる。
【0030】また上述の実施例では金属製キャィプ部材
3 を絶縁枠体1 の上面に金−錫合金等から成る接着材で
取着していたが、従来周知のシームウエルド法等の溶接
によって取着してもよい。
【0031】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば半導体素子を収容する容器に機械的強度が強い金
属材料から成る金属製ベース部材と金属製キャップ部材
とを用いたことから金属製ベース部材と金属製キャップ
部材の厚みを薄くしても破損することはなく、その結
果、半導体素子を収容する容器の気密封止を完全とし
て、且つ厚さを薄いものとなすことができる。
【0032】また金属製ベース部材はその下面が絶縁枠
体の下面より突出していないことから絶縁枠体の底面に
位置するメタライズ配線層を外部電気回路基板の配線導
体に接合させることによって内部に収容する半導体素子
を外部電気回路に接続させる際、金属製ベース部材が外
部電気回路基板の他の配線導体に接触して回路に電気的
短絡を発生させたり、配線導体から内部に収容する半導
体素子に不要な電気が流れ、半導体素子に破壊を起こさ
せたりすることもなくなる。従って、内部に収容する半
導体素子は絶縁枠体の底面に位置するメタライズ配線層
を外部電気回路基板の配線導体に載置接合させる、所
謂、表面実装で外部電気回路に接続させることができ外
部電気回路基板に外部リード端子を挿通させる貫通穴を
わざわざ設けておく必要もない。
【0033】更に前記金属製ベース部材及び金属製キャ
ップ部材はシールド効果を有しているため外部から内部
に収容する半導体素子にノイズ等が入り込もうとしても
該ノイズは金属製ベース部材や金属製キャップ部材で有
効に遮断させ、半導体素子を正常に作動させることもで
きる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施
例を示す拡大断面図である。
【図2】従来の半導体素子収納用パッケージの断面図で
ある。
【符号の説明】
1・・・・・絶縁枠体 1a・・・・絶縁枠体の開孔部 2・・・・・金属製ベース部材 3・・・・・金属製キャップ部材 4・・・・・半導体素子 5・・・・・メタライズ配線層

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】底面にメタライズ配線層の一部が導出して
    いる絶縁枠体の下方に金属製ベース部材を、前記絶縁枠
    体の開孔部を塞ぐようにして、且つ金属製ベース部材の
    下面が絶縁枠体の下面より突出しないようにして取着さ
    せるとともに、前記絶縁枠体の上面に金属製キャップ部
    材を絶縁枠体の開孔部を塞ぐようにして取着させて成る
    半導体素子収納用パッケージであって、前記金属ベース
    部材の下面側に無機物もしくは有機物から成る絶縁膜を
    被着させたことを特徴とする半導体素子収納用パッケー
    ジ。
JP3310566A 1991-11-26 1991-11-26 半導体素子収納用パッケージ Expired - Fee Related JP2728585B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3310566A JP2728585B2 (ja) 1991-11-26 1991-11-26 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3310566A JP2728585B2 (ja) 1991-11-26 1991-11-26 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH05152460A JPH05152460A (ja) 1993-06-18
JP2728585B2 true JP2728585B2 (ja) 1998-03-18

Family

ID=18006787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3310566A Expired - Fee Related JP2728585B2 (ja) 1991-11-26 1991-11-26 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2728585B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190540A (ja) * 2000-12-20 2002-07-05 Kyocera Corp 半導体素子収納用パッケージ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045442U (ja) * 1983-09-06 1985-03-30 富士通株式会社 リ−ドレスチツプキヤリア

Also Published As

Publication number Publication date
JPH05152460A (ja) 1993-06-18

Similar Documents

Publication Publication Date Title
JP2000340687A (ja) 半導体素子収納用パッケージ
JP2728585B2 (ja) 半導体素子収納用パッケージ
JPH11126847A (ja) 電子部品収納用パッケージ
JP2948998B2 (ja) 電子素子収納用パッケージ
JPH083009Y2 (ja) 半導体素子収納用パッケージ
JPH08250651A (ja) 半導体パッケージ
JP3441199B2 (ja) 半導体素子収納用パッケージ
JP2813072B2 (ja) 半導体素子収納用パッケージ
JP3464137B2 (ja) 電子部品収納用パッケージ
JP3051225B2 (ja) 集積回路用パッケージ
JP3176246B2 (ja) 半導体素子収納用パッケージ
JPH1167950A (ja) 電子部品収納用パッケージ
JP3170433B2 (ja) 半導体素子収納用パッケージ
JP2006128183A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2813073B2 (ja) 半導体素子収納用パッケージ
JP3181011B2 (ja) 半導体素子収納用パッケージ
JP2543149Y2 (ja) 半導体素子収納用パッケージ
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP3020783B2 (ja) 半導体素子収納用パッケージ
JP2746802B2 (ja) 半導体装置
JPH05226507A (ja) 表面実装型半導体素子パッケージ
JPH06112337A (ja) 半導体装置用パッケージ
JPH10189819A (ja) 半導体装置及びその製造方法
JPH08115990A (ja) 半導体素子収納用パッケージ
JPH11238820A (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees