JP2006128183A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置 Download PDF

Info

Publication number
JP2006128183A
JP2006128183A JP2004310857A JP2004310857A JP2006128183A JP 2006128183 A JP2006128183 A JP 2006128183A JP 2004310857 A JP2004310857 A JP 2004310857A JP 2004310857 A JP2004310857 A JP 2004310857A JP 2006128183 A JP2006128183 A JP 2006128183A
Authority
JP
Japan
Prior art keywords
recess
semiconductor element
lid
insulating base
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004310857A
Other languages
English (en)
Inventor
Takeshi Hasegawa
剛 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004310857A priority Critical patent/JP2006128183A/ja
Publication of JP2006128183A publication Critical patent/JP2006128183A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】絶縁基体への金属製蓋体の接合・封止において、その金属製蓋体を絶縁基体の凹部側に変形させることなく、凹部内のボンディングワイヤに金属製蓋体を接触することのない信頼性の高い半導体素子収納用パッケージおよび半導体装置を提供することである。
【解決手段】半導体装置9は、上面に半導体素子3を収容するための凹部1aを有する絶縁基体1と、絶縁基体1の凹部1aの内側から外側に導出された配線導体2と、絶縁基体1の上面に凹部1aを塞ぐようにして取着される形状記憶合金から成る蓋体5とを具備し、蓋体5は、その下面の外周部が絶縁基体1の上面の凹部1aの周囲に取着されている。
【選択図】 図1

Description

本発明は、半導体素子を収納する半導体素子収納用パッケージ、および半導体素子を半導体素子収納用パッケージに気密封止して成る半導体装置に関する。
CPUやメモリ等に使用される半導体集積回路素子等の半導体素子を気密に収納するための半導体素子収納用パッケージは、半導体素子を収容するための凹部が上面に形成された絶縁基体と、絶縁基体の凹部の内側から外側に導出された配線導体とを具備した構造である。
半導体素子は、例えば、半導体基板の上面の外周部以外の部分に半導体回路を有し、外周部等に電極が設けられている。
絶縁基体の凹部内に半導体素子が収容されるとともに、凹部の底面に樹脂接着剤やAuSi材、AuSn材の金属共晶接合材等の接合材により接合され、半導体素子の電極と配線導体のうち凹部の内側に露出した部位とが、Au,Al等から成るボンディングワイヤにより電気的に接続される。
また、平板状の蓋体が絶縁基体の上面に凹部を塞ぐようにして取着され、絶縁基体の凹部と蓋体とで構成される密閉空間内に半導体素子が気密に収納される。
そして、半導体素子の半導体回路で生じた電気信号は、配線導体を介して半導体装置の外部に配置された各種の機器や素子などに送られる。
なお、従来蓋体は、Fe−Ni−Co合金やFe−Ni合金,Cu,Cu合金,Al,Al合金等の金属材料により形成されている。
蓋体の下面の外周部を半導体素子収納用パッケージの凹部を取り囲む上面外周部に、間に半田等の接合材を介して位置決め載置し、加熱することにより、接合材を介して絶縁基体と蓋体とが接合し、半導体素子が気密封止され、半導体装置が形成される。
なお、接合のための加熱は、通常、温度等の加熱条件を所定の条件に設定した電気炉を用いて行なわれる。
特開平7−45735号公報
しかしながら、従来の半導体素子収納用パッケージおよび半導体装置においては、高温で膨張し、密度が低くなった気体(炉中の雰囲気ガス等)が蓋体と絶縁基体の凹部との間に入り込んだ後、電気炉より出炉した際の温度低下により、絶縁基体と蓋体とで囲まれた凹部内が減圧状態となり、大気圧と凹部内との圧力差に応じた圧力が蓋体に下向き(凹部方向)に作用し、この圧力で蓋体の中央部が下側(絶縁基体の凹部側)へ突出した形に変形することがあった。このような蓋体の変形は、蓋体が大きい程、蓋体の板厚が薄い程、大きく現れる。
かかる変形が生じた場合、ボンディングワイヤ間で蓋体を介した電気的短絡を生じたり、ボンディングワイヤが変形して直接接して電気的に短絡したり、ボンディングワイヤと半導体素子の電極や配線導体との間の接続信頼性が劣化すること等の不具合を生じ、半導体装置としての電気信号の授受において不良を生じ、正確に電気信号を伝えたり、受けたりすることが不可となる欠点を有していた。
本発明は上記欠点に鑑み案出されたもので、その目的は、絶縁基体への蓋体の接合・封止に際して蓋体の変形を有効に防止することにより、信頼性に優れた半導体素子収納用パッケージおよび半導体装置を提供することにある。
本発明の半導体素子収納用パッケージは、上面に半導体素子を収容するための凹部を有する絶縁基体と、該絶縁基体の前記凹部の内側から外側に導出された配線導体と、前記絶縁基体の上面に前記凹部を塞ぐようにして取着される形状記憶合金から成る蓋体とを具備することを特徴とするものである。
また、本発明の半導体素子収納用パッケージは好ましくは、前記蓋体は、室温において中央部が上側に凸のドーム状であることを特徴とするものである。
また、本発明の半導体装置は、前記半導体素子収納用パッケージと、前記凹部に収容されて前記配線導体に電気的に接続された半導体素子とを具備しており、前記蓋体は、その下面の外周部が前記絶縁基体の上面の前記凹部の周囲に取着されていることを特徴とするものである。
本発明の半導体素子収納用パッケージによれば、上面に半導体素子を収容するための凹部を有する絶縁基体と、絶縁基体の凹部の内側から外側に導出された配線導体と、絶縁基体の上面に凹部を塞ぐようにして取着される形状記憶合金から成る蓋体とを具備するようにしたものであり、これによって、蓋体と絶縁基体とを接合して凹部を密閉し、半導体素子を封止するときに、密閉空間の凹部が減圧され、大気圧との圧力差に応じた圧力が蓋体に作用したとしても、形状記憶合金が元の形状(平板状等)に復元する力により蓋体が凹部側に変形するのを有効に防止することができる。
この結果、蓋体が凹部内に入り込むことはなく、蓋体とボンディングワイヤとの接触に起因するボンディングワイヤ間の電気的短絡の発生を有効に防止して、信頼性に優れた半導体素子収納用パッケージが得られるようになる。
また、本発明の半導体素子収納用パッケージによれば、蓋体の全体構造を、室温において中央部が上側に凸のドーム状をなすように形成することにより、下向きに作用する力に対してより変形し難い形状となる。これにより、封止後、蓋体に下向きの圧力が作用した際の変形を確実に防止することができるようになり、より信頼性に優れた半導体素子収納用パッケージが得られるようになる。
更に、本発明の半導体装置によれば、上記構成の半導体素子収納用パッケージと、凹部に収容されて配線導体に電気的に接続された半導体素子とを具備しており、蓋体は、その下面の外周部が絶縁基体の上面の凹部の周囲に取着されていることから、蓋体が絶縁基体の凹部側へ変形するのを有効に防止することができ、半導体素子の電気的な接続信頼性に優れた半導体装置を得ることが可能となる。
本発明の半導体素子収納用パッケージおよび半導体装置について以下に詳細に説明する。図1は本発明の半導体素子収納用パッケージおよび半導体装置について実施の形態の例を示す断面図である。図1において、1は絶縁基体、2は配線導体、3は半導体素子、4は半導体素子3の電極、5は蓋体、6は半導体素子3を絶縁基体1に接合し搭載するための接合材、7は蓋体5と絶縁基体1とを接合するための接合材、8はボンディングワイヤである。絶縁基体1の上面には凹部1aが形成され、この凹部1aに半導体素子3を収容し、蓋体5で凹部1aを封止することにより半導体装置9が構成される。
絶縁基体1は、上面に凹部1aが形成されている。この凹部1aに半導体素子3が収容されて凹部1aの底面に接合剤6により接合されて搭載される。半導体素子3は、半導体集積回路素子(IC)等であり、例えば上面に半導体回路が設けられており、また外周部には電源用や信号用等の電極4が設けられている。
このような絶縁基体1は、例えば、アルミナ質焼結体(アルミナセラミックス),窒化アルミニウムセラミックス,炭化珪素セラミックス,窒化珪素セラミックス,ガラスセラミックス等のセラミックス、エポキシ樹脂,ポリイミド樹脂等の樹脂、樹脂とセラミックスとの複合材料等から成る。絶縁基体1は、平板状の底板部の上面の外周部に別体の枠状の側壁部が設けられて、上面の中央部に凹部が形成されている。または、絶縁基体1の底板部と側壁部とは一体的に形成されていてもよい。
なお、絶縁基体1は、例えば、アルミナ質焼結体から成り、底板部と側壁部とが一体焼成して形成されている場合、アルミナ,シリカ等の原料粉末を有機溶剤,樹脂バインダーとともにシート状に成形して複数のセラミックグリーンシート(以下、グリーンシートという。)を作製するとともに、一部のものを枠状に打ち抜いて枠状のグリーンシートを作製し、その後、枠状のグリーンシートが上層に位置するようにしてグリーンシートを積層し、原料粉末の組成に応じて約1300〜1600℃の温度で焼成することにより形成される。底板部および側壁部は、1層のグリーンシートで形成されても、複数のグリーンシートが積層されて形成されてもよい。
また、凹部1aの内側から外側には配線導体2が導出されており、凹部1aの内側に露出した配線導体2と半導体素子3の電極4とがAu,Al等から成るボンディングワイヤ8で電気的に接続される。
凹部1aの内側に露出した配線導体2に接続された半導体素子3の電極4は、配線導体2を介して凹部1aの外側に導出され、この導出された部位が外部電気回路(図示せず)に半田等の接続材(図示せず)を介して接続されることにより、半導体素子3は、電極4、ボンディングワイヤ8および配線導体2を介して外部電気回路に電気的に接続される。
前記配線導体2は、タングステン,モリブデン,銅,銀等のメタライズ導体等により形成されており、例えば、絶縁基体1となるグリーンシートに必要に応じて予め所定のスルーホールを形成し、タングステン,モリブデン,銅,銀等の金属ペーストをグリーンシートの表面やスルーホールの内面に印刷塗布したり充填しておくことにより形成される。
一方、半導体素子3は絶縁基体1の凹部1aの底面に載置され、樹脂接着剤,ろう材,低融点ガラス等から成る接合材6によって接着されており、上面の電極4と、配線導体2の凹部1aの内側に露出している部分とは、Au,Al等からなるボンディングワイヤ8により電気的に接続される。
なお、ボンディングワイヤ8は、その長さが0.3〜3mmであることが好ましい。ここで、ボンディングワイヤ8の長さが0.3mm未満の場合、ボンディングワイヤ8が短すぎて十分なループを形成することが難しくなるため、半導体素子3の電極4と配線導体2とを確実に接続することが難しくなり、接続不良が生じやすくなる。また、3mmを超える場合、ボンディングワイヤ8が長くなりすぎてループが不要に高くなる傾向があり、ボンディングワイヤ8に不要なインダクタンスが発生して高周波信号の伝送性が劣化しやすくなるとともにコスト高となる。
また、半導体素子3の電極4と配線導体2との接続は、ボンディングワイヤ8を介して行うものに限らず、いわゆるリボン等の帯状の接続線等を介して行なってもよい。
また、半導体素子3を凹部1a内に収容した絶縁基体1の上面には、蓋体5が凹部1aの開口部を塞ぐようにして取着されており、これによって絶縁基体1の凹部1aと蓋体5とから成る容器の内部に半導体素子3を気密封止した半導体装置を構成している。
ここで、蓋体5は形状記憶合金により形成されているため、蓋体5が凹部1a側へ突出した形に変形して凹部1a内に入り込むのを有効に防止することができる。
すなわち、蓋体5と絶縁基体1とを接合して凹部1aを密閉し、半導体素子3を封止するときに、密閉空間の凹部1aが減圧され、大気圧との圧力差に応じた圧力が蓋体5に作用したとしても、形状記憶合金が元の形状(平板状等)に復元する力により蓋体5が凹部側に変形するのを有効に防止することができる。
その結果、蓋体5が凹部1aに入り込むことはなく、蓋体5とボンディングワイヤ8との接触に起因するボンディングワイヤ8間の電気的短絡を有効に防止されるため、信頼性に優れた半導体素子収納用パッケージが得られる。
このような蓋体5を形成する形状記憶合金としては、Ti−Ni系、Cu−Zn−Al系、Ag−Cd系、Au−Cd系、Cu−Au−Zn系、In−Tl系、In−Cd系、Ti−Ni−Cu系の各種の形状記憶合金が用いられる。例えばTi−Ni系の形状記憶合金の場合、Ni含有率が56wt%で420℃で熱処理すると形状回復温度が50〜60℃、480℃で熱処理すると形状回復温度が30〜40℃で設計できる。
また、蓋体5の表面には、NiおよびAuのメッキ層を形成させてもよい。
蓋体5は、凹部1aを塞いで気密封止することができるような形状、寸法を有し、例えば、凹部1aが平面視で四角形状であれば、外形形状が凹部1aよりも少し大きな四角板状に形成され、かかる蓋体5を絶縁基体1に対して取着させるには、例えば、蓋体5の片面の外周部に、絶縁基体の上面の凹部1aを取り囲む部位(封止エリア)に接合材7を形成しておき、この接合材を介して蓋体5の下面と絶縁基体1の上面とを接合することにより行なわれる。
前記接合材7は、主にAuSn等の半田材をシールエリアに応じた枠状に成形したもの(いわゆるプリフォーム)が蓋体5の下面の外周に形成されている。
また、上述した蓋体5は、室温において中央部が上側に凸のドーム状であることが好ましい。
この場合、蓋体5が下向きに作用する力に対してより変形し難い形状となり、封止後,
蓋体5に下向きの圧力が作用したとしても、変形はより確実に防止され、半導体素子の電極と絶縁基体の配線導体とを電気的に接続しているボンディングワイヤと接触してボンディングワイヤへダメージを与えることがない。これにより、半導体素子と外部回路装置への電気信号の送受信に不具合を発生させることはなく、より信頼性に優れた半導体素子収納用パッケージが得られるようになる。
なお、凸状の具体的寸法としては、蓋体5が20mm角の場合、断面におけるドーム状の部分の突き出し寸法を0.5〜2mm、蓋体5が30mm角の場合、断面におけるドーム状の部分の突き出し寸法を2〜3mm程度に設定することが好ましい。
また、蓋体5の中央部が上側に凸のドーム状に形成する場合、その全体にわたり厚みを等しくしておくことが好ましい。
上述した半導体装置9は、電子機器関連の部品として使用され、例えば、外部電気回路基板の所定位置に実装され、外部より受信した信号を半導体装置内で処理し、その電気信号を光学機器や電子機器を構成する外部電気回路基板の電気回路に供給する。
このように、本形態の半導体装置9によれば、絶縁基体1と蓋体5とから成る密閉空間の気密性が良好に確保されるとともに、蓋体5の形状が、室温において中央部が上側に凸のドーム状であることから、半導体素子3の電極4と配線導体2との接続するボンディングワイヤ8が、蓋体5と接触および変形することなく、半導体素子3に電気的信号を長期にわたって正常に送信・受信させることができ、正常な電気信号を外部の機器や素子などに送ることが可能な、信頼性に優れた半導体装置9を得ることができる。
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
本発明の一実施形態に係る半導体素子収納用パッケージおよび半導体装置を示す断面図である。
符号の説明
1・・・絶縁基体
1a・・・凹部
2・・・配線導体
3・・・半導体素子
4・・・電極
5・・・蓋体
6・・・接合材
7・・・接合材
8・・・ボンディングワイヤ
9・・・半導体装置

Claims (3)

  1. 上面に半導体素子を収容するための凹部を有する絶縁基体と、該絶縁基体の前記凹部の内側から外側に導出された配線導体と、前記絶縁基体の上面に前記凹部を塞ぐようにして取着される形状記憶合金から成る蓋体とを具備することを特徴とする半導体素子収納用パッケージ。
  2. 前記蓋体は、室温において中央部が上側に凸のドーム状であることを特徴とする請求項1記載の半導体素子収納用パッケージ。
  3. 請求項1または請求項2記載の半導体素子収納用パッケージと、前記凹部に収容されて前記配線導体に電気的に接続された半導体素子とを具備しており、前記蓋体は、その下面の外周部が前記絶縁基体の上面の前記凹部の周囲に取着されていることを特徴とする半導体装置。
JP2004310857A 2004-10-26 2004-10-26 半導体素子収納用パッケージおよび半導体装置 Pending JP2006128183A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004310857A JP2006128183A (ja) 2004-10-26 2004-10-26 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004310857A JP2006128183A (ja) 2004-10-26 2004-10-26 半導体素子収納用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2006128183A true JP2006128183A (ja) 2006-05-18

Family

ID=36722609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004310857A Pending JP2006128183A (ja) 2004-10-26 2004-10-26 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2006128183A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009133717A1 (ja) * 2008-05-02 2009-11-05 株式会社Neomaxマテリアル 気密封止用キャップ
US7719006B2 (en) 2007-03-12 2010-05-18 Denso Corporation Physical quantity sensor and semiconductor device having package and cover
CN104853562A (zh) * 2014-02-19 2015-08-19 联想(北京)有限公司 一种电子设备和气流加速装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719006B2 (en) 2007-03-12 2010-05-18 Denso Corporation Physical quantity sensor and semiconductor device having package and cover
WO2009133717A1 (ja) * 2008-05-02 2009-11-05 株式会社Neomaxマテリアル 気密封止用キャップ
US8431820B2 (en) 2008-05-02 2013-04-30 Neomax Materials Co., Ltd. Hermetic sealing cap
JP5517922B2 (ja) * 2008-05-02 2014-06-11 株式会社Neomaxマテリアル 気密封止用キャップ
KR101466428B1 (ko) * 2008-05-02 2014-11-28 히타치 긴조쿠 가부시키가이샤 기밀 봉지용 캡
CN104853562A (zh) * 2014-02-19 2015-08-19 联想(北京)有限公司 一种电子设备和气流加速装置
CN104853562B (zh) * 2014-02-19 2018-04-27 联想(北京)有限公司 一种电子设备和气流加速装置

Similar Documents

Publication Publication Date Title
JP2005039168A (ja) セラミック容器およびそれを用いたタンタル電解コンデンサ
JP2006128183A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3404277B2 (ja) 半導体素子収納用パッケージ
JP3210835B2 (ja) 半導体素子収納用パッケージ
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP2005311144A (ja) 電子部品収納用パッケージおよび電子装置
JP3325477B2 (ja) 半導体素子収納用パッケージ
JP2001102502A (ja) イメージセンサ素子収納用パッケージ
JPH05144956A (ja) 半導体素子収納用パツケージ
JP2014049563A (ja) 電子部品収納用パッケージおよび実装構造体
JP2003068900A (ja) 電子部品収納用パッケージ
JP2002158305A (ja) 電子部品収納用パッケージ
JP6749053B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2728585B2 (ja) 半導体素子収納用パッケージ
JP3393784B2 (ja) 電子部品収納用パッケージ
JP3176246B2 (ja) 半導体素子収納用パッケージ
JP2002353350A (ja) 電子部品収納用パッケージ
JP3462072B2 (ja) 電子部品収納用容器
JPH1167950A (ja) 電子部品収納用パッケージ
JP3181011B2 (ja) 半導体素子収納用パッケージ
JP2001308212A (ja) 電子部品収納用パッケージおよびその製造方法
JP2543153Y2 (ja) 半導体素子収納用パッケージ
JPH09162337A (ja) 半導体素子収納用パッケージ
JP2002222884A (ja) 半導体素子収納用パッケージ
JPH08316363A (ja) 半導体素子収納用パッケージ