JPH08316363A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH08316363A JPH08316363A JP11557195A JP11557195A JPH08316363A JP H08316363 A JPH08316363 A JP H08316363A JP 11557195 A JP11557195 A JP 11557195A JP 11557195 A JP11557195 A JP 11557195A JP H08316363 A JPH08316363 A JP H08316363A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- package
- recess
- insulating base
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】内部に大型の半導体素子を破損することなく水
平、且つ強固に固定し、半導体素子を所定の外部電気回
路に正確に電気的接続することができる半導体素子収納
用パッケージを提供することにある。 【構成】半導体素子３を収容するための四角形状の凹部
１ａを有する絶縁基体１と蓋体２とから成る半導体素子
収納用パッケージであって、前記絶縁基体１の凹部１ａ
底面で相対向する２つの凹部側面１ｂ近傍に、上面に半
導体素子３が載置される凸状部５を各々設けた。
平、且つ強固に固定し、半導体素子を所定の外部電気回
路に正確に電気的接続することができる半導体素子収納
用パッケージを提供することにある。 【構成】半導体素子３を収容するための四角形状の凹部
１ａを有する絶縁基体１と蓋体２とから成る半導体素子
収納用パッケージであって、前記絶縁基体１の凹部１ａ
底面で相対向する２つの凹部側面１ｂ近傍に、上面に半
導体素子３が載置される凸状部５を各々設けた。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。
めの半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは図３に示すように、酸化アル
ミニウム質焼結体等の電気絶縁材料から成り、その上面
の略中央部に半導体素子１２を収容するための凹部１１
ａ及び該凹部１１ａ周辺から外周端にかけて導出された
タングステン、モリブデン、マンガン等の高融点金属粉
末から成るメタライズ配線層１３を有する絶縁基体１１
と、半導体素子１２を外部電気回路に電気的に接続する
ために前記メタライズ配線層１３に銀ロウ等のロウ材を
介し取着された外部リード端子１４と、蓋体１５とから
構成されており、絶縁基体１１の凹部１１ａ底面に半導
体素子１２をエポキシ樹脂等の接着剤１７を介して接着
固定するとともに半導体素子１２の各電極をボンディン
グワイヤ１６を介して電気的に接続し、最後に絶縁基体
１１上面に蓋体１５をガラス、樹脂等の封止部材により
接合させ、内部に半導体素子１２を気密封止することに
よって最終製品としての半導体装置となる。
体素子収納用パッケージは図３に示すように、酸化アル
ミニウム質焼結体等の電気絶縁材料から成り、その上面
の略中央部に半導体素子１２を収容するための凹部１１
ａ及び該凹部１１ａ周辺から外周端にかけて導出された
タングステン、モリブデン、マンガン等の高融点金属粉
末から成るメタライズ配線層１３を有する絶縁基体１１
と、半導体素子１２を外部電気回路に電気的に接続する
ために前記メタライズ配線層１３に銀ロウ等のロウ材を
介し取着された外部リード端子１４と、蓋体１５とから
構成されており、絶縁基体１１の凹部１１ａ底面に半導
体素子１２をエポキシ樹脂等の接着剤１７を介して接着
固定するとともに半導体素子１２の各電極をボンディン
グワイヤ１６を介して電気的に接続し、最後に絶縁基体
１１上面に蓋体１５をガラス、樹脂等の封止部材により
接合させ、内部に半導体素子１２を気密封止することに
よって最終製品としての半導体装置となる。
【０００３】
【発明が解決しようとする課題】しかしながら、近時、
半導体素子の応用分野の拡大に伴い半導体素子の形状が
従来に比し、約３倍の幅５．０ｍｍ、長さ１５０．０ｍ
ｍまで大きくなってきており、この半導体素子を従来の
半導体素子収納用パッケージに収容した場合、以下に述
べるような欠点を招来した。
半導体素子の応用分野の拡大に伴い半導体素子の形状が
従来に比し、約３倍の幅５．０ｍｍ、長さ１５０．０ｍ
ｍまで大きくなってきており、この半導体素子を従来の
半導体素子収納用パッケージに収容した場合、以下に述
べるような欠点を招来した。
【０００４】即ち、半導体素子の形状が大きくなると、
該半導体素子を収容する絶縁基体の凹部が大きくなり、
これに伴って凹部底面に該凹部の中央域を最大とする５
０μｍ程度の大きな反りが発生してしまう。そのためこ
の凹部底面に半導体素子をエポキシ樹脂等の接着剤を介
して接着固定すると前記凹部底面の反りに起因して半導
体素子が傾斜をもって固定され、その結果、半導体素子
の各電極をメタライズ配線層にボンディングワイヤを介
して確実、強固に電気的接続するのが不可になるととも
に半導体素子の各電極にボンディングワイヤを接続させ
る際の押圧力によって半導体素子に割れやクラックが発
生してしまうという欠点を有していた。
該半導体素子を収容する絶縁基体の凹部が大きくなり、
これに伴って凹部底面に該凹部の中央域を最大とする５
０μｍ程度の大きな反りが発生してしまう。そのためこ
の凹部底面に半導体素子をエポキシ樹脂等の接着剤を介
して接着固定すると前記凹部底面の反りに起因して半導
体素子が傾斜をもって固定され、その結果、半導体素子
の各電極をメタライズ配線層にボンディングワイヤを介
して確実、強固に電気的接続するのが不可になるととも
に半導体素子の各電極にボンディングワイヤを接続させ
る際の押圧力によって半導体素子に割れやクラックが発
生してしまうという欠点を有していた。
【０００５】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に大型の半導体素子を破損すること
なく水平、且つ強固に固定し、半導体素子を所定の外部
電気回路に正確に電気的接続することができる半導体素
子収納用パッケージを提供することにある。
で、その目的は内部に大型の半導体素子を破損すること
なく水平、且つ強固に固定し、半導体素子を所定の外部
電気回路に正確に電気的接続することができる半導体素
子収納用パッケージを提供することにある。
【０００６】
【課題を解決するための手段】本発明は半導体素子を収
容するための四角形状の凹部を有する絶縁基体と蓋体と
から成る半導体素子収納用パッケージであって、前記絶
縁基体の凹部底面で相対向する２つの凹部側面近傍に、
上面に半導体素子が載置される凸状部を各々設けたこと
を特徴とするものである。
容するための四角形状の凹部を有する絶縁基体と蓋体と
から成る半導体素子収納用パッケージであって、前記絶
縁基体の凹部底面で相対向する２つの凹部側面近傍に、
上面に半導体素子が載置される凸状部を各々設けたこと
を特徴とするものである。
【０００７】
【作用】本発明の半導体素子収納用パッケージによれ
ば、絶縁基体の半導体素子を収容する凹部底面で相対向
する２つの凹部側面近傍に凸状部を設けたことから半導
体素子を前記凸状部の上面に載置させれば凹部底面に、
該凹部の中央域を最大とする大きな反りが発生していた
としても半導体素子を絶縁基体の凹部底面に対して水平
に固定させることができ、その結果、半導体素子に割れ
やクラックの破損を発生することなく半導体素子の各電
極をメタライズ配線層にボンディングワイヤを介して確
実、強固に電気的接続することが可能になる。
ば、絶縁基体の半導体素子を収容する凹部底面で相対向
する２つの凹部側面近傍に凸状部を設けたことから半導
体素子を前記凸状部の上面に載置させれば凹部底面に、
該凹部の中央域を最大とする大きな反りが発生していた
としても半導体素子を絶縁基体の凹部底面に対して水平
に固定させることができ、その結果、半導体素子に割れ
やクラックの破損を発生することなく半導体素子の各電
極をメタライズ配線層にボンディングワイヤを介して確
実、強固に電気的接続することが可能になる。
【０００８】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１及び図２は本発明の半導体素子収納用パッケー
ジの一実施例を示し、１は電気絶縁材料から成る絶縁基
体、２は蓋体である。この絶縁基体１と蓋体２とで半導
体素子３を収容するための容器４が構成される。
る。図１及び図２は本発明の半導体素子収納用パッケー
ジの一実施例を示し、１は電気絶縁材料から成る絶縁基
体、２は蓋体である。この絶縁基体１と蓋体２とで半導
体素子３を収容するための容器４が構成される。
【０００９】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体等の
電気絶縁材料から成り、例えば酸化アルミニウム質焼結
体から成る場合、酸化アルミニウム、酸化珪素、酸化マ
グネシウム、酸化カルシウム等の原料粉末に適当な有機
バインダー、溶剤等を添加混合して泥漿物を作るととも
に該泥漿物をドクターブレード法やカレンダーロール法
等によりシート状に成形してセラミックグリーンシート
（セラミック生シート）を得、しかる後、前記セラミッ
クグリーンシートに適当な打ち抜き加工を施すとともに
これを複数枚積層し、約１６００℃の高温で焼成するこ
とによって製作される。
体、ムライト質焼結体、窒化アルミニウム質焼結体等の
電気絶縁材料から成り、例えば酸化アルミニウム質焼結
体から成る場合、酸化アルミニウム、酸化珪素、酸化マ
グネシウム、酸化カルシウム等の原料粉末に適当な有機
バインダー、溶剤等を添加混合して泥漿物を作るととも
に該泥漿物をドクターブレード法やカレンダーロール法
等によりシート状に成形してセラミックグリーンシート
（セラミック生シート）を得、しかる後、前記セラミッ
クグリーンシートに適当な打ち抜き加工を施すとともに
これを複数枚積層し、約１６００℃の高温で焼成するこ
とによって製作される。
【００１０】前記絶縁基体１はその上面中央部に半導体
素子３を収容するための四角形状の凹部１ａが設けてあ
り、該凹部１ａの底面で相対向する各々の側面１ｂ近傍
に凸状部５が設けられている。
素子３を収容するための四角形状の凹部１ａが設けてあ
り、該凹部１ａの底面で相対向する各々の側面１ｂ近傍
に凸状部５が設けられている。
【００１１】前記凸状部５は半導体素子３を固定支持す
る支持部材として作用し、凸状部５の上面に半導体素子
３を載置させるとともに半導体素子３の下面を凹部１ａ
底面にエポキシ樹脂等の接着剤６を介し接着することに
よって半導体素子３は凹部１ａ内に接着固定される。こ
の場合、半導体素子３は凸状部５上に載置されることか
ら凹部１ａ底面に大きな反りを有していたとしてその反
りの影響を受けることなく、凹部１ａ底面に対して水平
に固定することができ、その結果、半導体素子３の各電
極を後述する絶縁基体１に設けたメタライズ配線層７に
ボンディングワイヤ８を介して強固に、且つ確実に電気
的接続することが可能となる。
る支持部材として作用し、凸状部５の上面に半導体素子
３を載置させるとともに半導体素子３の下面を凹部１ａ
底面にエポキシ樹脂等の接着剤６を介し接着することに
よって半導体素子３は凹部１ａ内に接着固定される。こ
の場合、半導体素子３は凸状部５上に載置されることか
ら凹部１ａ底面に大きな反りを有していたとしてその反
りの影響を受けることなく、凹部１ａ底面に対して水平
に固定することができ、その結果、半導体素子３の各電
極を後述する絶縁基体１に設けたメタライズ配線層７に
ボンディングワイヤ８を介して強固に、且つ確実に電気
的接続することが可能となる。
【００１２】尚、前記凸状部５は図２に示す如く、凹部
１ａの側面１ｂからの距離Ｗが３０ｍｍを越えると凸状
部５の高さが凹部１ａ底面の反りの影響を受けてバラツ
キを発生し、凸状部５上に半導体素子３を水平に固定す
るのが困難となる。従って、半導体素子３を凸状部５上
に水平に固定させるためには凸状部５を凹部１ａの側面
１ｂより３０ｍｍ以内の位置に設けておくことが好まし
い。
１ａの側面１ｂからの距離Ｗが３０ｍｍを越えると凸状
部５の高さが凹部１ａ底面の反りの影響を受けてバラツ
キを発生し、凸状部５上に半導体素子３を水平に固定す
るのが困難となる。従って、半導体素子３を凸状部５上
に水平に固定させるためには凸状部５を凹部１ａの側面
１ｂより３０ｍｍ以内の位置に設けておくことが好まし
い。
【００１３】また前記凸状部５は図２に示す如く、その
高さＨが５０μｍ未満となると凹部１ａ底面の中央域
（反りの最大の領域）が凸状部５の上面より高くなって
半導体素子３を水平に固定させるのが困難となり、また
１６０μｍを越えると半導体素子３の下面と凹部１ａ底
面との間にエポキシ樹脂等から成る接着剤６を均等に配
することが困難となって半導体素子３の固定の信頼性が
低下してしまう傾向にあることから凸状部５の高さは５
０μｍ乃至１６０μｍの範囲としておくことが好まし
い。
高さＨが５０μｍ未満となると凹部１ａ底面の中央域
（反りの最大の領域）が凸状部５の上面より高くなって
半導体素子３を水平に固定させるのが困難となり、また
１６０μｍを越えると半導体素子３の下面と凹部１ａ底
面との間にエポキシ樹脂等から成る接着剤６を均等に配
することが困難となって半導体素子３の固定の信頼性が
低下してしまう傾向にあることから凸状部５の高さは５
０μｍ乃至１６０μｍの範囲としておくことが好まし
い。
【００１４】更に前記絶縁基体１はその凹部１ａ周辺か
ら容器４の外部にかけてメタライズ配線層７が被着形成
されており、該メタライズ配線層７の凹部１ａ周辺部は
半導体素子３の各電極がボンディングワイヤ８を介し電
気的に接続され、また容器４の外部に導出された部位に
は外部電気回路と接続される外部リード端子９が銀ロウ
等のロウ材を介し取着されている。
ら容器４の外部にかけてメタライズ配線層７が被着形成
されており、該メタライズ配線層７の凹部１ａ周辺部は
半導体素子３の各電極がボンディングワイヤ８を介し電
気的に接続され、また容器４の外部に導出された部位に
は外部電気回路と接続される外部リード端子９が銀ロウ
等のロウ材を介し取着されている。
【００１５】尚、前記半導体素子３の各電極とメタライ
ズ配線層７とのボンディングワイヤ８を介しての電気的
接続は半導体素子３が水平であることから半導体素子３
に割れやクラック等の破損を発生することなく、確実、
且つ強固となすことができ、これによって半導体素子３
を外部電気回路に確実に電気的接続することが可能とな
る。
ズ配線層７とのボンディングワイヤ８を介しての電気的
接続は半導体素子３が水平であることから半導体素子３
に割れやクラック等の破損を発生することなく、確実、
且つ強固となすことができ、これによって半導体素子３
を外部電気回路に確実に電気的接続することが可能とな
る。
【００１６】また前記メタライズ配線層７はタングステ
ン、モリブデン、マンガン等の高融点金属粉末から成
り、該高融点金属粉末に適当な有機溶剤、溶媒を添加混
合して得た金属ペーストを従来周知のスクリーン印刷法
等の厚膜手法を採用し、絶縁基体１となるセラミックグ
リーンシートに予め印刷塗布しておくことによって絶縁
基体１の凹部１ａ周辺から容器４の外部にかけて被着形
成される。
ン、モリブデン、マンガン等の高融点金属粉末から成
り、該高融点金属粉末に適当な有機溶剤、溶媒を添加混
合して得た金属ペーストを従来周知のスクリーン印刷法
等の厚膜手法を採用し、絶縁基体１となるセラミックグ
リーンシートに予め印刷塗布しておくことによって絶縁
基体１の凹部１ａ周辺から容器４の外部にかけて被着形
成される。
【００１７】更に前記メタライズ配線層７にロウ付けさ
れる外部リード端子９は内部に収容する半導体素子３を
外部電気回路に接続する作用を為し、外部リード端子９
を外部電気回路に接続することによって内部に収容され
る半導体素子３はメタライズ配線層７、ボンディングワ
イヤ８及び外部リード端子９を介し外部電気回路に電気
的に接続されることとなる。
れる外部リード端子９は内部に収容する半導体素子３を
外部電気回路に接続する作用を為し、外部リード端子９
を外部電気回路に接続することによって内部に収容され
る半導体素子３はメタライズ配線層７、ボンディングワ
イヤ８及び外部リード端子９を介し外部電気回路に電気
的に接続されることとなる。
【００１８】前記外部リード端子９は鉄ーニッケルーコ
バルト合金や鉄ーニッケル合金等の金属材料から成り、
該鉄ーニッケルーコバルト合金等のインゴット（塊）を
従来周知の金属圧延加工法及び打ち抜き加工法等を採用
することによって所定の板状に形成される。
バルト合金や鉄ーニッケル合金等の金属材料から成り、
該鉄ーニッケルーコバルト合金等のインゴット（塊）を
従来周知の金属圧延加工法及び打ち抜き加工法等を採用
することによって所定の板状に形成される。
【００１９】また前記外部リード端子９はその表面にニ
ッケル、金等から成る良導電性で、且つ耐蝕性に優れた
金属をメッキ法により１乃至２０μｍの厚みに層着させ
ておくと、外部リード端子９の酸化腐食を有効に防止す
ることができるとともに外部リード端子９と外部電気回
路との電気的接続を良好となすことができる。そのため
前記外部リード端子９はその表面にニッケル、金等をメ
ッキ法により１乃至２０μｍの厚みに層着させておくこ
とが好ましい。
ッケル、金等から成る良導電性で、且つ耐蝕性に優れた
金属をメッキ法により１乃至２０μｍの厚みに層着させ
ておくと、外部リード端子９の酸化腐食を有効に防止す
ることができるとともに外部リード端子９と外部電気回
路との電気的接続を良好となすことができる。そのため
前記外部リード端子９はその表面にニッケル、金等をメ
ッキ法により１乃至２０μｍの厚みに層着させておくこ
とが好ましい。
【００２０】更に前記絶縁基体１上面には蓋体２が封止
部材１０を介して接合され、これによって絶縁基体１の
凹部１ａはその内部が蓋体２によって気密に封止され
る。
部材１０を介して接合され、これによって絶縁基体１の
凹部１ａはその内部が蓋体２によって気密に封止され
る。
【００２１】前記蓋体２は例えば、酸化アルミニウム質
焼結体やムライト質焼結体、窒化アルミニウム質焼結体
等の電気絶縁材料から成り、例えば酸化アルミニウム質
焼結体から成る場合、酸化アルミニウム、酸化珪素、酸
化マグネシウム、酸化カルシウム等の原料粉末を従来周
知のプレス成形法を採用することによって成形するとと
もにこれを約１５００℃の温度で焼成することによって
形成される。
焼結体やムライト質焼結体、窒化アルミニウム質焼結体
等の電気絶縁材料から成り、例えば酸化アルミニウム質
焼結体から成る場合、酸化アルミニウム、酸化珪素、酸
化マグネシウム、酸化カルシウム等の原料粉末を従来周
知のプレス成形法を採用することによって成形するとと
もにこれを約１５００℃の温度で焼成することによって
形成される。
【００２２】前記蓋体２は、その下面に予め封止部材１
０が被着されており、該封止部材１０は絶縁基体１と蓋
体２とを接合させ、絶縁基体１に設けた凹部１ａを蓋体
２によって気密に封止させる作用を為す。この封止部材
１０としては低融点ガラス粉末やエポキシ樹脂等が使用
され、例えば、低融点ガラス粉末から成る場合には低融
点ガラス粉末に有機溶剤、溶媒を添加混合したガラスペ
ーストを作り、これを蓋体２の下面に従来周知のスクリ
ーン印刷法等の厚膜手法により所定厚み、所定パターン
に印刷塗布することによって蓋体２の下面に被着され
る。
０が被着されており、該封止部材１０は絶縁基体１と蓋
体２とを接合させ、絶縁基体１に設けた凹部１ａを蓋体
２によって気密に封止させる作用を為す。この封止部材
１０としては低融点ガラス粉末やエポキシ樹脂等が使用
され、例えば、低融点ガラス粉末から成る場合には低融
点ガラス粉末に有機溶剤、溶媒を添加混合したガラスペ
ーストを作り、これを蓋体２の下面に従来周知のスクリ
ーン印刷法等の厚膜手法により所定厚み、所定パターン
に印刷塗布することによって蓋体２の下面に被着され
る。
【００２３】かくしてこの半導体素子収納用パッケージ
によれば、絶縁基体１の凹部１ａ底面に設けた凸状部５
上に半導体素子３を載置させるとともに、半導体素子３
の下面と凹部１ａ底面とをエポキシ樹脂等から成る接着
剤６を介して接着し、次に前記半導体素子３の各電極を
メタライズ配線層７にボンディングワイヤ８を介して電
気的に接続させ、最後に絶縁基体１の上面に蓋体２をガ
ラス、樹脂等から成る封止部材１０を介して接合させ、
絶縁基体１と蓋体２とから成る容器４内部に半導体素子
３を気密に収容することによって最終製品としての半導
体装置となる。
によれば、絶縁基体１の凹部１ａ底面に設けた凸状部５
上に半導体素子３を載置させるとともに、半導体素子３
の下面と凹部１ａ底面とをエポキシ樹脂等から成る接着
剤６を介して接着し、次に前記半導体素子３の各電極を
メタライズ配線層７にボンディングワイヤ８を介して電
気的に接続させ、最後に絶縁基体１の上面に蓋体２をガ
ラス、樹脂等から成る封止部材１０を介して接合させ、
絶縁基体１と蓋体２とから成る容器４内部に半導体素子
３を気密に収容することによって最終製品としての半導
体装置となる。
【００２４】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２５】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体の半導体素子を収容する凹部底面で相
対向する２つの凹部側面近傍に凸状部を設けたことから
半導体素子を前記凸状部の上面に載置させれば凹部底面
に、該凹部の中央域を最大とする大きな反りが発生して
いたとしても半導体素子を絶縁基体の凹部底面に対して
水平に固定させることができ、その結果、半導体素子に
割れやクラックの破損を発生することなく半導体素子の
各電極をメタライズ配線層にボンディングワイヤを介し
て確実、強固に電気的接続することが可能になる。
よれば、絶縁基体の半導体素子を収容する凹部底面で相
対向する２つの凹部側面近傍に凸状部を設けたことから
半導体素子を前記凸状部の上面に載置させれば凹部底面
に、該凹部の中央域を最大とする大きな反りが発生して
いたとしても半導体素子を絶縁基体の凹部底面に対して
水平に固定させることができ、その結果、半導体素子に
割れやクラックの破損を発生することなく半導体素子の
各電極をメタライズ配線層にボンディングワイヤを介し
て確実、強固に電気的接続することが可能になる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。
拡大断面図である。
【図３】従来の半導体素子収納用パッケージの断面図で
ある。
ある。
１・・・・・・絶縁基体 １ａ・・・・・凹部 １ｂ・・・・・凹部側面 ２・・・・・・蓋体 ３・・・・・・半導体素子 ４・・・・・・容器 ５・・・・・・凸状部 ６・・・・・・接着剤
Claims (3)
- 【請求項１】半導体素子を収容するための四角形状の凹
部を有する絶縁基体と蓋体とから成る半導体素子収納用
パッケージであって、前記絶縁基体の凹部底面で相対向
する２つの凹部側面近傍に、上面に半導体素子が載置さ
れる凸状部を各々設けたことを特徴とする半導体素子収
納用パッケージ。 - 【請求項２】前記凸状部が凹部側面より３０ｍｍ以内の
位置に設けられていることを特徴とする請求項１に記載
の半導体素子収納用パッケージ。 - 【請求項３】前記凸状部の高さが５０μｍ乃至１６０μ
ｍであることを特徴とする請求項１に記載の半導体素子
収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11557195A JPH08316363A (ja) | 1995-05-15 | 1995-05-15 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11557195A JPH08316363A (ja) | 1995-05-15 | 1995-05-15 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316363A true JPH08316363A (ja) | 1996-11-29 |
Family
ID=14665868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11557195A Pending JPH08316363A (ja) | 1995-05-15 | 1995-05-15 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08316363A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017018212A1 (ja) * | 2015-07-28 | 2017-02-02 | 京セラ株式会社 | 配線基板および電子装置 |
-
1995
- 1995-05-15 JP JP11557195A patent/JPH08316363A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017018212A1 (ja) * | 2015-07-28 | 2017-02-02 | 京セラ株式会社 | 配線基板および電子装置 |
| CN107851616A (zh) * | 2015-07-28 | 2018-03-27 | 京瓷株式会社 | 布线基板以及电子装置 |
| JPWO2017018212A1 (ja) * | 2015-07-28 | 2018-04-12 | 京セラ株式会社 | 配線基板および電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JP2001356064A (ja) | 圧力検出装置用パッケージ | |
| JP2763446B2 (ja) | 半導体素子収納用パッケージ | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JPH08316363A (ja) | 半導体素子収納用パッケージ | |
| JP2005072421A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP3140439B1 (ja) | 電子部品収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003068900A (ja) | 電子部品収納用パッケージ | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181013B2 (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP4794072B2 (ja) | 圧力検出装置用パッケージ | |
| JP2003224222A (ja) | 半導体素子収納用パッケージ | |
| JP3441170B2 (ja) | 配線基板 | |
| JPH0745962Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2746802B2 (ja) | 半導体装置 | |
| JPH10107240A (ja) | イメージセンサー素子収納用パッケージ | |
| JP3297603B2 (ja) | 半導体素子収納用パッケージ | |
| JP2792636B2 (ja) | 半導体素子収納用パッケージ | |
| JP3393784B2 (ja) | 電子部品収納用パッケージ | |
| JP2724083B2 (ja) | 半導体素子収納用パッケージ | |
| JP4789357B2 (ja) | 圧力検出装置用パッケージ | |
| JP2003303910A (ja) | 配線基板 |