JPWO2017018212A1 - 配線基板および電子装置 - Google Patents

配線基板および電子装置 Download PDF

Info

Publication number
JPWO2017018212A1
JPWO2017018212A1 JP2017531129A JP2017531129A JPWO2017018212A1 JP WO2017018212 A1 JPWO2017018212 A1 JP WO2017018212A1 JP 2017531129 A JP2017531129 A JP 2017531129A JP 2017531129 A JP2017531129 A JP 2017531129A JP WO2017018212 A1 JPWO2017018212 A1 JP WO2017018212A1
Authority
JP
Japan
Prior art keywords
wiring board
conductive layer
insulating layer
linear
electronic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017531129A
Other languages
English (en)
Other versions
JP6496026B2 (ja
Inventor
明彦 舟橋
明彦 舟橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2017018212A1 publication Critical patent/JPWO2017018212A1/ja
Application granted granted Critical
Publication of JP6496026B2 publication Critical patent/JP6496026B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Led Device Packages (AREA)

Abstract

配線基板の表面の平面度を良好に維持することが可能な配線基板および電子装置を提供することを目的とする。配線基板は、上面が平坦な板状の絶縁層と、絶縁層の上面に設けられた、絶縁層の外縁と間を空けて配置された導電層であって、絶縁層の外縁に沿って外周が盛り上がった周縁領域と、周縁領域の内側に存在する中央領域と、中央領域に周縁領域の高さ位置まで盛り上がった線状部とを有する、導電層と、を備えている。

Description

本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子、又は集積回路等が実装される配線基板および電子装置に関するものである。
特開平９−３１２４７１号公報に開示されているように、上面が平坦な板状の絶縁層と絶縁層の上面に形成され、広い面積を有する導電層を有する配線基板が知られている。また、配線基板の上面には、電子素子が実装された電子装置が知られている。このような配線基板の導電層はスクリーン印刷法で形成され、スクリーン印刷法で形成された導電層は断面視で両端が盛りあがった形状となる傾向がある。
一般的に、近年配線基板は薄型化および多層化が要求されており、導電層が断面視において外周側が中央側よりも盛り上がっていると、導電層の形状に起因して配線基板の上面が変形し、電子素子が実装しにくく、実装性の向上が求められている。
本発明の１つの態様に係る配線基板は、上面が平坦な板状の絶縁層と、前記絶縁層の上面に設けられた、前記絶縁層の外縁と間を空けて配置された導電層とを有している。前記導電層は、前記絶縁層の外縁に沿って外周が盛り上がった周縁領域と、前記周縁領域の内側に存在する中央領域と、当該中央領域に前記周縁領域の高さ位置まで盛り上がった線状部とを有する。
本発明の１つの態様に係る電子装置は、上記配線基板と、該配線基板に実装された電子素子とを有する。
（ａ）は、本発明の第１の実施形態に係る配線基板外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は、本発明の第１の実施形態に係る配線基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は、本発明の第１の実施形態のその他の態様に係る配線基板の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は、本発明の第１の実施形態のその他の態様に係る配線基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は図１の実施形態に係る配線基板の要部Ｂを示す拡大図であり、（ｂ）は図３の実施形態に係る配線基板の要部Ｂを示す拡大図である。 （ａ）および（ｂ）は本発明の第２の実施形態の態様に係る配線基板の上面図である。 本発明の第２の実施形態のその他の態様に係る配線基板の上面図である。 （ａ）は、本発明の第３の実施形態に係る配線基板の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 本発明の第４の実施形態に係る配線基板の要部Ｂを示す拡大図である。 本発明の第５の実施形態に係る配線基板の要部Ｂを示す拡大図である。 （ａ）および（ｂ）は、本発明の配線基板の作製方法の概略を説明するための縦断面図である。 （ａ）および（ｂ）は、本発明の配線基板のその他の作製方法の概略を説明するための縦断面図である。
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、配線基板に電子素子が実装された構成を電子装置とする。配線基板および電子装置は、いずれの方向が上方もしくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方として、上面もしくは下面の語を用いるものとする。
（第１の実施形態）
図１〜図５および図１１〜図１２を参照して本発明の第１の実施形態における電子装置２１、および配線基板１について説明する。本実施形態における電子装置２１は、配線基板１と電子素子１０と蓋体とを有している。なお、図２、図４については蓋体を省略している。また、図１〜図４では、本実施形態の上面図または断面図の一例を示している。また図５では図１および図３に示す本実施形態の要部Ｂの拡大図を示している。また、図１１および図１２では本実施形態の配線基板を製作する方法の一例を示している。また、図１〜図５においては、内層に見える部分を点線で、また導電層４が凸になった部分（断面視で盛り上がった部分）をドットのハッチで示している。
図１〜図５に示す例において、本実施形態の配線基板１は、上面が平坦な板状の絶縁層５と、絶縁層５の上面に設けられた、絶縁層５の外縁と間を空けて配置された導電層４を有している。そして、導電層４は、絶縁層５の外縁に沿って外周が盛り上がった周縁領域４ｃと、周縁領域４ｃの内側に存在する中央領域４ｄと、中央領域４ｄに周縁領域４ｃの高さ位置まで盛り上がった線状部４ａとを有している。
配線基板１は、上面が平坦な板状の絶縁層５と、絶縁層５の上面に設けられた、絶縁層５の外縁と間を空けて配置された導電層４を有している。絶縁層５の材料としては、例えば、電気絶縁性セラミックスを使用することができる。電気絶縁性セラミックスとしては、例えば、酸化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体，またはガラスセラミックス焼結体等が挙げられる。なお電気絶縁性セラミックスを用いた絶縁層５は製造工程においては、比較的柔らかいセラミックグリーンシートであり、製造工程時に焼成などの工程を経ることで、配線基板１を構成する絶縁層５となる。
また絶縁層５の材料としては、例えば樹脂等を使用することができる。樹脂としては、例えば、エポキシ樹脂，ポリイミド樹脂，アクリル樹脂，フェノール樹脂，またはフッ素系樹脂等が挙げられる。フッ素系樹脂としては例えば、ポリエステル樹脂、または四フッ化エチレン樹脂が挙げられる。
図１〜図４に示す例では、配線基板１は、前述した材料から成る絶縁層５を複数上下に積層して形成されている。なお、配線基板１を構成する絶縁層５は１層でも良いが、配線基板１を構成する絶縁層５が複数ある場合は、複数の絶縁層５は積層または接着され基体２となる。
配線基板１は、図１および図２に示す例のように５層の絶縁層５から形成されていてもよいし、図３および図４に示す例のように２層の絶縁層５から形成されていても良い。または配線基板１は、３〜４層、または６層以上の絶縁層５から形成されていてもよい。なお、配線基板１は、例えば平面視して外形が矩形状であって、外形の一辺の長さが３ｍｍ〜１００ｍｍであって、上下方向の長さが０．２ｍｍ〜２０ｍｍである。また、開口部は、平面視して一辺の長さが２ｍｍ〜９０ｍｍである。
また図１〜図４に示す例のように、配線基板１は上面に電子素子１０と電気的に接続されるパッド３を有していても良い。図１〜図２に示す例では、基体２は貫通孔を有する複数の絶縁層５を有する枠部２ｂと貫通孔を有さない複数の絶縁層５を有する基部２ａとから形成される凹部を有している。また、図１〜図２に示す例では、枠部２ｂは大きさの異なる枠部を２つ有し、その２つの枠部２ｂで段差部を形成し、この段差部にパッド３が設けられている。また、配線基板１は配線基板１と外部回路と接続をする為の電極を有していても良い。
図１〜図４に示す例では基体２を構成する絶縁層５の上面には、絶縁層５の外縁と間を空けて配置された導電層４を有している。絶縁層５の外縁と導電層４の外縁との間に、距離を設けていることで、配線基板１の外縁部に導電層４が露出することを低減させ、意図しない導電等を低減させることができる。またこのとき、導電層４と配線基板１の外部とは２０μｍ以上離れていることで、より導電層４が配線基板１の外縁部に露出することを低減させることが可能となる。
また、配線基板１の内部には、各絶縁層５間を導通させる貫通導体と内部配線とから成る内部配線導体が設けられていてもよいし、配線基板１は、表面に露出した外部配線導体を有していてもよい。また、配線基板１を形成する各絶縁層５のそれぞれに設けられた内部配線導体が、各絶縁層５の表面に露出した外部配線導体等によって電気的に接続されていてもよい。また、導電層４と他の導電層４、パッド３、電極または内部導体が、それぞれ電気的に接続されていてもよい。なお、ここで外部配線導体は、パッド３および電極を除いた、配線基板１の外部に露出した配線導体とする。
パッド３、導電層４、電極は、配線基板１が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）もしくは銅（Ｃｕ）、または、これらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。
パッド３、配線基板１の表面に設けられた導電層４、電極、および外部配線導体の露出した表面には、めっき層を設けてもよい。この構成によれば、パッド３、配線基板１の表面に設けられた導電層４、電極、および外部配線導体の露出表面を保護して酸化しにくくすることができる。また、この構成によれば、パッド３と電子素子１０との接続部材１３（ボンディングワイヤ等）を介した電気的接続を良好にできる。めっき層は、例えば、厚さ０．５〜１０μｍのＮｉめっき層を被着させる。または、このＮｉめっき層の上に、厚さ０．５〜３μｍの金（Ａｕ）めっき層を被着させてもよい。
配線基板１の導電層４は、絶縁層５の外縁に沿って外周が盛り上がった周縁領域４ｃと、周縁領域４ｃの内側に存在する中央領域４ｄを有している。絶縁層５の材料として、例えば、電気絶縁性セラミックスを使用したとき、絶縁層５となるセラミックグリーンシートの上面に導電層４を形成する際、スクリーン印刷法を用いて形成することが知られている。このスクリーン印刷法では、メッシュ状のマスクの上面に導電層４となる半液状の導電体を乗せスキージ等で押圧し、導電層４を形成する。マスクは外周部をＳＵＳ板等で固定されている。そのため、スキージからマスクにかかる応力により、マスクが撓む際、撓み方が外周部と中央部とでは差が生じる。このことで、導電層４は断面視において外周が盛り上がった周縁領域４ｃと、周縁領域４ｃの内側に存在する中央領域４ｄとを有する形状となる。
また、絶縁層５の材料として、例えば樹脂を使用する。配線基板１は、樹脂からなる絶縁層５の上面にスクリーン印刷法を用いて導電層４を作製したときにも、電気絶縁性セラミックスと同様に、導電層４は断面視において外周が盛り上がった周縁領域４ｃと、周縁領域４ｃの内側に存在する中央領域４ｄとを有する形状となる。
配線基板１の導電層４は、中央領域４ｄに周縁領域４ｃの高さ位置まで盛り上がった線状部４ａとを有する。なお、周縁領域４ｃと線状部４ａとで囲まれた箇所を以後の記述では凹み部と称する。
一般的に、近年、配線基板１は薄型化および多層化が要求されている。この要求により、配線基板１の基体２を構成する絶縁層５の厚みはより薄くなっている。絶縁層５の材料としては、例えば、電気絶縁性セラミックスを使用する。このとき、導電層４が断面視において外周側が中央側よりも盛り上がっている状態で、仮に導電層４の上面に絶縁層５となる比較的柔らかいセラミックグリーンシートを重ねて積層して加圧すると、絶縁層５となるセラミックグリーンシートの一部が凹みの変形をし、配線基板１の上面の一部が凹んでしまう可能性が懸念されていた。そして、絶縁層５上に電子素子１０を実装しようとした場合、絶縁層５の凹みの変形に起因して電子素子１０が実装しにくく、実装性の向上が求められている。これに対して図１〜図２に示す本実施形態の例では、配線基板１の導電層４は、中央領域４ｄに周縁領域４ｃの高さ位置まで盛り上がった線状部４ａを設けており、配線基板１は導電層４の上面に設けられた、導電層４を覆った第２絶縁層５ａが設けられている。このことで、導電層４の上面に形成される凹み部の距離を小さくすることができる。このことで、仮に導電層４の上面に第２絶縁層５ａとなるセラミックグリーンシートを積層して加圧した場合においても、第２絶縁層５ａが導電層４の形状に追従して変形し、配線基板１の上面に大きな凹みの変形が生じることを低減させることができ、電子素子１０の実装性を向上させることができる。
また、絶縁層５の材料としては、例えば、樹脂を使用する。絶縁層５の材料が樹脂であるときにも、絶縁層５が電気絶縁性セラミックスから成る場合と同様である。特にフレキシブル配線基板等の絶縁層５が樹脂からなる配線基板１は導電層４の上面に設ける絶縁層５がより薄くなる。これに対し、本実施形態の形状とすることで、配線基板１の上面に凹みの変形が生じることを低減させることができ、電子素子１０の実装性を向上させることができる。
また、一般的に近年、電子素子１０は高機能化が進んでおり、電子素子１０の作動時の発熱はより高温となっている。そのため、電子素子１０からの熱をより良好に放熱するために配線基板１の表面に上面視で電子素子１０と重なる位置に導電層４を設けることがある。このとき、導電層４の表面に従来のように断面視において外周側が中央側よりも盛り上がっている状態であると、電子素子１０を実装する工程において、導電層４の形状によって、電子素子１０が実装しにくく、電子素子１０の実装性の悪化が懸念されていた。これに対して図３〜図４に示す本実施形態の例では、配線基板１の導電層４は、中央領域４ｄに周縁領域４ｃの高さ位置まで盛り上がった線状部４ａを設けており、導電層４は配線基板１の表面に設けられている。このことで、導電層４の上面に形成される凹み部の距離を小さくすることができる。このことで、電子素子１０を実装する工程において、電子素子１０の実装性を向上させることを可能としつつ、さらに導電層４と電子素子１０とが直接接していることで、電子素子１０の発熱をより良好に配線基板１側へ放熱することが可能となる。このとき、導電層４が電子素子１０の演算部等の発熱部分と接していることでより放熱性を向上させることが可能となる。また図３〜図４に示す例のように、導電層４を配線基板１の上面に設けることで、絶縁層５と導電層４との色調の差によって電子素子１０を実装するエリアを判別するアライメントとすることが可能となる。
また、本発明のように導電層４が周縁領域４ｃと同程度の高さとなるように線状部４ａを設けていると、線状部４ａ部において抵抗値を低下させることが可能となる。このことで、例えば導電層４が電源またはグランドと接続している場合、その抵抗値を下げることが可能となる。よって、本実施形態では配線基板１の凹みの変形を低減しつつ電気特性の向上を図ることが可能となる。
また、導電層４の中央領域４ｄであって、線状部４ａに囲まれた凹んでいる部分に電子素子１０の外周が位置するように設計することで、電子素子１０の外辺と配線基板１とが接触することを低減させることができる。この結果、電子素子１０の欠けの発生を抑制することが可能となる。
なお、本実施形態の導電層４において、周縁領域４ｃの高さは例えば絶縁層５の上面から３〜２５μｍ程度である。また、線状部４ａの高さは例えば中央領域４ｄの上面から３〜２０μｍ程度である。なお、このとき線状部４ａは周縁領域４ｃと同程度の位置まで突出しているのが良いが、工程誤差により多少の差が生じていても良い。このとき周縁領域４ｃとの高さの差は５μｍ以下であると、本実施形態における効果を良好に残すことが可能となる。
また、図１〜図２に示す例では複数の絶縁層５から成る基体２が枠部２ｂを有するとき、周縁領域４ｃまたは線状部４ａは上面視で枠部２ｂの開口部と重なる位置に設けている。一般的に、配線基板１が枠部２ｂを有するとき、枠部２ｂは製造時に基部２ａ側へ垂れさがる可能性が高くなり、このことで電子素子１０との接合信頼性の悪化が懸念されていた。このとき、図１〜図２に示す例のように、周縁領域４ｃまたは線状部４ａは上面視で枠部２ｂの開口部と重なる位置に設けていることで、周縁領域４ｃまたは線状部４ａが支えとなり枠部２ｂが基部２ａ側へ垂れさがることを低減させることができる。よって、枠部２ｂの上面の平坦度が良好となることで、枠部２ｂの上面に設けられたパッド３の平坦度を良好とすることが可能となり電子素子１０と配線基板１との接合信頼性の向上させることが可能となる。
図５（ａ）に図１に示す配線基板１の要部Ｂの拡大図を、図５（ｂ）に図３に示す配線基板１の要部Ｂの拡大図を示す。図５（ａ）に示す例のように、導電層４の上面に設けられた絶縁層５は断面視で導電層４に追従するように滑らかに波打っていても良い。また、導電層４は円弧を描くように滑らかな形状であるのが良い。このことで、絶縁層５を積層する工程、電子素子１０を実装する工程において導電層４の上面から応力がかかった場合、線状部４ａと中央領域４ｄとの間の角部に応力がかかり導電層４にクラック等が発生することを低減させることが可能となる。よって導電層４の導電性をより良好に保つことが可能となる。
また、図１〜図５に示す例では、導電層４および線状部４ａは配線基板１の上面側へ向かって形成されているが、導電層４は配線基板１の下面側へ向かって形成されていても良い。また、導電層４は図３および図４が配線基板１の表面の上面側に露出しているように、配線基板１の表面の下面側に下向きに露出していてもよい。このとき、配線基板１の下面側に露出している導電層４は外部の放熱部材等と接することで放熱性を向上させることが可能となる。
次に、図２および図４を用いて、電子装置２１について説明する。図２および図４に示す例において、電子装置２１は配線基板１と、配線基板１に実装された電子素子１０と、を有しており、電子素子１０は線状部４ａと重なる位置に実装されている。
電子素子１０は例えば、ＣＣＤ型またはＣＭＯＳ型等の撮像素子、ＬＥＤ等の発光素子、または半導体回路素子等が用いられる。図２および図４に示す例においては、電子素子１０の各電極は、接続部材１３（ボンディングワイヤ）によってパッド３に電気的に接続されている。また、図２および図４に示す例では電子素子１０と配線基板１は接続部材１３（ボンディングワイヤ等）によって接続されているが接続部材１３は例えば金もしくはハンダから成るボール、銅等の金属材料からなるリード（ＴＡＢ実装）、または樹脂等からなる異方性導電樹脂等であっても良い。
なお、電子素子１０の下面と配線基板１表面とは、例えば熱硬化性の樹脂等で接合することで、電子素子１０を強固に実装し、取り扱い時等において電子素子１０の位置ズレを低減させることができる。また、電子素子１０を実装する工程において、電子素子１０の下面と配線基板１の電子素子実装部との間に上述の熱硬化性の樹脂等を介することで、実装等の工程において配線基板１と電子素子１０とが擦れて、ダスト等が発生することを低減させることができる。
また、電子装置２１は枠部２ｂまたは基体２の上面に蓋体を有していてもよい。なお、蓋体は熱硬化性の樹脂、または金属材料からなるろう材等から成る接合部材により枠部２ｂまたは基体２と接合されていてもよい。このとき蓋体は、例えば配線基板１に実装される電子素子が半導体回路素子、またはジャイロセンサー等である場合、金属または樹脂等から成る光の透過性を有さない材料から構成されていてもよい。
また、蓋体は、例えば配線基板１に実装される電子素子がＣＣＤ型またはＣＭＯＳ型等の撮像素子、ＬＥＤ等の発光素子である場合、ガラス、水晶、または樹脂から成る光の透過性を有する材料から構成される。なお、例えば蓋体は、平面視して外形が矩形状であって、外形の一辺の長さが２．５ｍｍ〜９５ｍｍであって、上下方向の長さが例えば０．１ｍｍ〜５ｍｍである。
本発明の電子装置２１は、本発明の配線基板１を用いることで、電子素子１０との実装性を良好にすることを図ることが可能となる。
次に、本実施形態の配線基板１の製造方法の一例について説明する。
なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた製造方法である。
（１）まず、配線基板１を構成する絶縁層５となるセラミックグリーンシートを準備する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である絶縁層５を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２），マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
なお、基体２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で成形することによって基体２を形成することができる。
また、基体２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基体２を形成できる。
（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートにパッド３、導電層４、電極、および貫通導体や内部配線を含んだ内部配線導体となる部分に金属ペーストを塗布または充填する。
この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、配線基板１との接合強度を高めるために、ガラス、セラミックスを含んでいても構わない。
この工程において、導電層４に線状部４ａを設ける。線状部４ａを作製する方法は、例えば図１１および図１２に示すような製法がある。なお、図１１および図１２では、工程途中の電子素子実装用基板４１を示している。
図１１に示す製造方法ではまず、セラミックグリーンシート４２に第１導体インク４４をスクリーン印刷法を用いて印刷する。次に、セラミックグリーンシート４２の上面に印刷された第１導体インク４４の中央領域４ｄとなる位置の線状部４ａを設けたい箇所に第２導体インク４５をスクリーン印刷法等によって印刷する。次に第１導体インク４４および第２導体インク４５に上面から加圧、または上面からセラミックグリーンシート４２を積層して加圧することで、線状部４ａを有する導電層４を形成することが可能となる。
図１２に示す製造方法を下記する。図１２はスクリーン印刷法に用いるマスク４６に特徴を有している。なお、マスク４６は、開口部分がマスク開口部４６ａであって、閉口部分がマスク閉口部４６ｂである。図１２（ａ）と図１２（ｂ）との差は、図１２（ｂ）は図１２（ａ）と比較してマスク４６のマスク閉口部４６ｂが大きい点で異なっている。図１２に示す製造方法では、図１２に示す例のように、マスク閉口部４６ｂの大きさをコントロールし、そのマスクを用いることで、１回のスクリーン印刷において、線状部４ａを作製することが可能となる。図１２に示す例のようにマスク閉口部４６ｂの大きさをコントロールすることで、線状部４ａの高低差をコントロールすることが可能となる。
また、図１１および図１２に示すような製法は絶縁層５が樹脂等から成る場合も同様に使用し、線状部４ａを導電層４の中央部に設けることが可能となる。
（３）次にセラミックグリーンシート４２を加工する。また、配線基板１が凹部を有する場合、凹部を有する配線基板１を作製するためには、例えば枠部２ｂおよび基部２ａとなるセラミックグリーンシート４２を作製して後述する積層して加圧する工程により一体化させる方法がある。枠部２ｂとなるセラミックグリーンシート４２は例えば金型、またはレーザー加工を用いて開口部となる部分を打ち抜くことで作製することができる。また、複数のセラミックグリーンシート４２を積層して加圧し、セラミックグリーンシート積層体を作製してから開口部となる部分を打ち抜いてもよい。
（４）次に、各絶縁層となるセラミックグリーンシート４２を積層して加圧することにより配線基板１となるセラミックグリーンシート積層体を作製する。このとき、上述した枠部２ｂとなるセラミックグリーンシート４２と基部２ａとなるセラミックグリーンシート４２を積層して加圧することで一体化した配線基板１となるセラミックグリーンシート積層体を作製することができる。
（５）次に、このセラミックグリーンシート積層体を約１５００〜１８００℃の温度で焼成して、配線基板１が複数配列された多数個取り基板を得る。なお、この工程によって、前述した金属ペーストは、配線基板１となるセラミックグリーンシート４２と同時に焼成され、パッド３、導電層４、電極、内部配線導体または外部配線導体となる。
（６）次に、焼成して得られた多数個取り配線基板を複数の配線基板１に分断する。この分断においては、配線基板１の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法、またはスライシング法等により配線基板１の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができる。また、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。
上記（１）〜（６）の工程によって、配線基板１が得られる。なお、上記（１）〜（６）の工程順番は指定されない。
このようにして形成された配線基板１に電子素子１０を実装することで、電子装置２１を作製することができる。
（第２の実施形態）
次に、本発明の第２の実施形態による配線基板１について、図６および図７を参照しつつ説明する。また、図６および図７においては、内層に見える部分を点線で、また導電層４が凸になった部分（断面視で盛り上がった部分）をドットのハッチで示している。
本実施形態における配線基板１において、第１の実施形態の配線基板１と異なる点は、上面視において線状部４ａが異なっている点である。図６（ａ）は線状部４ａが複数設けられている点、図６（ｂ）では線状部４ａが矩形状となっている点、図７では線状部４ａが絶縁層５の中央部から外側へ放射状に設けられている点で第１実施形態と異なっている。
図６（ａ）における配線基板１において、配線基板１は電子素子１０が実装される電子素子実装部を有しており、線状部４ａは電子素子実装部内に少なくとも２ヵ所以上に設けられている。そして、複数の線状部４ａ同士は、間を空けて設けられている。
図６（ａ）に示す例では、配線基板１は電子素子１０が実装される電子素子実装部に少なくとも２つ間を空けて設けられた線状部４ａを有することで、より導電層４の凹み部の幅を小さくすることが可能となる。よって、導電層４の周縁領域４ｃと中央領域４ｄの高低差に起因する絶縁層５の変形を低減させることが可能となり、電子素子実装部の平坦度をより向上させることが可能となる。
また、図６（ａ）に示す例のように、電子素子実装部に間を空けて設けられた線状部４ａを有することで、導電層４と重なる位置に実装される電子素子１０の外周部を線状部４ａが支えることにより、電子素子１０が実装時に傾くことを低減させ、実装を安定させることが可能となる。これにより、電子素子１０を配線基板１に実装する工程において、より実装性を向上させることが可能となる。
図６（ｂ）における配線基板１において、配線基板１は矩形状であり、線状部４ａは上面視で配線基板１の各４辺に沿った線状部４ａ同士が繋がった枠状となっている。
一般的に、導電層４の周縁領域４ｃは導電層４の周囲全てに形成される。このとき、図６（ｂ）に示す例のように線状部４ａが枠状であることで、配線基板１のＸ、Ｙ方向のどの方向においても導電層４の凹み部の幅を小さくすることが可能となる。よって、配線基板１の表面の平坦度を向上させることが可能となる。よって、電子素子１０を配線基板１に実装する工程において、より実装性を向上させることが可能となる。
図７における配線基板１において、線状部４ａは配線基板１の中心部から外側へ向かって放射状に延びている。
図７に示す例のように、線状部４ａが配線基板１の中心部から外側へ向かって放射状に延びていることで、図６（ｂ）と同様に配線基板１のＸ、Ｙ方向のどの方向においても導電層４の凹み部の幅を小さくすることが可能となる。よって、配線基板１の表面の平坦度を向上させることが可能となる。よって、電子素子１０を配線基板１に実装する工程において、より実装性を向上させることが可能となる。
また、配線基板１の中心部に線状部４ａが集まることで、配線基板１の中心部の平坦性をより向上させることが可能となり、より、電子素子１０を配線基板１に実装する工程において、より実装性を向上させることが可能となる。
また、線状部４ａが配線基板１の中心部から外側へ向かって放射状に延びていることで、例えば電子素子１０が配線基板１の中心部に実装されるとき、電子素子１０が作動時に発熱した場合において良好に放熱を促すことが可能となる。また、図７に示す例のように線状部４ａが配線基板１の中心から対角線上に延びているときは、電子素子１０の下面に樹脂等からなる接合材を設けると、セルフアライメントの効果によって、線状部４ａの中心に電子素子１０を設置しやすくなる。また、このとき樹脂等からなる接合材が線状部４ａに沿って容易に広げることも可能となる。
なお、図６および図７に示す例では導電層４は絶縁層５と第２絶縁層５ａとの間に設けられているが、配線基板１の上面または下面の表面に設けられていても良い。
図６および図７に示す例のような線状部４ａを作製する方法として例えば、基体２が電気絶縁性セラミックスから成る場合、それぞれの任意の形となるように作製したマスク用いて、線状部４ａとなる導体インクをスクリーン印刷することで形成することが可能となる。
（第３の実施形態）
次に、本発明の第３の実施形態による配線基板１について、図８を参照しつつ説明する。また、図８においては、内層に見える部分を点線で、また導電層４が凸になった部分（断面視で盛り上がった部分）をドットのハッチで示している。
本実施形態における配線基板１において、第１の実施形態の配線基板１と異なる点は、線状部４ａの本数が多い点である。
図８に示す例のように、線状部４ａの間隔を狭くまた本数を増やすことで、より導電層４の凹み部の幅を小さくすることができる。よって、より電子素子１０の実装性を向上させることが可能となる。
このとき、線状部４ａ同士の距離は、配線基板１に実装される電子素子１０の縦方向または横方向における長さの３割以下であることで、より確実に電子素子１０が導電層４の形状によって傾くことを低減させることが可能となる。また、線状部４ａ同士の距離をより小さくすることで様々なサイズの電子素子１０に対応させることが可能となる。
なお、図８に示す例では導電層４は絶縁層５と第２絶縁層５ａとの間に設けられているが、配線基板１の上面または下面の表面に設けられていても良い。
（第４の実施形態）
次に、本発明の第４の実施形態による配線基板１について、図９を参照しつつ説明する。また、また、図９は本実施形態の要部、つまり中央領域４ｄの拡大図であり、周縁領域４ｃは省略している。
本実施形態における配線基板１において、第１の実施形態の配線基板１と異なる点は、導電層４が２層設けられている点である。
本実施形態における配線基板１において、第２絶縁層５ａ上には、導電層４における周縁領域４ｃの最上部および線状部４ａの最上部と重ならない箇所に、上方に向かって盛り上がった第２導電層６が設けられている。
図９に示す例のように、配線基板１は複数の導電層４を有しており、それぞれに設けられた線状部４ａが上面視で重ならない位置に設けられていることで、より配線基板１の平坦性を向上させることが可能となる。これは、線状部４ａを設けても消しきれなかった導電層４で発生した凹み部を第２導電層６の第２線状部６ａがその凹み部と重なるように設けられていることで、配線基板１の表面に出る凹みの変形をより低減させることが可能となるからである。
また一般的に、電源と接続される導電層４とグランドと接続される導電層４とは上面視で重なる位置に設けることが望まれる。しかしながら、導電層４が周縁領域４ｃと中央領域４ｄとを有しており、また上面視で重なる位置に設けられると、その上面に設けられる第２絶縁層５ａの変形がより大きいものとなる懸念があった。これに対し、本実施形態のように、導電層４の線状部４ａと第２導電層６の第２線状部６ａが上面視で重ならない位置に設ける。このことで、例えば電源と接続された導電層４とグランドと接続された導電層４とを上面視で重なる位置に設けた場合でも、それらの上面に設ける絶縁層５の変形をより小さくすることが可能となる。これにより、配線基板１の変形を小さいものとしながら、電気特性の向上を図ることが可能となる。
図９に示す例のような配線基板１を製作する方法としては例えば、基体２が電気絶縁性セラミックスから成る場合に、それぞれの層に導電層４を形成する。このとき、線状部４ａおよび第２線状部６ａが重ならない位置になるように作製したマスクを用いて、導体インクをスクリーン印刷することで形成することが可能となる。
（第５の実施形態）
次に、本発明の第５の実施形態による配線基板１について、図１０を参照しつつ説明する。また、図１０は本実施形態の要部、つまり中央領域４ｄの拡大図であり、周縁領域４ｃは省略している。本実施形態における配線基板１において、第４の実施形態の配線基板１と異なる点は、２つの導電層４が向かい合うように設けられている点である。
本実施形態における配線基板１は、導電層４上には、導電層４における周縁領域４ｃの最上部および線状部４ａの最上部と重なる箇所に、上方に窪んだ第３導電層７が、導電層４と接するように設けられている。
図１０に示す例では、上記構成を有することで線状部４ａを設けても消しきれなかった導電層４で発生した凹み部を第３導電層７の第３線状部７ａがその凹み部と重なるように設けられ、配線基板１の表面に出る凹みの変形をより低減させることが可能となる。この結果、電子素子１０の実装性の向上が可能となる。
また、図１０に示す例のように、導電層４と接触する第３導電層７を第２絶縁層５ａの下面に設け、また導電層４と接するように設けることで、導電層４の厚みを大きくすることが可能となる。このことで、例えば導電層４が電源またはグランドと接続している場合、その抵抗値を下げることが可能となる。よって、本実施形態では配線基板１の凹みの変形を低減しつつ電気特性の向上を図ることが可能となる。
また、本実施形態では、導電層４上には、導電層４における周縁領域４ｃの最上部および線状部４ａの最上部と重なる箇所に、上方に窪んだ平坦化膜８が設けられていてもよい。図１０に示す例との差は、導電層４と接触する平坦化膜８が電気絶縁性を有する点である。このことによって、図１０に示す例と同様に配線基板１の表面に出る凹みの変形をより低減させることが可能となる。よって、配線基板１の表面に出る凹みの変形をより低減させることが可能となり、電子素子１０の実装性の向上が可能となる。なお、ここで平坦化膜８とは、絶縁性のものであり、主成分は絶縁層５と同様のものであっても構わない。そして、平坦化膜８の一部が平坦化膜線状部８ａとなる。
図１０に示す例のような配線基板１を製作する方法として例えば、基体２が電気絶縁性セラミックスから成る場合、第２絶縁層５ａの下面にスクリーン印刷法を用いる。スクリーン印刷方で、導電性インクまたは絶縁性のペーストを塗布し、図１１または図１２に記載の製造方法を用いて盛り上がり部を作製することで配線基板１を形成することが可能となる。
なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。また、例えば、図１〜図４に示す例では、パッド３または導電層４、線状部４ａの形状は矩形状であるが、円形状やその他の多角形状であってもかまわない。
また、本実施形態におけるパッド３、導電層４の配置、数、形状などは指定されない。また、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものではない。
１・・・・配線基板
２・・・・基体
２ａ・・・基部
２ｂ・・・枠部
３・・・・パッド
４・・・・導電層
４ａ・・・線状部
４ｃ・・・周縁領域
４ｄ・・・中央領域
５・・・・絶縁層
５ａ・・・第２絶縁層
６・・・・第２導電層
６ａ・・・第２線状部
７・・・・第３導電層
７ａ・・・第３線状部
８・・・・平坦化膜
８ａ・・・平坦化膜線状部
１０・・・電子素子
１３・・・接続部材
２１・・・電子装置
４１・・・工程途中の電子素子実装用基板
４２・・・セラミックグリーンシート
４４・・・第１導体インク
４５・・・第２導体インク
４６・・・マスク
４６ａ・・マスク開口部
４６ｂ・・マスク閉口部

Claims (10)

  1. 上面が平坦な板状の絶縁層と、
    前記絶縁層の上面に設けられた、前記絶縁層の外縁と間を空けて配置された導電層であって、前記絶縁層の外縁に沿って外周が盛り上がった周縁領域と、前記周縁領域の内側に存在する中央領域と、当該中央領域に前記周縁領域の高さ位置まで盛り上がった線状部とを有する、導電層と、を備えたことを特徴とする配線基板。
  2. 前記配線基板は電子素子が実装される電子素子実装部を有しており、
    前記線状部は前記電子素子実装部内に少なくとも２ヵ所以上に設けられており、当該線状部同士は間を空けて設けられていることを特徴とする
    請求項１に記載の配線基板。
  3. 前記配線基板は矩形状であり、
    前記線状部は上面視で前記配線基板の各４辺に沿った、前記線状部同士が繋がった枠状であることを特徴とする
    請求項１に記載の配線基板。
  4. 前記線状部は前記配線基板の中心部から外側に向かって放射状に延びていることを特徴とする請求項１に記載の配線基板。
  5. 前記導電層は、前記配線基板の表面に設けられていることを特徴とする
    請求項１乃至請求項４のいずれかに記載の配線基板。
  6. 前記導電層の上面に設けられた、前記導電層を覆った第２絶縁層が設けられていることを特徴とする
    請求項１乃至請求項４のいずれかに記載の配線基板。
  7. 前記第２絶縁層上には、前記導電層における前記周縁領域の最上部および前記線状部の最上部と重ならない箇所に、上方に向かって盛り上がった第２導電層が設けられていることを特徴とする
    請求項６に記載の配線基板。
  8. 前記導電層上には、前記導電層における前記周縁領域の最上部および前記線状部の最上部と重なる箇所に、上方に窪んだ第３導電層が設けられていることを特徴とする請求項６に記載の配線基板。
  9. 前記導電層上には、前記導電層における前記周縁領域の最上部および前記線状部の最上部と重なる箇所に、上方に窪んだ平坦化膜が設けられていることを特徴とする請求項６に記載の配線基板。
  10. 請求項１乃至請求項８のいずれかに記載の配線基板と、
    配線基板の上面に実装された電子素子と、を備え、
    前記電子素子は、前記線状部と重なる位置に実装されていることを特徴とする電子装置。
JP2017531129A 2015-07-28 2016-07-13 配線基板および電子装置 Active JP6496026B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015148744 2015-07-28
JP2015148744 2015-07-28
PCT/JP2016/070629 WO2017018212A1 (ja) 2015-07-28 2016-07-13 配線基板および電子装置

Publications (2)

Publication Number Publication Date
JPWO2017018212A1 true JPWO2017018212A1 (ja) 2018-04-12
JP6496026B2 JP6496026B2 (ja) 2019-04-03

Family

ID=57884557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017531129A Active JP6496026B2 (ja) 2015-07-28 2016-07-13 配線基板および電子装置

Country Status (4)

Country Link
US (1) US10672697B2 (ja)
JP (1) JP6496026B2 (ja)
CN (1) CN107851616B (ja)
WO (1) WO2017018212A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108351366A (zh) * 2016-01-25 2018-07-31 京瓷株式会社 测量传感器用封装体以及测量传感器
KR101870153B1 (ko) * 2016-11-28 2018-06-25 주식회사 네패스 절연 프레임을 이용한 반도체 패키지 및 이의 제조방법
CN108461453B (zh) * 2017-02-22 2021-10-26 京瓷株式会社 电子元件安装用基板、电子装置以及电子模块
JP6989268B2 (ja) * 2017-02-22 2022-01-05 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
JP6931167B2 (ja) 2019-04-25 2021-09-01 日亜化学工業株式会社 発光モジュール
CN116830259A (zh) * 2021-01-29 2023-09-29 京瓷株式会社 电子元件安装用基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316363A (ja) * 1995-05-15 1996-11-29 Kyocera Corp 半導体素子収納用パッケージ
JP2002299495A (ja) * 2001-03-30 2002-10-11 Fuji Electric Co Ltd 半導体回路基板
JP2002373956A (ja) * 2001-06-14 2002-12-26 Nec Corp 半導体装置
JP2006186232A (ja) * 2004-12-28 2006-07-13 Nec Corp パッケージ、マイクロ波集積回路及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312471A (ja) 1996-05-23 1997-12-02 Toppan Printing Co Ltd 多層配線板及びその製造方法
JP3531573B2 (ja) * 2000-03-17 2004-05-31 株式会社村田製作所 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP4817892B2 (ja) * 2005-06-28 2011-11-16 富士通セミコンダクター株式会社 半導体装置
JP5708798B2 (ja) * 2011-05-16 2015-04-30 株式会社村田製作所 セラミック電子部品の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316363A (ja) * 1995-05-15 1996-11-29 Kyocera Corp 半導体素子収納用パッケージ
JP2002299495A (ja) * 2001-03-30 2002-10-11 Fuji Electric Co Ltd 半導体回路基板
JP2002373956A (ja) * 2001-06-14 2002-12-26 Nec Corp 半導体装置
JP2006186232A (ja) * 2004-12-28 2006-07-13 Nec Corp パッケージ、マイクロ波集積回路及びその製造方法

Also Published As

Publication number Publication date
WO2017018212A1 (ja) 2017-02-02
JP6496026B2 (ja) 2019-04-03
US20180218974A1 (en) 2018-08-02
CN107851616B (zh) 2020-07-31
US10672697B2 (en) 2020-06-02
CN107851616A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
JP6496026B2 (ja) 配線基板および電子装置
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
US9609754B2 (en) Package for mounting electronic element, electronic device, and imaging module
US9806005B2 (en) Electronic element mounting substrate and electronic device
JP6495740B2 (ja) 電子素子実装用基板および電子装置
JP6677595B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
CN107112288B (zh) 电子部件安装用封装件以及电子装置
US9664874B2 (en) Substrate for mounting imaging element, and imaging device
JP6892252B2 (ja) 電子素子実装用基板および電子装置
US11276617B2 (en) Electronic device mounting board, electronic package, and electronic module
JP2018121005A (ja) 電子素子実装用基板、電子装置および電子モジュール
US10312168B2 (en) Electronic element mounting substrate, and electronic device
JP7209740B2 (ja) 電子部品実装用基板および電子装置
JP6849425B2 (ja) 電子装置および電子モジュール
JP6483470B2 (ja) 電子部品実装用パッケージ、電子装置および電子モジュール
JP2020035898A (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP5981389B2 (ja) 配線基板
JP7307161B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP7227019B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2016103520A (ja) 電子部品実装用パッケージおよび電子装置
JP2014045012A (ja) 多数個取り配線基板
JP6017994B2 (ja) 電子素子搭載用基板および電子装置
JP2014165315A (ja) 電子素子搭載用基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190307

R150 Certificate of patent or registration of utility model

Ref document number: 6496026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150