CN103535121B - 陶瓷电子元器件及其制造方法 - Google Patents

陶瓷电子元器件及其制造方法 Download PDF

Info

Publication number
CN103535121B
CN103535121B CN201280023700.1A CN201280023700A CN103535121B CN 103535121 B CN103535121 B CN 103535121B CN 201280023700 A CN201280023700 A CN 201280023700A CN 103535121 B CN103535121 B CN 103535121B
Authority
CN
China
Prior art keywords
external terminal
terminal electrode
periphery
ceramic electronic
central portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280023700.1A
Other languages
English (en)
Other versions
CN103535121A (zh
Inventor
岩越邦男
小野寺修
小野寺修一
冈野隆男
大坪喜人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN103535121A publication Critical patent/CN103535121A/zh
Application granted granted Critical
Publication of CN103535121B publication Critical patent/CN103535121B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0091—Apparatus for coating printed circuits using liquid non-metallic coating compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24488—Differential nonuniformity at margin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

提高陶瓷电子元器件的外部端子电极的接合强度。使外部端子电极(7)的周边部(8)的厚度比中央部(9)的厚度厚，并使周边部(8)的至少一部分埋入到元器件主体(3)中。优选为，使外部端子电极(7)的表面(10)与元器件主体(3)的主面(6)位于同一面上。也可以以覆盖外部端子电极(7)的周边部(8)的至少一部分的方式沿着元器件主体(3)的主面(6)形成电绝缘性的覆盖层(11)。覆盖层(11)的端部(12)优选为在元器件主体(3)的主面(6)上、并与外部端子电极(7)的周边部(8)中厚度最厚的部分相接。此外，还优选为使覆盖层(11)与外部端子电极(7)的表面(10)位于同一面上。

Description

陶瓷电子元器件及其制造方法
技术领域
本发明涉及陶瓷电子元器件及其制造方法，尤其涉及陶瓷电子元器件中所具备的外部端子电极的结构及形成方法。
背景技术
作为本发明所关注的陶瓷电子元器件，例如有日本专利特开2001-267744号公报(专利文献1)所记载的层叠型陶瓷电子元器件。专利文献1所记载的层叠型陶瓷电子元器件也称为多层陶瓷基板，因此包括具有由多个陶瓷层构成的层叠结构的元器件主体。
多层陶瓷基板安装在规定的安装基板上，且在多层陶瓷基板上设有与安装基板电连接的外部端子电极。多层陶瓷基板的外部端子电极通常以如下方式形成：利用丝网印刷在配置在最外层的陶瓷生片上印刷导电性糊料，将最外层的陶瓷生片连同其它陶瓷生片一起进行层叠并加压，之后进行烧成。此外，有时也根据需要对烧成后的外部端子电极实施镀镍及镀金、或者镀镍及镀锡。
然而，在利用上述方法形成外部端子电极时，有可能产生以下现象。
(1)通常，在通过丝网印刷将导电性糊料印刷到陶瓷生片上后，由于导电性糊料的表面张力，导电性糊料会集中在印刷涂膜的中央部，导致印刷涂膜周边部的厚度变薄。
(2)此外，丝网印刷版上允许导电性糊料通过的透过部的开口的侧面上会有导电性糊料附着并残留，导致作为印刷涂膜的导电性糊料膜的周边部上的厚度变薄。
(3)另外，由于在加压工序中，导电性糊料膜会在厚度方向上受到挤压，因此导电性糊料膜，尤其是其周边部会变得更薄。
如上所述，若作为印刷涂膜的导电性糊料膜周边部的厚度变薄，则烧成后的外部端子电极周边部的厚度也当然会变薄。然而，使外部端子电极产生剥离的应力最容易作用在其周边部，因此，若外部端子电极周边部的厚度变薄，则外部端子电极容易从元器件主体上剥离，其结果是，导致外部端子电极的接合强度降低的问题。此外，在实施镀敷的情况下，镀液可能会从外部端子电极与元器件主体之间的界面浸入，从而进一步引起接合强度降低的问题。
作为用于增加外部端子电极周边部的厚度的对策，也考虑了反复对形成外部端子电极的导电性糊料进行印刷、即重复涂布。然而，若利用丝网印刷反复印刷导电性糊料，则导电性糊料膜的厚度会增加，丝网版与导电性糊料膜之间的密接性会随之变差，因此印刷性会降低，外部端子电极的轮廓形状会变差。此外，反复的印刷还会导致生产性的降低以及制造成本的上升。
另外，为了提高与陶瓷之间的接合强度，导电性糊料通常含有氧化铝等烧接抑制剂，但含有该烧接抑制剂会导致在烧成工序中，外部端子电极与元器件主体之间的收缩行为的差变得更大。因此，外部端子电极的厚度越是增加，上述收缩行为的差所引起的应力就越大，该应力作用于元器件主体可能会导致元器件主体产生翘曲、膨胀波动等不希望的变形。
另外，上述那样的问题并不限于多层陶瓷基板这样的层叠型陶瓷电子 元器件，例如在包括由单层陶瓷基板构成的元器件主体、且沿着该元器件主体的主面设有外部端子电极的非层叠型结构的陶瓷电子元器件中也可能遇到。
现有技术文献
专利文献
专利文献1：日本专利特开2001-267744号公报
发明内容
发明所要解决的技术问题
为此，本发明的目的在于提供一种外部端子电极的接合强度得到了提高的陶瓷电子元器件及其制造方法。
解决技术问题所采用的技术方案
本发明的陶瓷电子元器件，包括：元器件主体，该元器件主体由陶瓷构成；以及外部端子电极，该外部端子电极沿着元器件主体的主面设置，外部端子电极与安装基板电连接，并安装在安装基板上，为解决上述技术问题，其特征在于，外部端子电极包括周边部以及被周边部包围的中央部，周边部的厚度比中央部的厚度要厚，且周边部的至少一部分埋入到元器件主体中。由此，能提高外部端子电极的接合强度。
优选为，外部端子电极的表面与元器件主体的主面位于同一面上。通过具备该结构，能进一步提升外部端子电极的接合强度提高的效果。
优选为，以覆盖外部端子电极的周边部的至少一部分的方式沿着元器件主体的主面形成电绝缘性的覆盖层。优选为，该覆盖层的端部在元器件主体的主面上、并与外部端子电极的周边部中厚度最厚的部分相接。此外，优选为，使覆盖层与外部端子电极的表面位于同一面上。这些结构有助于 进一步提升外部端子电极的接合强度提高的效果。
外部端子电极的表面上可以形成有镀膜。在形成有镀膜的情况下，可能会产生镀液从外部端子电极与元器件主体之间的界面浸入的问题，但如上所述，外部端子电极包括周边部以及被周边部包围的中央部，周边部的厚度比中央部的厚度厚，且周边部的至少一部分埋入到元器件主体中，通过该结构，能使得镀液的浸入难以产生，因此，也能使得因镀液的浸入所引起的外部端子电极的接合强度的降低难以发生。
此外，外部端子电极的中央部与周边部也可以具有互不相同的成分。
本发明也适用于层叠型的陶瓷电子元器件。该情况下，元器件主体还包括内部导体，该内部导体由层叠的多个陶瓷层构成，并配置在元器件主体的内部。
本发明还适用于陶瓷电子元器件的制造方法。
本发明所涉及的制造方法的特征在于，包括：准备陶瓷生片的工序；利用导电性糊料在陶瓷生片的主面上形成外部端子电极的工序；以及对形成有外部端子电极的陶瓷生片进行烧成的工序，为解决上述的技术问题，形成外部端子电极的工序包括形成外部端子电极、使其周边部的厚度比被周边部包围的中央部的厚度要厚的工序。根据该制造方法，能制作外部端子电极的接合强度较高的陶瓷电子元器件。
优选为，在形成外部端子电极时，分别形成周边部和中央部。通过具备该结构，抑制了导电性糊料因表面张力而集中于中央部的现象，因此能容易地增加周边部的厚度。此外，能有效避免上述重复涂布时容易引起的印刷性降低、生产性降低以及制造成本上升这样的问题。
在上述优选的实施方式中，可以在形成周边部的工序之后实施形成中央部的工序，也可以反过来在形成中央部的工序之后实施形成周边部的工序。若如前者那样，在形成周边部的工序之后实施形成中央部的工序，则在利用丝网印刷对周边部进行印刷时，丝网版与陶瓷生片之间的密接性不会被中央部阻碍，因此能获得良好的印刷性。另一方面，若如后者那样，在形成中央部的工序之后实施形成周边部的工序，则易于将中央部形成得较薄。
此外，根据上述优选的实施方式，能使形成周边部的工序中所使用的导电性糊料的成分与形成中央部的工序中所使用的导电性糊料的成分互不相同。例如，使形成周边部的工序中所使用的导电性糊料，与形成中央部的工序中所使用的导电性糊料相比，无机材料的含量较多，或者使形成周边部的工序中所使用的导电性糊料，与形成中央部的工序中所使用的导电性糊料相比，有机溶剂的量较少。
若如前者那样，使形成周边部的工序中所使用的导电性糊料，与形成中央部的工序中所使用的导电性糊料相比，无机材料的含量较多，则在烧成后，无机材料会与陶瓷生片中的陶瓷所包含的玻璃成分紧密结合，因此，尤其能提高周边部上的接合强度。另一方面，若在导电性糊料中进一步添加更多的无机材料，则通过烧结得到的导体膜会变得更为不致密，容易产生来自外部的水分的浸入。若使形成中央部所使用的导电性糊料中无机材料的含量比较少，则会在中央部形成致密的导体膜。特别是中央部形成得比较薄，而且可能会与元器件主体内部的通孔导体相连，因此优选为致密的导体膜。
若如后者那样，使形成周边部的工序中所使用的导电性糊料，与形成中央部的工序中所使用的导电性糊料相比，有机溶剂的量较少，则易于将周边部印刷得更厚，并易于将中央部印刷得更薄，更符合本发明的目的。
优选为，在上述烧成工序之前，实施对形成有外部端子电极的陶瓷生片进行加压的工序。通过具备该结构，能进一步提高外部端子电极相对于元器件主体的密接性。
通过该加压工序，优选为，使外部端子电极的周边部的至少一部分埋入到陶瓷生片中，更优选为，使外部端子电极的表面与陶瓷生片的主面位于同一面上。
优选为，在烧成工序之前，以覆盖外部端子电极的周边部的至少一部分的方式在陶瓷生片上形成电绝缘性的覆盖层。该覆盖层优选为利用丝网印刷涂布绝缘体糊料来形成。特别是在形成周边部后形成中央部、并在此后利用丝网印刷形成覆盖层的情况下，如上所述，以良好的印刷性形成了周边部，因此能使得对覆盖层进行丝网印刷时难以产生渗洇。另一方面，若在形成中央部之后形成周边部、并在此后利用丝网印刷形成覆盖层的情况下，如上所述，能使中央部形成得更薄，因此，易于进一步增大更厚的周边部与更薄的中央部之间的厚度差，能提高用于印刷覆盖层的丝网版与周边部之间的密接性，因此能使得对覆盖层进行丝网印刷时较难产生渗洇。
此外，若如上述那样，以覆盖外部端子电极的周边部的至少一部分的方式在陶瓷生片上形成电绝缘性的覆盖层，则优选为在烧成工序之前，实施对形成有外部端子电极以及覆盖层的陶瓷生片进行加压、使得外部端子电极的表面与覆盖层的表面位于同一面上的工序。
在本发明所涉及的陶瓷电子元器件的制造方法中，也可以进一步包括在外部端子电极的表面形成镀膜的工序。
在将本发明所涉及的制造方法应用于层叠型的陶瓷电子元器件的制造方法时，准备多个陶瓷生片，并对多个陶瓷生片中特定的陶瓷生片实施形成外部端子电极的工序，还实施在多个陶瓷生片中特定的陶瓷生片上形成 内部导体的工序；以及层叠多个陶瓷生片、使得外部端子电极位于一个主面上的工序。
发明效果
根据本发明，由于可能使外部端子电极产生剥离的应力最容易作用的周边部的厚度比中央部的厚度要厚，因此能提高外部端子电极的接合强度，此外，若在外部端子电极上形成有镀膜，则能使得来自外部端子电极与元器件主体之间的界面的镀液的浸入难以产生，因此，也能使得因镀液的浸入而引起的外部端子电极的接合强度的降低难以产生。
此外，如上所述，为了提高与陶瓷的接合强度，导电性糊料通常含有氧化铝等烧结抑制剂，该烧结抑制剂会使得在烧成工序中、外部端子电极与元器件主体之间的收缩行为的差有增大的趋势，但在本发明中，仅增加会对外部端子电极的接合强度产生较大影响的周边部上的厚度，而抑制中央部的厚度，因此，能使得上述收缩行为的差所引起的元器件主体上的翘曲、膨胀波动等不希望的变形难以产生。
若将外部端子电极的周边部的至少一部分埋入到元器件主体中，则能进一步提升上述接合强度的提高以及对镀液的浸入抑制的效果。
根据本发明所涉及的陶瓷电子元器件的制造方法，以使周边部的厚度比被周边部包围的中央部的厚度要厚的方式形成外部端子电极，因此能制作外部端子电极的接合强度较高的陶瓷电子元器件。
附图说明
图1是表示本发明的一实施方式所涉及的陶瓷电子元器件1的剖视图。
图2是用于对图1所示的陶瓷电子元器件1所具备的外部端子电极7的形成方法的实施方式1进行说明的图，图2(A)是表示形成周边部8后的状态的 俯视图，图2(B)是将形成周边部8后的状态与丝网版22一起表示的剖视图。
图3是用于对接着图2所示的工序后实施的工序进行说明的图，图3(A)是表示形成中央部9后的状态的俯视图，图3(B)是将形成中央部9后的状态与丝网版25一起表示的剖视图。
图4是用于对接着图3所示的工序后实施的工序进行说明的图，是将形成覆盖层11后的状态与丝网版28一起表示的剖视图。
图5是用于对接着图4所示的工序后实施的工序进行说明的图，是表示对形成有外部端子电极7及覆盖层11的陶瓷生片21进行层叠和加压后的状态的剖视图。
图6是用于对接着图5所示的工序后实施的工序进行说明的图，是表示在烧成工序后、在外部端子电极7上形成镀膜13后的状态的剖视图。
图7是用于对图1所示的陶瓷电子元器件1所具备的外部端子电极7的形成方法的实施方式2进行说明的图，图7(A)是表示形成中央部9后的状态的俯视图，图7(B)是将形成中央部9后的状态与丝网版35一起表示的剖视图。
图8是用于对接着图7所示的工序后实施的工序进行说明的图，图8(A)是表示形成周边部8后的状态的俯视图，图8(B)是将形成周边部8后的状态与丝网版38一起表示的剖视图。
图9是表示外部端子电极的形成状态的第一变形例的剖视图。
图10是表示外部端子电极的形成状态的第二变形例的剖视图。
图11是用于对图1所示的陶瓷电子元器件1所具备的外部端子电极7的形成方法的实施方式3进行说明的图，是将所形成的外部端子电极7与丝网版41一起表示的剖视图。
具体实施方式
参照图1，对本发明的一实施方式所涉及的陶瓷电子元器件1的结构进行说明。
陶瓷电子元器件1构成多层陶瓷基板，包括由层叠的多个陶瓷层2构成 的层叠结构的元器件主体3。在元器件主体3的内部，沿着各陶瓷层2之间特定的界面设有几个内部导体膜4来作为内部导体，此外，以贯穿特定的陶瓷层2的方式设有几个通孔导体5。
陶瓷电子元器件1还具备沿着元器件主体3的主面6设置的几个外部端子电极7。陶瓷电子元器件1的外部端子电极7与未图示的安装基板电连接，并以机械方式固定在安装基板上，从而陶瓷电子元器件1被安装在安装基板上。
在图6中放大表示外部端子电极7。另外，图6与图1相比，将外部端子电极7上下颠倒来进行图示。如图6所示，外部端子电极7具备周边部8以及被周边部8包围的中央部9，周边部8的厚度比中央部9的厚度厚，且周边部8埋入在元器件主体3中。该实施方式中，外部端子电极7的表面10与元器件主体3的主面6位于同一面上。
陶瓷电子元器件1还具有与图6所示的外部端子电极7有关的下述特征。
以覆盖外部端子电极7的周边部8的至少一部分的方式沿着元器件主体3的主面6形成有电绝缘性的覆盖层11。该覆盖层11的端部12在元器件主体3的主面6上、并与外部端子电极7的周边部8中厚度最厚的部分相接。此外，覆盖层11也与外部端子电极7的表面10位于同一面上。
此外，在外部端子电极7的表面10上形成有镀膜13。
为了制造这样的陶瓷电子元器件1，实施如下工序。
首先，准备要形成为多个陶瓷层2的多个陶瓷生片。陶瓷生片例如通过在载膜上对生片浆料应用刮刀法等来成形。
接着，利用导电性糊料分别在特定的陶瓷生片上形成内部导体膜4、通孔导体5以及外部端子电极7。内部导体膜4通过对导电性糊料进行丝网印刷来形成。通孔导体5通过对陶瓷生片照射激光、或者应用冲孔来设置贯通孔、并在该贯通孔中填充导电性糊料来形成。关于外部端子电极7的形成方法，将在后文中阐述。
作为上述陶瓷生片中含有的陶瓷材料，例如可以使用低温烧结陶瓷(LTCC：LowTemperature Co-fired Ceramic)材料。低温烧结陶瓷材料是能够在1050℃以下的温度下进行烧结、并能与电阻率较小的Au、Ag或Cu等同时烧成的陶瓷材料。作为低温烧结陶瓷，具体而言，可以列举出将硼硅酸盐玻璃混合到氧化铝、氧化锆、氧化镁、镁橄榄石等的陶瓷粉末中形成的玻璃复合类LTCC材料、使用ZnO-MgO-Al2O3-SiO2类的结晶化玻璃的结晶化玻璃类LTCC材料、以及使用BaO-Al2O3-SiO2类陶瓷粉末或Al2O3-CaO-SiO2-MgO-B2O3类陶瓷粉末等的非玻璃类LTCC材料。
另外，陶瓷材料并不限于低温烧结陶瓷，也能够使用高温烧结陶瓷(HTCC：HighTemperature Co-fired Ceramic)材料。作为高温烧结陶瓷材料，例如有向氧化铝、氮化铝、莫来石、及其他材料中添加玻璃等烧结助剂、并能在1100℃以上的温度下进行烧结的陶瓷材料。此时，在以下说明的导电性糊料所包含的导电性金属材料中，使用从Mo、Pt、Pd、W、Ni以及它们的合金中所选择的金属。
作为上述导电性糊料所包含的导电性金属材料，能够使用以Ag、Ag-Pt合金、Ag-Pd合金、Cu、Ni、Pt、Pd、W、Mo以及Au的至少一种为主成分的金属。这些导电性金属材料中，Ag、Ag-Pt合金、Ag-Pd合金以及Cu的电阻率较小，因此，尤其优选在高频用的导体图案中使用。
接着，以规定的顺序层叠多个陶瓷生片，并进行加压，由此得到未烧成状态的元器件主体3。此时，使外部端子电极7位于元器件主体3的一个主 面上。
接着，实施烧成工序，获得烧结后的元器件主体3。此时，内部导体膜4、通孔导体5以及外部端子电极7也进行烧结。
接着，实施镀敷工序，在外部端子电极7上形成镀膜13。
接着，如图1中假想线所示，在元器件主体3的上表面安装IC芯片或无源元件这样的表面贴装元器件14，并以覆盖表面贴装元器件14的方式将金属盖板15安装到元器件主体3上。该实施方式中，表面贴装元器件14直接与在元器件主体3的上表面露出的通孔导体5的端面电连接。
另外，若在多个陶瓷电子元器件1能够拆卸的母电子元器件的状态下实施上述工序，则进一步实施将母电子元器件分割并拆卸多个陶瓷电子元器件1的工序。
在形成上述外部端子电极7的工序中，使所形成的外部端子电极7的周边部8的厚度比中央部9的厚度要厚。以下，对外部端子电极7的形成方法的实施方式1进行说明。
首先，如图2所示，利用导电性糊料，在陶瓷生片21上形成膜厚相对较厚的外部端子电极7的周边部8。图2(B)中示出了用于印刷周边部8的丝网版22。丝网版22上设有允许导电性糊料通过的透过部23，透过部23以外的区域为非透过部24。
如上所述，在利用丝网印刷对周边部8进行印刷时，丝网版22与陶瓷生片21之间的密接性不会被中央部9阻碍，因此能获得良好的印刷性。
接着，如图3所示，利用导电性糊料，在陶瓷生片21上形成膜厚相对较 薄的外部端子电极7的中央部9。图3(B)中示出了用于印刷中央部9的丝网版25。丝网版25上设有允许导电性糊料通过的透过部26，透过部26以外的区域为非透过部27。另外，为了使中央部9的厚度形成得比上述周边部8的厚度薄，例如使丝网版25的厚度比丝网版22的厚度薄。
图3所示的中央部9形成为与周边部8的一部分重合，因此，即使周边部8与中央部9之间产生稍许位置偏差，也能防止周边部8与中央部9之间产生间隙，但如果不是特别要求这一优点，则也可以在不与周边部8重合的状态下形成。
接着，如图4所示，以覆盖周边部的至少一部分的方式在陶瓷生片21上形成电绝缘性的覆盖层11。覆盖层11例如通过对将陶瓷材料及/或玻璃材料糊料化后得到的绝缘体糊料进行丝网印刷来形成。图4中示出了用于印刷覆盖层11的丝网版28。丝网版28上设有允许绝缘体糊料通过的透过部29，透过部29以外的区域为非透过部30。由图4可知，由于中央部9的厚度比周边部8的厚度要薄，因此能容易地使规定了丝网版28的透过部29的端缘31与周边部8密接。因此，能以良好的印刷性、即以不会产生印刷渗洇的状态形成覆盖层11。
此外，若在形成周边部8后形成中央部9，并在此后利用丝网印刷形成覆盖层11，则如上述那样，以良好的印刷性形成了周边部8。这也有助于在对覆盖层11进行丝网印刷时难以产生渗洇。
另外，为了形成覆盖层11，并不限于上述那样的印刷法，也可以将另外准备的绝缘体生片切成所期望的形状，并将其贴附于陶瓷生片21上的规定位置处。
接着，如上所述，以规定的顺序对包含上述陶瓷生片21在内的多个陶瓷生片进行层叠并加压。经由该加压工序获得的未烧成阶段的元器件主体3 的一部分如图5所示。加压工序的结果，不仅提高了陶瓷生片21与外部端子电极7以及覆盖层11之间的密接性，而且使外部端子电极7的周边部8和中央部9平坦，使得外部端子电极7的表面与陶瓷生片21的主面位于同一面上，并且外部端子电极7的表面与覆盖层11的表面位于同一面上。
在上述工序中，能够使用刚体加压以及弹性体加压中的任一种，但为了获得外部端子电极7的表面与覆盖层11的表面，以及与陶瓷生片21的主面位于同一面上的状态，优选使用刚体加压。
另外，在图1所示的陶瓷电子元器件1中，覆盖层11仅形成于外部端子电极7的附近，但当相邻的外部端子电极7之间的间隔较窄时，有时也形成为将相邻的外部端子电极7之间连接起来。此外，覆盖层11也可以形成于元器件主体3的主面6的整个区域。
接着，如上所述，实施烧成工序。其结果是，对外部端子电极7以及覆盖层11进行烧结的同时对陶瓷生片21进行烧结。通过陶瓷生片21的烧结，得到图1所示的陶瓷层2。
此后，如图6所示，通过实施镀敷工序在外部端子电极7上形成镀膜13。
按如上方式所得的陶瓷电子元器件1中，图6所示的各部分的尺寸优选为如下尺寸。首先，使外部端子电极7的周边部8的最厚部分的厚度T1为15～40μm，埋入覆盖层11的周边部8的端部的深度D为5～30μm，中央部9的厚度T2为5～40μm。此外，使用烧成后的厚度例如为12.5～50μm的陶瓷生片来作为陶瓷生片21。
接着，对实验例进行说明，该实验例是为了确认本发明的外部端子电极的接合强度的提高效果而实施的。
该实验例中，制备如下表1所示的试料。
[表1]
对表1所示的试料的制备方法做一点补充，试料1除了未形成覆盖层以外，按照上述实施方式来制备。试料2按照上述实施方式来制备。试料3及试料4为本发明范围外的比较例，因此在试料3中，通过利用比较厚的丝网版，仅实施一次丝网印刷来形成外部端子电极，而在试料4中，通过利用比较薄的丝网版，重复进行两次丝网印刷来形成外部端子电极。此外，试料3及试料4均未形成覆盖层。
如表2所示，在印刷外部端子电极时对上述试料1～4各自的渗洇量进行评价，并对烧成后的外部端子电极的接合强度进行评价。关于接合强度，以0.5mm/秒的拉伸速度对平面尺寸为2mm×2mm的外部端子电极实施拉伸试验，测定产生剥离时刻下的拉伸强度，求出25个试料的平均值。
[表2]
由表1及表2可知，若采用外部端子电极的周边部比中央部厚的试料1及试料2，则与试料3及试料4相比，接合强度得到了提高。尤其是在形成有覆盖层的试料2中，与试料1相比，获得了更高的接合强度。
与此相对，在外部端子电极的周边部比中央部薄的试料3及试料4中，未获得较高的接合强度。此外，在试料4中，为了形成外部端子电极，进行了导电性糊料的重复涂布，因此产生了较大的印刷渗洇。
接着，参照图7及图8，对外部端子电极7的形成方法的实施方式2进行说明。简单而言，实施方式2与实施方式1相比，特征在于周边部8与中央部9的形成顺序相反。
首先，如图7所示，利用导电性糊料，在陶瓷生片21上形成膜厚相对较薄的外部端子电极7的中央部9。图7(B)中示出了用于印刷中央部9的丝网版35。丝网版35上设有允许导电性糊料通过的透过部36，透过部36以外的区域为非透过部37。
如上所述若在形成周边部8之前形成中央部9，则易于将中央部9形成得较薄。
接着，如图8所示，利用导电性糊料，在陶瓷生片21上形成膜厚相对较厚的外部端子电极7的周边部8。图8(B)中示出了用于印刷周边部8的丝网版38。丝网版38上设有允许导电性糊料通过的透过部39，透过部39以外的区域为非透过部40。另外，为了使周边部8的厚度形成得比上述中央部9的厚度厚，例如使丝网版38的厚度比丝网版35的厚度厚。
图8所示的周边部8以与中央部9的一部分重合的方式形成，但也可以在不与中央部9重合的状态下形成。此外，也可以在周边部8全部与中央部9重合的状态、即周边部8全部位于中央部9上方的状态下形成周边部8。
此后，与上述实施方式的情况一样，依次实施覆盖层11的形成工序、多个陶瓷生片的层叠工序、加压工序、烧成工序、以及镀敷处理工序，得到图1所示的陶瓷电子元器件1。
如实施方式2那样，若在形成中央部9之后形成周边部8，并在此后通过丝网印刷形成覆盖层11的情况下，如上所述，能使中央部9形成得更薄，因此，易于进一步增大更厚的周边部8与更薄的中央部9之间的厚度差，能提高用于印刷覆盖层11的丝网版与周边部8之间的密接性，因此能使得对覆盖层11进行丝网印刷时较难产生渗洇。
在以上说明的外部端子电极7的形成方法的实施方式1及实施方式2中，也可以使形成周边部8所使用的导电性糊料与形成中央部9所使用的导电性糊料的有机溶剂的量不同。即，若使周边部8用的导电性糊料所包含的有机溶剂的量比中央部9用的导电性糊料所包含的有机溶剂的量少，则易于将周边部8印刷得更厚，并易于将中央部9印刷得更薄。
此外，若使周边部8用的导电性糊料与中央部9用的导电性糊料的无机材料的含量不同，则能产生下述优点。即，关于玻璃，无机氧化物(Al2O3、ZrO2、MnO2等)这样的无机材料的含量，若与用于形成中央部9的导电性糊料相比，用于形成周边部8的导电性糊料的无机材料的含量更多，则在烧成后，无机材料与陶瓷生片21中的陶瓷所包含的玻璃成分紧密结合，因此尤其能提高周边部8上的接合强度。另一方面，若在导电性糊料中添加较多的无机材料，则通过烧结得到的导体膜会变得不致密，容易产生来自外部的水分的浸入。因此，若使用于形成中央部9的导电性糊料中无机材料的含量比较少，则会在中央部9上形成致密的导体膜。特别地，由图1可知，中央部9形成得相对较薄，而且与元器件主体3内部的通孔导体5相连，因此优选为致密的导体膜。
另外，上述无机材料可以以无机材料粉末的形式添加到导电性糊料中，也可以在对金属粉末的粒子表面进行了涂敷的状态下添加。
接着，参照图9及图10，对外部端子电极的形成状态的变形例进行说明。图9及图10是与图6对应的图。在图9及图10中，对与图6所示的要素相当的要素标注相同的参照标号，并省略重复说明。
图9所示的外部端子电极7a的特征在于，未形成覆盖其周边部8的至少一部分的覆盖层。
图10所示的外部端子电极7b的特征在于，不仅未形成覆盖其周边部8的至少一部分的覆盖层，而且仅周边部8的一部分埋入到元器件主体3中。
接着，参照图11，对外部端子电极的形成方法的实施方式3进行说明。简单而言，实施方式3的特征在于同时形成外部端子电极7的周边部8和中央部9。
该实施方式所使用的丝网版41上形成有允许导电性糊料通过的透过部42以及禁止导电性糊料通过的非透过部43，而在透过部42的区域内，与其 周边部44相比，其中央部44更厚，并且中央部44呈向下方伸出的形状。
通过使用这种丝网版41，能够利用一次丝网印刷来形成其周边部8的厚度比中央部9的厚度厚的外部端子电极7。
以上，对图示了本发明的几个实施方式进行了说明，但在本发明的范围内可以进行其它各种变形。
例如，在上述实施方式中，对层叠前的陶瓷生片进行外部端子电极，覆盖层的形成，但也可以对层叠多个陶瓷生片而得到的未烧成的元器件主体上存在于最表面的陶瓷生片进行外部端子电极、覆盖层的形成。
此外，本发明不仅能适用于包括具有层叠结构的元器件主体的陶瓷电子元器件，也能适用于包括由单层陶瓷层构成的元器件主体的陶瓷电子元器件。
标号说明
1 陶瓷电子元器件
2 陶瓷层
3 元器件主体
4 内部导体膜
5 通孔导体
6 主面
7、7a、7b 外部端子电极
8 周边部
9 中央部
10 外部端子电极的表面
11 覆盖层
12 覆盖层的端部
13 镀膜
21 陶瓷生片
22、25、28、35、38、41 丝网版

Claims (23)

1.一种陶瓷电子元器件，包括：元器件主体，该元器件主体由陶瓷构成；以及
外部端子电极，该外部端子电极沿着所述元器件主体的主面设置，
所述外部端子电极与安装基板电连接，并安装在安装基板上，其特征在于，
所述外部端子电极包括周边部以及被所述周边部包围的中央部，所述周边部的厚度比所述中央部的厚度要厚，且所述周边部的至少一部分埋入到所述元器件主体中，
用于形成所述周边部的导电性糊料，与用于形成所述中央部的导电性糊料相比，有机溶剂的量较少。
2.如权利要求1所述的陶瓷电子元器件，其特征在于，
所述外部端子电极的表面与所述元器件主体的所述主面位于同一面上。
3.如权利要求1或2所述的陶瓷电子元器件，其特征在于，
还包括电绝缘性的覆盖层，该电绝缘性的覆盖层以覆盖所述外部端子电极的所述周边部的至少一部分的方式沿着所述元器件主体的所述主面形成。
4.如权利要求3所述的陶瓷电子元器件，其特征在于，
所述覆盖层的端部在所述元器件主体的所述主面上、并与所述外部端子电极的所述周边部中厚度最厚的部分相接。
5.如权利要求3所述的陶瓷电子元器件，其特征在于，
所述覆盖层与所述外部端子电极的表面位于同一面上。
6.如权利要求4所述的陶瓷电子元器件，其特征在于，
所述覆盖层与所述外部端子电极的表面位于同一面上。
7.如权利要求1或2所述的陶瓷电子元器件，其特征在于，
还包括形成于所述外部端子电极的表面的镀膜。
8.如权利要求1或2所述的陶瓷电子元器件，其特征在于，
所述外部端子电极的所述中央部和所述周边部具有互不相同的成分。
9.如权利要求1或2所述的陶瓷电子元器件，其特征在于，
所述元器件主体还包括内部导体，该内部导体由层叠的多个陶瓷层构成，并配置在所述元器件主体的内部。
10.一种陶瓷电子元器件的制造方法，其特征在于，包括：
准备陶瓷生片的工序；
利用导电性糊料在所述陶瓷生片的主面上形成外部端子电极的工序；以及
对形成有所述外部端子电极的所述陶瓷生片进行烧成的工序，
形成所述外部端子电极的工序包括形成所述外部端子电极、使其周边部的厚度比被所述周边部包围的中央部的厚度要厚的工序，
形成所述周边部的工序中所使用的导电性糊料，与形成所述中央部的工序中所使用的导电性糊料相比，有机溶剂的量较少。
11.如权利要求10所述的陶瓷电子元器件的制造方法，其特征在于，
形成所述外部端子电极的工序包括分别形成所述周边部和所述中央部的工序。
12.如权利要求11所述的陶瓷电子元器件的制造方法，其特征在于，
在形成所述周边部的工序之后，实施形成所述中央部的工序。
13.如权利要求11所述的陶瓷电子元器件的制造方法，其特征在于，
在形成所述中央部的工序之后，实施形成所述周边部的工序。
14.如权利要求11至13的任一项所述的陶瓷电子元器件的制造方法，其特征在于，
形成所述周边部的工序中所使用的导电性糊料与形成所述中央部的工序中所使用的导电性糊料具有互不相同的成分。
15.如权利要求14所述的陶瓷电子元器件的制造方法，其特征在于，
形成所述周边部的工序中所使用的导电性糊料，与形成所述中央部的工序中所使用的导电性糊料相比，无机材料的含量较多。
16.如权利要求10所述的陶瓷电子元器件的制造方法，其特征在于，
在所述进行烧成的工序之前，还包括对形成有所述外部端子电极的所述陶瓷生片进行加压的工序。
17.如权利要求16所述的陶瓷电子元器件的制造方法，其特征在于，
所述进行加压的工序包括将所述外部端子电极的所述周边部的至少一部分埋入到所述陶瓷生片中的工序。
18.如权利要求17所述的陶瓷电子元器件的制造方法，其特征在于，
所述进行加压的工序包含进行加压、使得所述外部端子电极的表面与所述陶瓷生片的主面位于同一面上的工序。
19.如权利要求10所述的陶瓷电子元器件的制造方法，其特征在于，
在所述进行烧成的工序之前，还包括以覆盖所述外部端子电极的所述周边部的至少一部分的方式在所述陶瓷生片上形成电绝缘性的覆盖层的工序。
20.如权利要求19所述的陶瓷电子元器件的制造方法，其特征在于，
所述形成覆盖层的工序包括利用丝网印刷涂布绝缘体糊料的工序。
21.如权利要求19或20所述的陶瓷电子元器件的制造方法，其特征在于，
在所述进行烧成的工序之前，还包括对形成有所述外部端子电极以及所述覆盖层的所述陶瓷生片进行加压、使得所述外部端子电极的表面与所述覆盖层的表面位于同一面上的工序。
22.如权利要求10所述的陶瓷电子元器件的制造方法，其特征在于，
还包括在所述外部端子电极的表面形成镀膜的工序。
23.如权利要求10所述的陶瓷电子元器件的制造方法，其特征在于，
在所述准备陶瓷生片的工序中，准备多个陶瓷生片，并实施对所述多个陶瓷生片中特定的陶瓷生片形成所述外部端子电极的工序，还包括在所述多个陶瓷生片中特定的陶瓷生片上形成内部导体的工序；以及层叠所述多个陶瓷生片、使得所述外部端子电极位于一个主面上的工序。
CN201280023700.1A 2011-05-16 2012-04-27 陶瓷电子元器件及其制造方法 Active CN103535121B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-109121 2011-05-16
JP2011109121 2011-05-16
PCT/JP2012/061364 WO2012157436A1 (ja) 2011-05-16 2012-04-27 セラミック電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
CN103535121A CN103535121A (zh) 2014-01-22
CN103535121B true CN103535121B (zh) 2017-06-20

Family

ID=47176771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280023700.1A Active CN103535121B (zh) 2011-05-16 2012-04-27 陶瓷电子元器件及其制造方法

Country Status (4)

Country Link
US (1) US10178774B2 (zh)
JP (1) JP5708798B2 (zh)
CN (1) CN103535121B (zh)
WO (1) WO2012157436A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851616B (zh) * 2015-07-28 2020-07-31 京瓷株式会社 布线基板以及电子装置
WO2017195572A1 (ja) * 2016-05-09 2017-11-16 株式会社村田製作所 セラミック電子部品
JP6767204B2 (ja) * 2016-08-25 2020-10-14 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール
WO2020095813A1 (ja) 2018-11-08 2020-05-14 株式会社村田製作所 セラミック電子部品
US11088090B1 (en) 2020-02-12 2021-08-10 Qualcomm Incorporated Package comprising a substrate that includes a stress buffer layer
CN219181776U (zh) * 2020-06-17 2023-06-13 株式会社村田制作所 电子部件
WO2021256561A1 (ja) * 2020-06-18 2021-12-23 株式会社村田製作所 電子部品及び電子部品の製造方法
WO2024150556A1 (ja) * 2023-01-10 2024-07-18 株式会社村田製作所 電子部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731066A (en) * 1994-10-25 1998-03-24 Hitachi, Ltd. Electronic circuit device
CN101933409A (zh) * 2008-01-31 2010-12-29 株式会社村田制作所 陶瓷多层基板的制造方法及陶瓷多层基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2783751B2 (ja) * 1993-12-21 1998-08-06 富士通株式会社 多層セラミック基板の製造方法
JPH0858259A (ja) 1994-08-19 1996-03-05 Taiyo Yuden Co Ltd スクリーン印刷用版
JPH0864932A (ja) 1994-08-25 1996-03-08 Tokin Corp メタライズ基板の製造方法
JP4370663B2 (ja) 2000-03-22 2009-11-25 株式会社村田製作所 積層型セラミック電子部品およびその製造方法ならびに電子装置
US6861588B2 (en) * 2002-07-16 2005-03-01 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method of producing the same
JP3994936B2 (ja) 2002-07-16 2007-10-24 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
JP2004221407A (ja) * 2003-01-16 2004-08-05 Kyocera Corp 配線基板
JP2006335045A (ja) 2005-06-06 2006-12-14 Murata Mfg Co Ltd スクリーン印刷版およびその製造方法、積層セラミック電子部品の製造方法
US7388296B2 (en) * 2005-06-09 2008-06-17 Ngk Spark Plug Co., Ltd. Wiring substrate and bonding pad composition
WO2008053956A1 (en) * 2006-11-02 2008-05-08 Murata Manufacturing Co., Ltd. Ceramic substrate, electronic device and method for producing ceramic substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731066A (en) * 1994-10-25 1998-03-24 Hitachi, Ltd. Electronic circuit device
CN101933409A (zh) * 2008-01-31 2010-12-29 株式会社村田制作所 陶瓷多层基板的制造方法及陶瓷多层基板

Also Published As

Publication number Publication date
CN103535121A (zh) 2014-01-22
US20140057080A1 (en) 2014-02-27
US10178774B2 (en) 2019-01-08
WO2012157436A1 (ja) 2012-11-22
JPWO2012157436A1 (ja) 2014-07-31
JP5708798B2 (ja) 2015-04-30

Similar Documents

Publication Publication Date Title
CN103535121B (zh) 陶瓷电子元器件及其制造方法
CN102543424B (zh) 层叠陶瓷电子部件以及其制造方法
CN104335345B (zh) 布线基板以及电子装置
CN108461453A (zh) 电子元件安装用基板、电子装置以及电子模块
JP5409261B2 (ja) 電子部品搭載用基板の製造方法
JPWO2006040941A1 (ja) 積層セラミック部品とその製造方法
JP2014232851A (ja) 電子素子搭載用基板および電子装置
JP6819603B2 (ja) 多層セラミック基板およびその製造方法
JP2017076698A (ja) 配線基板およびその製造方法
JPWO2020095813A1 (ja) セラミック電子部品
JP2010258189A (ja) 電子部品搭載用基板の製造方法および電子部品搭載用母基板の製造方法
JP6118170B2 (ja) 多層セラミック基板およびその製造方法
JP2007250758A (ja) 多数個取り配線基板およびその製造方法
JP5383531B2 (ja) 配線基板の製造方法
JP4814750B2 (ja) 多層配線基板及び電子装置、並びにこれらの製造方法
JP2011049342A (ja) 電子部品搭載用基板およびその製造方法
JP2004165343A (ja) 積層型セラミック電子部品およびその製造方法
JP6818609B2 (ja) 配線基体および撮像装置
JP2013175659A (ja) 多数個取り配線基板
JP4227477B2 (ja) 電子部品搭載用基板、電子装置および電子部品搭載用基板の製造方法
KR20090112937A (ko) 다층 세라믹 기판의 제조 방법
JP3801935B2 (ja) 電子部品搭載用基板
JP2004128135A (ja) セラミック積層体
JP2014232767A (ja) 配線基板
JP2001267743A (ja) セラミック積層基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant