JP2004128135A - セラミック積層体 - Google Patents
セラミック積層体 Download PDFInfo
- Publication number
- JP2004128135A JP2004128135A JP2002288708A JP2002288708A JP2004128135A JP 2004128135 A JP2004128135 A JP 2004128135A JP 2002288708 A JP2002288708 A JP 2002288708A JP 2002288708 A JP2002288708 A JP 2002288708A JP 2004128135 A JP2004128135 A JP 2004128135A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- electrode
- laminate
- exposed
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Ceramic Capacitors (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
【解決手段】電極パターン、スルーホールを適宜形成した複数のセラミックグリーンシートを積層した積層体を一体に焼成したセラミック積層体において、焼成前の積層体の上面あるいは下面に、外部回路又は回路素子との接続用として露出すべき電極と、露出の必要性のない電極とを形成し、露出の必要性のない電極上と露出すべき電極の一部に、絶縁用セラミック層を形成したのち一体に焼成し、露出すべき電極がスルーホールを介して電極パターンと電気的に接続することを特徴した。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、内部に所定の回路パターンが形成されたセラミック積層体に関するものである。
【0002】
【従来の技術】
セラミックグリーンシートに電極パターンを印刷し、それを積層・圧着し、焼成してなるセラミック積層体は、インダクタやコンデンサ等のチップ部品、フィルタ、アンテナスイッチ、VCO等の複合回路部品、また回路基板などに使用されている。
【0003】
このセラミック積層体は、仮焼、粉砕したセラミック粉末と溶剤等を混合したスラリーよりグリーンシートを作製し、そのグリーンシートにパンチング等によりスルーホールを適宜形成し、銀、銅などの電極ペーストをスクリーン印刷してグリーンシート上に所定の電極パターンを形成し、これを積層・圧着し、焼成してセラミック積層体を得ている。また、焼成前又は後に切断工程が入る場合もある。
従来の高周波回路部品や回路基板に用いられるセラミック積層体では、内部に構成された回路を外部回路に接続するための端子電極を、その積層体の実装面又は側面に形成し、また、半導体、チップコンデンサ、チップインダクタなどの電子回路素子を搭載するための接続電極を、セラミック積層体の上面に設け、そのセラミック積層体をプリント基板等に実装し、その端子電極を半田付けするなどして接続していた。
【0004】
近年の電子機器の小型化、薄型化は、急激に進んでおり、それに用いられるセラミック積層体も小型化、薄型化が進んでいる。このため、セラミック積層体内の電極配置の密度が高くなる傾向にあり、実装面にも内部回路の接続用等の電極が形成される場合がある。このように、端子電極同士が近接している場合とか、端子電極と内部回路接続用電極が近接している場合、端子電極を半田付けする際、その半田が流れ、異なる端子電極同士を導通してしまうとか、端子電極と内部回路接続用電極とが導通してしまうといった不具合が生じないように構成する必要があった。
【0005】
このような電子回路素子を搭載する基板においては、例えば図5に示す回路基板40のように、予め焼成されたアルミナ基板10上に導体ペースト、抵抗体材料ペースト、ガラス材料ペーストをスクリーン印刷により順次塗布し、その度毎に焼成を繰り返して、電子回路素子が実装される部分と端子接続ランド12以外をガラスの保護膜(斜線で図示)で被覆することが行われていた(例えば特許文献1)。
【0006】
【特許文献1】特開平6−124850号
【0007】
【発明が解決しようとする課題】
前記のようなセラミック積層体は、上述した従来の回路基板と異なり、例えば900〜1000℃程度で一体焼成されるが、このとき、セラミック層と電極パターンとの収縮特性が異なるため、セラミック積層体が変形することがあった。これは、一般に電極パターン部分が早く収縮を開始し、セラミック層が収縮するときには、電極部分は収縮せず、セラミック層の均一な収縮を阻害することによるものと考えられている。とりわけ、セラミック積層体の内部の電極パターンの構造が、積層方向にアンバランスなときに変形量が大きくなるといった問題点があった。
【0008】
また、上記した電子機器の小型化、薄型化のためのセラミック積層体の動向の一つとして、一つのセラミック積層体の中に多くの回路を構成する複合化の動きがある。この複合化により、機器全体として小型化、薄型化を達成するものである。この複合化の動きの中で、セラミック積層体の大型化が進んでいる。このセラミック積層体の大型化は、高さを上げることなく、平面的に大型化が進んでおり、相対的に薄い基板状となってきている。この大型で薄いセラミック積層体となっていく傾向は、セラミック積層体が焼成時に反りを生じ易い傾向となり、変形を抑制したセラミック積層体が求められている。
【0009】
また、セラミック積層体の端子電極を半田付けした場合、その端子電極とセラミック積層体との密着強度が低いと、端子電極とセラミック積層体との間で剥離が生じ、断線或いはセラミック積層体の実装面からの脱落を生じることとなり、そのため、セラミック積層体と端子電極との密着強度が高いことが必要である。
【0010】
上記したように、セラミック積層体では、端子電極の接続用の半田が流れ、不要な導通を生じないこと、反りなどがなく高寸法精度のセラミック積層体を得ること、端子電極の密着強度を向上させることが望まれており、本発明は、それらの課題の解決に有効なセラミック積層体を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明は、電極パターン、スルーホールを適宜形成した複数のセラミックグリーンシートを積層した積層体を一体に焼成してなるセラミック積層体において、前記焼成前の積層体の上面あるいは下面に、外部回路又は回路素子との接続用として露出すべき電極と、露出の必要性のない電極とが形成されており、前記露出の必要性のない電極と前記露出すべき電極の一部に、絶縁用セラミック層を形成したのち一体に焼成してなり、前記露出すべき電極がスルーホールを介して前記電極パターンと電気的に接続したセラミック積層体である。
また、電極パターン、スルーホールを適宜形成した複数のセラミックグリーンシートを積層した積層体を一体に焼成してなるセラミック積層体において、前記積層体の実装面に外部回路との接続用の端子電極が形成されており、前記端子電極の一部を被う絶縁用セラミック層が前記実装面のほぼ全面に形成されており、前記端子電極はスルーホールを介して前記電極パターンと電気的に接続したセラミック積層体である。
【0012】
上記絶縁用セラミック層を形成することにより、露出の必要性のない電極を保護できる。また、上記絶縁用セラミック層は、印刷形成することにより、容易に形成でき、又印刷形成により適当な厚さに形成でき、セラミック積層体の全体の厚さを無用に厚くすることなく形成できる。また、上記絶縁用セラミック層の色を、セラミック積層体の本体のセラミック(主たるセラミック層)の色と変える事により、絶縁用セラミック層を形成したことが簡単に把握でき、絶縁用セラミック層の有無が容易に確認できるとともに、製品の区別にも利用できる。また、この絶縁用セラミック層の色を適宜選択する事により、内部電極等の入射光からの保護にも利用できる。そして、前記露出すべき電極に対して、前記絶縁用セラミック層を少し重ねて形成するとともに、積層体内部に形成された電極パターンとスルーホールを介して、電気的かつ機械的に接続することで、セラミック積層体と電極との密着強度を向上させることが出来る。
【0013】
上記絶縁用セラミック層は、本体のセラミック積層体と一体に焼成されるため、その絶縁用セラミック層として、本体のセラミック積層体と異なる収縮挙動を示す材料とする事により、セラミック積層体の反りを抑制することができる。この収縮挙動を変更する手段として、本体のセラミック層と絶縁用セラミック層で密度、又は空孔率が異なるように構成することができる。
【0014】
【発明の実施の形態】
本発明は、主たるセラミック層上に絶縁用セラミック層を形成して電極部の絶縁または保護を行うととも、さらに絶縁用セラミック層で積層体内に形成された電極パターンとスルーホールを介して電気的かつ機械的に接続する電極の一部を覆い電極の密着強度の向上を計るものである。その絶縁用セラミック層は主たるセラミック層と同時焼成できるセラミック材料であると共に、色調の異なるセラミック材料であることが望ましい。また、積層体の変形を抑制するため、絶縁用セラミック層は主たるセラミック層とは密度、又は空孔率を異なるよう構成される。
【0015】
これらの諸特性を実現する方法として、次のような手段がある。まず、色調を変える手段としては主たるセラミック層のセラミック材料に、Fe,Cu,Co,Ni,Cr等の金属を含有する着色ガラス粉を0.5〜5重量%程添加することで、実現できる。また、主たるセラミック層と異なる密度、又は異なる空孔率に構成する方法として、次のような手段が挙げられる。
(a)十分に結晶化した粉末を、通常の結晶化していない仮焼粉とを混ぜた原料粉末を用いる。
(b)仮焼温度を変えて結晶化の度合いを変えた粉末を、通常の結晶化していない仮焼粉とを混ぜたセラミック原料粉末を用いる。
【0016】
【実施例】
まず、セラミック積層体の主たるセラミック層のセラミック材料として、Al、Si、Sr、Na、K、Tiの酸化物を混合し、800℃で仮焼し、粉砕したセラミック粉末を用いた。このセラミック粉末は900℃で焼成可能であり、焼成後アルミナと長石族鉱物結晶の混晶状態となる。また、仮焼後の状態は、アルミナとアルミナ以外の成分がガラス化したものが混在する状態になっている。また、この状態の仮焼粉を通常仮焼粉と呼ぶことにする。
【0017】
次に絶縁用セラミック材料について説明する。まず、主たるセラミック材料と異なる空孔率、又は密度にするために、主たるセラミック材料と同組成の材料を900℃で仮焼し、粉砕した仮焼粉(高温仮焼粉と呼ぶこととする)を得る。この高温仮焼粉は積層化後の焼成温度と同じ温度で有り、十分に結晶化された材料である。これに前記通常仮焼粉と表2に示すようにSiO2,B2O3等を主成分とするガラス成分に、Fe,Cr,Ni,Co等の金属成分が含有されているA〜Dの4種類の着色粉を混合して色調の異なる絶縁用セラミック材料とした。表1に絶縁用セラミック材料の配合比を示す。これらの絶縁セラミック材料をφ14の円柱状に圧縮成形した後、900℃で焼成して試験片を得て、この試験片から材料特性を評価した結果も表1にあわせて示す。
絶縁用セラミック材料の収縮率比率は主原料の焼成収縮率を100%としたときのそれぞれの焼成収縮率の比率である。表1に示すように、通常仮焼粉と高温仮焼粉、さらには着色粉の混合比を変えることにより、密度・焼成収縮率、および空孔率を適当な値に設定できると共に、色調の異なるセラミック材料を得ることができた。
【0018】
【表1】
【0019】
【表2】
【0020】
このようなセラミック材料を用いて、セラミック積層体を作製した。
主たるセラミック材料とバインダー、可塑剤、溶剤等を混合したスラリーを用意し、ドクターブレードにてグリーンシートを作成した。作製したグリーンシートに銀ペーストで内部回路パターンおよび、外部の端子および回路パターンをスクリーン印刷し、積層・圧着工程を得てグリーンシート積層体を得た。
【0021】
ついで、絶縁用セラミック材料に溶剤、有機ビヒクル等を混合してペースト状にし、スクリーン印刷で各積層体に絶縁セラミック層を形成した。この状態を図2に示す。この際、絶縁用セラミック材料を外部に露出すべき電極の一部に覆い被さるように印刷して、これを金型に配置して圧着して、このグリーンシート積層体を500℃〜600℃程度で脱バインダー処理した後、900℃で2時間焼成して、さらにNi及びAuの無電界又は電解めっきを施して、外形寸法が10mm×8mm×0.8mmのとした。図1に斜視図として示したものは、セラミック積層基板3の上面に電子回路部品50を実装した場合の斜視図である。
前記セラミック積層体の上面及び裏面の電極パターンを図2に示す。図1及び図2において、1は端子として外部に露出すべき電極であり、2は外部に露出する必要のない電極である。また4は絶縁セラミック層を示す。セラミック積層体の主面及び裏面には外部に露出すべき電極の一部を除いて絶縁用セラミック層4(斜線で図示)が略全面に形成されている。
図3は露出すべき電極の断面図であり、図4はセラミック積層体の断面図である。絶縁セラミック4と重なり合う電極1の縁部は、主たるセラミック層に埋め込まれる様に形成される。電極1は主たるセラミック層に形成されたスルーホール6を介して、積層体内の電極パターン5と接続した。また露出すべき電極の露出部にははんだ接続時の保護及びぬれ性の向上からめっき層7が形成される。
このようにして得られたセラミック積層体の変形量及び端子強度を測定した。その結果を表3に示す。
【0022】
【表3】
【0023】
表3において、まずセラミック積層体表面の絶縁用セラミックの色調は焼成後も変わらず、青、緑、橙、黄の色調が再現できた。このため、本発明を実施したものとそうでないものを識別することが容易であり、混入等の不具合を防ぐことが出来る。また絶縁用セラミックの一部を開口させ、主たるセラミックの面を露出させ、文字、記号としてマーキングとして利用可能であり、この場合にはセラミック積層体の識別性が向上する。
【0024】
表3中の変形量は、積層体の表面の凹凸をレーザー式の3次元測定器で測定したものである。尚、マイナスは逆側に反ったことを示す。まず、表3からわかるように、本発明の実施例は変形量が少なく、積層体の変形を抑制できていることが分かる。しかも、実施例5〜8で示されるように変形量がマイナス側からプラス側に変化させることができている。このことは、絶縁層の構成を最適化することにより、基板の平坦度を著しく向上できることを示唆している。
【0025】
また、表3において、基板の端子強度は積層体の端子電極にピンを半田で接着し、引っ張り試験を行い、電極が剥離したときの引張荷重を電極面積で規格化したものである。電極の面積は、0.8mm×0.8mmで、比較例以外のものは、その縁部の凡そ50μmを絶縁用セラミックで覆われているとともに、セラミック積層基板内の電極パターンとスルーホールで接続されている。本発明のものは比較例の電極の端子強度に比べ、端子強度が約10〜20%程度向上していた。
【0026】
【発明の効果】
以上の実施例から明らかなように、本発明では表層に絶縁層を形成することにより、高平坦度な積層体を得られるため、チップ部品の搭載または、外部回路との接続上の信頼性を著しく向上できる。また、絶縁層は積層体表面にスクリーン印刷等で形成できるため、積層体の低背化、強いては積層体の小型化が図れると共に、低コスト化にもつながる。
さらに、外部に露出すべき電極の一部を絶縁層で被覆することで、電極の接続強度が増し、外部の部品との接続信頼性を向上させることができる。そして、絶縁層に異なる色調の材料を用いることで、製品の分別が容易にでき、組立作業の合理化が図れる。
【図面の簡単な説明】
【図1】本発明の一実施例の係るセラミック積層体の斜視図である。
【図2】本発明の一実施例の係るセラミック積層体の(a)上面図、(b)裏面図である。
【図3】本発明の一実施例の係るセラミック積層体の端子部断面図である。
【図4】本発明の一実施例の係るセラミック積層体の断面図である。
【図5】従来の多層基板の斜視図である。
【符号の説明】
1 露出すべき電極
2 露出の必要のない電極
3 セラミック積層体
4 絶縁セラミック層
5 電極パターン
6 スルーホール
7 めっき層
Claims (6)
- 電極パターン、スルーホールを適宜形成した複数のセラミックグリーンシートを積層した積層体を一体に焼成してなるセラミック積層体において、前記焼成前の積層体の上面あるいは下面に、外部回路又は回路素子との接続用として露出すべき電極と、露出の必要性のない電極とが形成されており、前記露出の必要性のない電極上と前記露出すべき電極の一部に、絶縁用セラミック層を形成したのち一体に焼成してなり、前記露出すべき電極がスルーホールを介して前記電極パターンと電気的に接続することを特徴とするセラミック積層体。
- 前記絶縁用セラミック層は、前記露出すべき電極の外縁部を被うように形成されていることを特徴とする請求項1記載のセラミック積層体。
- 電極パターン、スルーホールを適宜形成した複数のセラミックグリーンシートを積層した積層体を一体に焼成してなるセラミック積層体において、前記積層体の実装面に外部回路との接続用の端子電極が形成されており、前記端子電極の一部を被う絶縁用セラミック層が前記実装面のほぼ全面に形成されており、前記端子電極はスルーホールを介して前記電極パターンと電気的に接続することを特徴とするセラミック積層体。
- 前記絶縁用セラミック層は、前記セラミック積層体の主たるセラミック層とは異なる色となるように構成されていることを特徴とする請求項1乃至3のいずれかに記載のセラミック積層体。
- 前記絶縁用セラミック層は、前記セラミック積層体の主たるセラミック層とは異なる密度となるように構成されていることを特徴とする請求項1乃至3のいずれかに記載のセラミック積層体。
- 前記絶縁用セラミック層は、前記セラミック積層体の主たるセラミック層とは異なる空孔率となるように構成されていることを特徴とする請求項1乃至3のいずれかに記載のセラミック積層体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002288708A JP2004128135A (ja) | 2002-10-01 | 2002-10-01 | セラミック積層体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002288708A JP2004128135A (ja) | 2002-10-01 | 2002-10-01 | セラミック積層体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004128135A true JP2004128135A (ja) | 2004-04-22 |
Family
ID=32281124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002288708A Pending JP2004128135A (ja) | 2002-10-01 | 2002-10-01 | セラミック積層体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004128135A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007194387A (ja) * | 2006-01-19 | 2007-08-02 | Murata Mfg Co Ltd | 電子部品及び電子部品製造方法 |
JP2010240628A (ja) * | 2009-04-10 | 2010-10-28 | Daishin:Kk | 振動式搬送装置 |
-
2002
- 2002-10-01 JP JP2002288708A patent/JP2004128135A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007194387A (ja) * | 2006-01-19 | 2007-08-02 | Murata Mfg Co Ltd | 電子部品及び電子部品製造方法 |
JP2010240628A (ja) * | 2009-04-10 | 2010-10-28 | Daishin:Kk | 振動式搬送装置 |
JP4673418B2 (ja) * | 2009-04-10 | 2011-04-20 | 株式会社ダイシン | 振動式搬送装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6785941B2 (en) | Method for manufacturing multi layer ceramic components | |
JP2004259991A (ja) | 積層セラミック部品 | |
CN103535121B (zh) | 陶瓷电子元器件及其制造方法 | |
KR100922079B1 (ko) | 다층 세라믹 기판 | |
JP4277275B2 (ja) | セラミック積層基板および高周波電子部品 | |
JP2004128135A (ja) | セラミック積層体 | |
JP4826253B2 (ja) | セラミック多層基板の製造方法およびセラミック多層基板 | |
US20090230596A1 (en) | Method of manufacturing multi-layered ceramic substrate | |
KR100882101B1 (ko) | 무수축 세라믹 기판의 제조방법 | |
JPWO2020095813A1 (ja) | セラミック電子部品 | |
JP4038616B2 (ja) | 多層セラミック基板の製造方法 | |
JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
JP2004095767A (ja) | セラミック多層基板およびその製造方法 | |
JP2004165343A (ja) | 積層型セラミック電子部品およびその製造方法 | |
JP2006165108A (ja) | セラミック回路基板 | |
JP2004259995A (ja) | 電子部品実装用回路基板及びその製造方法 | |
WO2023002894A1 (ja) | セラミック電子部品 | |
JP2004146818A (ja) | セラミック積層基板および高周波電子部品 | |
JP4134693B2 (ja) | セラミック積層基板の製造方法 | |
JP2849607B2 (ja) | メタライズ金属層を有するセラミック基板の製造方法 | |
JP3898653B2 (ja) | ガラスセラミック多層配線基板の製造方法 | |
JPH11340082A (ja) | 積層チップ部品とその製造方法 | |
JP3935833B2 (ja) | 電子装置 | |
JP2515165B2 (ja) | 多層配線基板の製造方法 | |
JP3801935B2 (ja) | 電子部品搭載用基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050920 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20070907 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080523 |