JP2004259991A - 積層セラミック部品 - Google Patents
積層セラミック部品 Download PDFInfo
- Publication number
- JP2004259991A JP2004259991A JP2003049734A JP2003049734A JP2004259991A JP 2004259991 A JP2004259991 A JP 2004259991A JP 2003049734 A JP2003049734 A JP 2003049734A JP 2003049734 A JP2003049734 A JP 2003049734A JP 2004259991 A JP2004259991 A JP 2004259991A
- Authority
- JP
- Japan
- Prior art keywords
- width
- laminate
- conductors
- end surface
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】配線基板に表面実装した際に、外部電極への半田の過剰なはい上がりを防止し、不必要な応力によるクラックを防止できるとともに、外部電極が積層体主面から剥離する不良を防止できる積層セラミック部品を提供する。
【解決手段】複数の矩形状の誘電体層２と、複数の内部電極３、４とが積層されて成る積層体１と、積層体１の端面に形成され、且つ内部電極３、４と夫々接続した端面導体５ａ、６ａと、積層体１の両主面に形成されるとともに、積層体１の稜線部分において、端面導体５ａ、６ａと夫々接続した主面導体５ｂ、６ｂとから成る外部電極５、６とを有する積層セラミック部品１０であって、端面導体５ａ、６ａの幅ｍａは、積層体１の稜線部分において、主面導体５ｂ、６ｂの幅ｍｂと略同一であるとともに、積層体１の端面領域で細くなる（幅ｍ１）。
【選択図】図１
【解決手段】複数の矩形状の誘電体層２と、複数の内部電極３、４とが積層されて成る積層体１と、積層体１の端面に形成され、且つ内部電極３、４と夫々接続した端面導体５ａ、６ａと、積層体１の両主面に形成されるとともに、積層体１の稜線部分において、端面導体５ａ、６ａと夫々接続した主面導体５ｂ、６ｂとから成る外部電極５、６とを有する積層セラミック部品１０であって、端面導体５ａ、６ａの幅ｍａは、積層体１の稜線部分において、主面導体５ｂ、６ｂの幅ｍｂと略同一であるとともに、積層体１の端面領域で細くなる（幅ｍ１）。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、積層セラミック部品に関し、特に外部電極の構造に関するものである。
【０００２】
【従来の技術】
代表的な積層セラミック部品として、多連型コンデンサを例にとって説明する。
【０００３】
図３は、従来の多連型コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）は配線基板上に表面実装した状態を示すＸ−Ｘ断面図である。
【０００４】
図において、３０は多連型コンデンサ（積層セラミック部品）、３１は積層体であり、３２は積層体３１を構成する誘電体層、３３、３４は積層体３１内に形成した内部電極であり、３５、３６は外部電極である。また、１１は配線基板、１２は配線パターン、１３は半田（接合部材）である。
【０００５】
図に示すように、多連型コンデンサ３０の積層体３１は、誘電体層３２を複数積層して形成されている。
【０００６】
また、積層体３１の各誘電体層３２間に、例えば複数の内部電極３３、３４が対向形成され、第１の内部電極３３は積層体３１の一端面に、第２の内部電極３４は積層体３１の他端面に延出している。
【０００７】
さらに、複数の外部電極３５、３６は、積層体３１の端面に形成され、且つ内部電極３３、３４と接続している。また、外部電極３５、３６の表面には、必要に応じて、表面メッキ層（図示せず）が形成されている。
【０００８】
しかしながら、上記積層セラミックコンデンサ３０によれば、図３（ｂ）に示すように、一方の主面（実装面）を下にして配線基板１１上の配線パターン１２に半田１３により表面実装される。すなわち、外部電極３５、３６全体が半田付けされ、積層セラミックコンデンサ３０の高さ方向に外部電極３５、３６全体が半田１３により配線基板１１に固定された状態となる。そして、その後の配線基板１１の組付けや取扱時に加えられる機械的応力や、温度サイクルにおける外部電極３５、３６の熱膨張係数の差によって発生する熱的応力により、内部電極３３、３４にまたがるようにクラック３７が発生し、短絡に至るという問題点があった。
【０００９】
そこで、図４に示すように、外部電極４５、４６が、複数の矩形状の誘電体層２と複数の内部電極４３、４４とが積層された積層体４１の端面に形成され、内部電極４３、４４と夫々接続した端面導体４５ａ、４６ａと、積層体４１の両主面に形成され、積層体４１の稜線部分において、端面導体４５ａ、４６ａと夫々接続した主面導体４５ｂ、４６ｂとから成り、端面導体４５ａ、４６ａの幅ｍａが主面導体４５ｂ、４６ｂの幅ｍｂより細くなっている多連型コンデンサ４０が、特開２００２−３６７８５２号公報に開示されている。
【００１０】
同報によれば、端面導体４５ａ、４６ａの幅ｍａが主面導体４５ｂ、４６ｂの幅ｍｂより細くなっているため、配線基板１１上の配線パターン１２に半田１３により表面実装した際に、半田１３が主面導体４５ａ、４５ｂの表面を伝ってはい上がり、多連型コンデンサ４０の上面までくるのを防止することができる。そして、半田１３が外部電極４５、４６に接触する面積が小さくなるために、配線基板１１に搭載した多連型コンデンサ４０の不必要な応力がかかる面積が小さくなるとともに、応力が発生する位置が低くなるため、この応力によるクラック３７の発生を抑制できる。また、外部電極５、６表面と半田１３との接触面積が小さいために、温度サイクル試験において外部電極５、６と半田１３との線膨張率の差によるクラック３７も防止することができる。
【００１１】
【特許文献１】
特開２００２−３６７８５２号公報 （３−６頁、図１−４）
【００１２】
【発明が解決しようとする課題】
しかしながら、上記多連型コンデンサ４０によれば、特に８００℃以上の高温で中性または還元性雰囲気にて焼き付けを行った場合、ガラス成分が外部電極４５、４６の金属成分と積層体４１端面との界面に集まることにより、外部電極４５、４６と積層体４１は接合される。このとき、金属成分とガラス成分の接続強度は弱く、図４（ｂ）に示すように、表面メッキ層の形成などの外部からの衝撃により、外部電極４５、４６が剥離４８しやすいという問題点があった。特に、金属成分が卑金属である場合、焼き付け時の金属成分とガラス成分との濡れ性が不十分となりやすく、この問題点が顕著になっていた。さらに、この問題は外観が損なわれるだけでなく、実装時に外部電極４５、４６に半田１３が接続しない実装不良が発生してしまうという問題があった。
【００１３】
このような外部電極４５、４６の剥離４８は、端面導体４５ａ、４６ａよりも、主面導体４５ｂ、４６ｂにおいて発生しやすかった。これは、積層体４１端面においては、端面導体４５ａ、４６ａは内部電極４３、４４と金属結合をするため接続強度は強くなるが、両主面においては、主面導体４５ｂ、４６ｂは積層体４１のみと接続するため接続強度が弱くなることによる。また、端面導体４５ａ、４６ａの幅ｍａが主面導体４５ｂ、４６ｂの幅ｍｂより細くなっているため、外部電極４５、４６の焼き締まりが弱くなり、さらに主面導体４５ｂ、４６ｂの剥離４８が生じやすくなっていた。
【００１４】
本発明は上述の問題点に鑑みて案出されたものであり、その目的は、配線基板に表面実装した際に、外部電極への半田の過剰なはい上がりを防止し、不必要な応力によるクラックを防止できるとともに、外部電極が積層体主面から剥離する不良を防止できる積層セラミック部品を提供することにある。
【００１５】
【課題を解決するための手段】
本発明は、複数の矩形状の誘電体層と、複数の内部電極とが積層されて成る積層体と、 該積層体の端部に形成され、且つ前記内部電極と夫々接続した端面導体と、該端面導体から前記積層体の両主面に延びる主面導体とから成る外部電極とを有する積層セラミック部品であって、 前記積層体の端面導体の導体幅は、前記積層体の端面と両主面との間に形成される稜線部分で前記主面導体の幅と略同一であり、且つ前記積層体の端面中央側で細くなっている。
【００１６】
【作用】
本発明によれば、外部電極は、積層体の端面に形成され、且つ内部電極と夫々接続した端面導体と、積層体の両主面に形成されるとともに、積層体の稜線部分において、端面導体と夫々接続した主面導体とから成り、積層体の端面の中央側で部分的に細くなっているため、配線基板に表面実装した際に、外部電極への半田の過剰なはい上がりを防止し、不必要な応力によるクラックを防止できる。
【００１７】
また、端面導体の幅は、積層体の稜線部分において、主面導体の幅と略同一であるため、端面導体と主面導体が連続しており、外部電極の焼き締まりが強くなることから、外部電極が積層体主面から剥離する不良を防止できる。
【００１８】
【発明の実施の形態】
以下、本発明の積層セラミック部品を図面に基づいて説明する。
【００１９】
代表的な積層セラミック部品として、多連型コンデンサを例にとって説明する。
【００２０】
図１は、本発明の多連型コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）は配線基板上に表面実装した状態を示すＸ−Ｘ断面図である。
【００２１】
図において、１０は多連型コンデンサ（セラミック電子部品）、１は積層体、２は誘電体層、３、４は内部電極、５、６は外部電極である。また、１１は配線基板、１２は配線パターン、１３は半田（接合部材）である。
【００２２】
図１に示すように、多連型コンデンサ１０の積層体１は、誘電体層２を複数積層して形成されている。
【００２３】
誘電体層２は、チタン酸バリウム（ＢａＴｉＯ３）を主成分とする非還元性誘電体材料、及びガラス成分を含む誘電体材料からなり、その形状は、２．０ｍｍ×１．２ｍｍなどであり、その厚みは高容量化のために１〜５μｍとしている。この誘電体層２が図上、上方向に積層して積層体１が構成される。なお、誘電体層２の形状、厚み、積層数は容量値によって任意に変更することができる。
【００２４】
積層体１の各誘電体層２間に、例えば複数の内部電極３、４が対向形成され、それぞれ積層体１の両端面に延出している。内部電極３、４は、例えばＮｉを主成分とする材料から構成され、その厚みは１〜２μｍとしている。
【００２５】
外部電極５、６は、例えばＣｕ、Ｎｉ、あるいはこれらの合金などの卑金属成分及びガラス成分からなり、積層体１の一対の長辺側端面に被着形成され、且つ内部電極３、４にそれぞれ接続されている端面導体５ａ、６ａと、積層体１の両主面（一方は実装面となる）に形成されるとともに、積層体１の稜線部分において、端面導体５ａ、６ａと夫々接続した主面導体５ｂ、６ｂとから成る。さらに、外部電極５、６の表面には、表面メッキ層（図示せず）が形成されている。表面メッキ層は、例えばＮｉメッキ、Ｓｎメッキ、半田メッキなどが例示できる
本発明の特徴的なことは、端面導体５ａ、６ａの幅ｍａは、積層体１の稜線部分において、主面導体５ｂ、６ｂの幅ｍｂと略同一であるとともに、積層体１の端面の中央側で細くなる（幅ｍ１）ことである。
【００２６】
具体的には、端面導体５ａ、６ａは内側に湾曲している。また、ｍ１／ｍａ比は０．５〜０．９の範囲にあることが望ましい。すなわち、０．５未満である場合、内部電極３、４の引き出し部の幅を広くできないため、等価直列抵抗（ＥＳＲ）が大きくなるという問題点がある。一方、０．９より大きい場合、外部電極５、６への半田１３の過剰なはい上がりを防止する効果が十分に現れない。
【００２７】
以下、本発明の多連型コンデンサ１０の製造方法について説明する。なお、各符号は焼成の前後で区別しないものとする。
【００２８】
まず、誘電体層となるセラミックグリーンシート２上に、導電ペーストをスクリーン印刷で形成し、内部電極となる導体膜３、４を形成する。
【００２９】
そして、このようなセラミックグリーンシート２を、導体膜３、４が互いに対向し、且つ導体膜３、４が互いに異なる端面に延出するように所定の積層枚数重ねた後、切断して各コンデンサユニットＮを含む未焼成状態の積層体１とし、所定の雰囲気、温度、時間を加えて焼成する。これにより、積層体１の一対の端面には、各コンデンサユニットＮ毎に内部電極３、４が露出している。
【００３０】
その後、各コンデンサユニットＮを外部と電気的に接続するために、外部電極となる導体膜５、６を積層体１の端面及びそれに隣接する両主面に、スクリーン印刷法などにより塗布する。
【００３１】
このとき、導体膜５、６の形成は３回に分けて行っても良く、積層体１の端面からそれに隣接する両主面にはみ出した製版パターンを用いて、１回で行っても良い。１回で行う場合は、端面電極５ａ、６ａに相当する部分は内側に湾曲しているとともに、稜線部分及び主面電極５ｂ、６ｂに相当する部分は、幅が均一になっている製版パターンを用いると良い。
【００３２】
そして、導電膜５、６は、２５０℃〜４００℃の大気中でバインダ成分を除いた後、８００〜９００℃で中性または還元性雰囲気で焼き付けによって、外部電極５、６が形成される。
【００３３】
その後、外部電極５、６は、電解メッキや無電解メッキによって表面メッキ層（図示せず）が形成される。
【００３４】
このようにして、本発明の多連型コンデンサ１０が得られる。
【００３５】
かくして、本発明の多連型コンデンサ１０によれば、外部電極５、６は、積層体１の端面に形成され、且つ内部電極３、４と夫々接続した端面導体５ａ、６ａと、積層体１の両主面に形成されるとともに、積層体１の稜線部分において、端面導体５ａ、６ａと夫々接続した主面導体５ｂ、６ｂとから成り、端面導体５ａ、６ａが積層体１の端面領域で細くなる（幅ｍ１）ため、配線基板１１に表面実装した際に、外部電極５、６への半田１３の過剰なはい上がりを防止し、不必要な応力によるクラック３７を防止できる。
【００３６】
また、端面導体５ａ、６ａの幅ｍａは、積層体１の稜線部分において、主面導体５ｂ、６ｂの幅と略同一であるため、端面導体５ａ、６ａと主面導体５ｂ、６ｂが連続しており、外部電極５、６の焼き締まりが強くなることから、外部電極５、６が積層体１主面から剥離４８する不良を防止できる。
【００３７】
さらに、図１に示す多連型コンデンサ１０によれば、端面導体５ａ、６ａの幅ｍａは、積層体１の稜線部分において、主面導体５ｂ、６ｂの幅と略同一であるため、スクリーン印刷法などで外部電極となる導体膜５、６を塗布する際に、精度良く塗布できるという効果もある。
【００３８】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良などは何ら差し支えない。
【００３９】
図２は、本発明の多連型コンデンサ１０の他の実施形態を示す外観斜視図である。図２（ａ）において、端面導体５ａ、６ａは、全体的には略平行であり、幅ｍ１である部分のみが細くなっている。このことにより、積層体１の稜線付近において、端面導体の幅ｍａと主面導体ｍｂの幅が略同一であるため、上記外部電極５、６の焼き締まりが強くなる効果がさらに効果的に現れる。また、図２（ｂ）において、稜線部分の近くにおいて、端面導体５ａ、５ｂの幅ｍ１が細くなっている。このため、外部電極５、６への半田１３の過剰なはい上がりを防止する効果がさらに効果的に現れる。さらにこのとき、端面導体５ａ、６ａの細くなった部分の幅をｍ１をした場合、ｍ１／ｍａ比は０．４〜０．８の範囲にあることが望ましい。すなわち、０．４未満である場合、外部電極５、６の焼き締まりが弱くなるという問題点がある。一方、０．８より大きい場合、外部電極５、６への半田１３の過剰なはい上がりを防止する効果が十分に現れない。
【００４０】
また、本発明は、外部電極５、６が積層体１の端面からそれに隣接する一方の主面にのみまたがるように形成された多連型コンデンサ１０にも適用できる。さらに、本発明は、他の電子部品や、半導体部品などの他の積層セラミック部品にも適用できる。
【００４１】
本発明者は、上記方法により、図１、図２に示すように、端面導体５ａ、６ａの幅ｍａは、積層体１の稜線部分において、主面導体５ｂ、６ｂの幅ｍｂと略同一であるとともに、積層体１の端面において、部分的に細く（幅ｍ１）なっている多連型コンデンサ１０を作製した。
【００４２】
比較例として、図３に示すように、外部電極３５、３６の幅が略均一である多連型コンデンサ３０を作製した。また、図４に示すように、端面導体４５ａ、４６ａの幅ｍａが主面導体４５ｂ、４６ｂの幅ｍｂより細くなっている多連型コンデンサ４０を作製した。
【００４３】
得られた試料について、落下試験、外部電極固着力（せん断強度）試験、温度サイクル試験を行った。
【００４４】
落下試験方法は、図１（ｂ）に示すように、試料１００個を１．６ｍｍ厚のガラスエポキシ基板（配線基板）１１上の配線パターン１２に、半田１３付けにより表面実装した。そして、基板１１を樹脂ケースの中にセットし、２ｍの高さよりコンクリート板上に落下させ、金属顕微鏡によりクラック３７の発生率を求めた。
【００４５】
外部電極固着力（せん断強度）試験は、図１（ｂ）に示すように、試料２２個を１．６ｍｍ厚のガラスエポキシ基板（配線基板）１１上の配線パターン１２に、半田１３付けにより表面実装し、固着ピンで強度を加え、試料がガラスエポキシ基板１１から剥離４８したときの強度を求めた。
【００４６】
温度サイクル試験は、配線基板１１上の導体パターン１２に各試料３００個ずつを半田１３付けした後、配線基板１１を高温槽中（１８０℃）と低温槽中（−５５℃）に交互に出し入れした。１００サイクル後に、試料を切断してクラック３７の発生した個数を調べた。
【００４７】
結果を表１に示す。
【００４８】
【表１】
【００４９】
尚、試料１、試料２は、図１に示す構造であり、試料３、試料４は図２（ａ）に示す構造であり、試料５、試料６は図２（ｂ）に示す構造であり、試料７は図３に示す構造であり、試料８は図４に示す構造である。
【００５０】
表に示すように、図１、図２に示すように、端面導体５ａ、６ａの幅ｍａは、積層体１の稜線部分において、主面導体５ｂ、６ｂの幅ｍｂと略同一であるとともに、積層体１の端面において、部分的に細くなっている（幅ｍ１）本実施例１０（試料番号１〜６）では、２ｍの高さよりコンクリート板上に落下させた場合のクラック３７の発生率が０％、外部電極固着力が１．５ｋｇ以上、温度サイクル試験におけるクラック３７の発生率が０％となった。
【００５１】
これに対し、図３に示すように、外部電極３５、３６の幅が略均一である比較例３０（試料番号７）では、２ｍの高さよりコンクリート板上に落下させた場合のクラック３７の発生率が３２％、温度サイクル試験におけるクラック３７の発生率が２％となった。
【００５２】
一方、図４に示すように、端面導体４５ａ、４６ａの幅ｍａが主面導体４５ｂ、４６ｂの幅ｍｂより細くなっている比較例４０（試料番号８）では、外部電極４５、４６固着力が１．２ｋｇ以上となった。
【００５３】
また、本実施例（試料番号２）と比較例（試料番号７）の試料を配線基板１１に半田１３付け後、断面を金属顕微鏡で観察したところ、本実施例の試料は図１のように半田１３が外部電極５、６の半分程度を覆っていたが、比較例の試料は図３のように半田１３が外部電極５、６の全体を覆っていることがわかった。
【００５４】
これらの結果から、本発明の多連型コンデンサ１０は、端面導体５ａ、６ａの幅ｍａは、積層体１の稜線部分において、主面導体５ｂ、６ｂの幅ｍｂと略同一であるとともに、積層体１の端面において、部分的に細く（幅ｍ１）なっているため、配線基板１１に表面実装した際に、外部電極５、６への半田１３の過剰なはい上がりを防止し、不必要な応力によるクラック３７を防止できるとともに、外部電極５、６が積層体１主面から剥離４８する不良を防止できることがわかった。
【００５５】
【発明の効果】
本発明によれば、外部電極は、積層体の端面に形成され、且つ内部電極と夫々接続した端面導体と、積層体の両主面に形成されるとともに、積層体の稜線部分において、端面導体と夫々接続した主面導体とから成り、積層体の端面において、部分的に細くなっているため、配線基板に表面実装した際に、外部電極への半田の過剰なはい上がりを防止し、不必要な応力によるクラックを防止できる。
【００５６】
また、端面導体の幅は、積層体の稜線部分において、主面導体の幅と略同一であるため、端面導体と主面導体が連続しており、外部電極の焼き締まりが強くなることから、外部電極が積層体主面から剥離する不良を防止できる。
【図面の簡単な説明】
【図１】本発明の多連型コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）は配線基板上に表面実装した状態を示すＸ−Ｘ断面図である。
【図２】本発明の多連型コンデンサの他の実施形態を示す外観斜視図である。
【図３】従来の多連型コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）は配線基板上に表面実装した状態を示すＸ−Ｘ断面図である。
【図４】従来の他の多連型コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）はＸ−Ｘ断面図である。
【符号の説明】
１０ 多連型コンデンサ（積層セラミック部品）
１ 積層体
２ 誘電体層
３、４ 内部電極
５、６ 外部電極
１１ 配線基板
１２ 配線パターン
１３ 半田（接合部材）
【発明の属する技術分野】
本発明は、積層セラミック部品に関し、特に外部電極の構造に関するものである。
【０００２】
【従来の技術】
代表的な積層セラミック部品として、多連型コンデンサを例にとって説明する。
【０００３】
図３は、従来の多連型コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）は配線基板上に表面実装した状態を示すＸ−Ｘ断面図である。
【０００４】
図において、３０は多連型コンデンサ（積層セラミック部品）、３１は積層体であり、３２は積層体３１を構成する誘電体層、３３、３４は積層体３１内に形成した内部電極であり、３５、３６は外部電極である。また、１１は配線基板、１２は配線パターン、１３は半田（接合部材）である。
【０００５】
図に示すように、多連型コンデンサ３０の積層体３１は、誘電体層３２を複数積層して形成されている。
【０００６】
また、積層体３１の各誘電体層３２間に、例えば複数の内部電極３３、３４が対向形成され、第１の内部電極３３は積層体３１の一端面に、第２の内部電極３４は積層体３１の他端面に延出している。
【０００７】
さらに、複数の外部電極３５、３６は、積層体３１の端面に形成され、且つ内部電極３３、３４と接続している。また、外部電極３５、３６の表面には、必要に応じて、表面メッキ層（図示せず）が形成されている。
【０００８】
しかしながら、上記積層セラミックコンデンサ３０によれば、図３（ｂ）に示すように、一方の主面（実装面）を下にして配線基板１１上の配線パターン１２に半田１３により表面実装される。すなわち、外部電極３５、３６全体が半田付けされ、積層セラミックコンデンサ３０の高さ方向に外部電極３５、３６全体が半田１３により配線基板１１に固定された状態となる。そして、その後の配線基板１１の組付けや取扱時に加えられる機械的応力や、温度サイクルにおける外部電極３５、３６の熱膨張係数の差によって発生する熱的応力により、内部電極３３、３４にまたがるようにクラック３７が発生し、短絡に至るという問題点があった。
【０００９】
そこで、図４に示すように、外部電極４５、４６が、複数の矩形状の誘電体層２と複数の内部電極４３、４４とが積層された積層体４１の端面に形成され、内部電極４３、４４と夫々接続した端面導体４５ａ、４６ａと、積層体４１の両主面に形成され、積層体４１の稜線部分において、端面導体４５ａ、４６ａと夫々接続した主面導体４５ｂ、４６ｂとから成り、端面導体４５ａ、４６ａの幅ｍａが主面導体４５ｂ、４６ｂの幅ｍｂより細くなっている多連型コンデンサ４０が、特開２００２−３６７８５２号公報に開示されている。
【００１０】
同報によれば、端面導体４５ａ、４６ａの幅ｍａが主面導体４５ｂ、４６ｂの幅ｍｂより細くなっているため、配線基板１１上の配線パターン１２に半田１３により表面実装した際に、半田１３が主面導体４５ａ、４５ｂの表面を伝ってはい上がり、多連型コンデンサ４０の上面までくるのを防止することができる。そして、半田１３が外部電極４５、４６に接触する面積が小さくなるために、配線基板１１に搭載した多連型コンデンサ４０の不必要な応力がかかる面積が小さくなるとともに、応力が発生する位置が低くなるため、この応力によるクラック３７の発生を抑制できる。また、外部電極５、６表面と半田１３との接触面積が小さいために、温度サイクル試験において外部電極５、６と半田１３との線膨張率の差によるクラック３７も防止することができる。
【００１１】
【特許文献１】
特開２００２−３６７８５２号公報 （３−６頁、図１−４）
【００１２】
【発明が解決しようとする課題】
しかしながら、上記多連型コンデンサ４０によれば、特に８００℃以上の高温で中性または還元性雰囲気にて焼き付けを行った場合、ガラス成分が外部電極４５、４６の金属成分と積層体４１端面との界面に集まることにより、外部電極４５、４６と積層体４１は接合される。このとき、金属成分とガラス成分の接続強度は弱く、図４（ｂ）に示すように、表面メッキ層の形成などの外部からの衝撃により、外部電極４５、４６が剥離４８しやすいという問題点があった。特に、金属成分が卑金属である場合、焼き付け時の金属成分とガラス成分との濡れ性が不十分となりやすく、この問題点が顕著になっていた。さらに、この問題は外観が損なわれるだけでなく、実装時に外部電極４５、４６に半田１３が接続しない実装不良が発生してしまうという問題があった。
【００１３】
このような外部電極４５、４６の剥離４８は、端面導体４５ａ、４６ａよりも、主面導体４５ｂ、４６ｂにおいて発生しやすかった。これは、積層体４１端面においては、端面導体４５ａ、４６ａは内部電極４３、４４と金属結合をするため接続強度は強くなるが、両主面においては、主面導体４５ｂ、４６ｂは積層体４１のみと接続するため接続強度が弱くなることによる。また、端面導体４５ａ、４６ａの幅ｍａが主面導体４５ｂ、４６ｂの幅ｍｂより細くなっているため、外部電極４５、４６の焼き締まりが弱くなり、さらに主面導体４５ｂ、４６ｂの剥離４８が生じやすくなっていた。
【００１４】
本発明は上述の問題点に鑑みて案出されたものであり、その目的は、配線基板に表面実装した際に、外部電極への半田の過剰なはい上がりを防止し、不必要な応力によるクラックを防止できるとともに、外部電極が積層体主面から剥離する不良を防止できる積層セラミック部品を提供することにある。
【００１５】
【課題を解決するための手段】
本発明は、複数の矩形状の誘電体層と、複数の内部電極とが積層されて成る積層体と、 該積層体の端部に形成され、且つ前記内部電極と夫々接続した端面導体と、該端面導体から前記積層体の両主面に延びる主面導体とから成る外部電極とを有する積層セラミック部品であって、 前記積層体の端面導体の導体幅は、前記積層体の端面と両主面との間に形成される稜線部分で前記主面導体の幅と略同一であり、且つ前記積層体の端面中央側で細くなっている。
【００１６】
【作用】
本発明によれば、外部電極は、積層体の端面に形成され、且つ内部電極と夫々接続した端面導体と、積層体の両主面に形成されるとともに、積層体の稜線部分において、端面導体と夫々接続した主面導体とから成り、積層体の端面の中央側で部分的に細くなっているため、配線基板に表面実装した際に、外部電極への半田の過剰なはい上がりを防止し、不必要な応力によるクラックを防止できる。
【００１７】
また、端面導体の幅は、積層体の稜線部分において、主面導体の幅と略同一であるため、端面導体と主面導体が連続しており、外部電極の焼き締まりが強くなることから、外部電極が積層体主面から剥離する不良を防止できる。
【００１８】
【発明の実施の形態】
以下、本発明の積層セラミック部品を図面に基づいて説明する。
【００１９】
代表的な積層セラミック部品として、多連型コンデンサを例にとって説明する。
【００２０】
図１は、本発明の多連型コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）は配線基板上に表面実装した状態を示すＸ−Ｘ断面図である。
【００２１】
図において、１０は多連型コンデンサ（セラミック電子部品）、１は積層体、２は誘電体層、３、４は内部電極、５、６は外部電極である。また、１１は配線基板、１２は配線パターン、１３は半田（接合部材）である。
【００２２】
図１に示すように、多連型コンデンサ１０の積層体１は、誘電体層２を複数積層して形成されている。
【００２３】
誘電体層２は、チタン酸バリウム（ＢａＴｉＯ３）を主成分とする非還元性誘電体材料、及びガラス成分を含む誘電体材料からなり、その形状は、２．０ｍｍ×１．２ｍｍなどであり、その厚みは高容量化のために１〜５μｍとしている。この誘電体層２が図上、上方向に積層して積層体１が構成される。なお、誘電体層２の形状、厚み、積層数は容量値によって任意に変更することができる。
【００２４】
積層体１の各誘電体層２間に、例えば複数の内部電極３、４が対向形成され、それぞれ積層体１の両端面に延出している。内部電極３、４は、例えばＮｉを主成分とする材料から構成され、その厚みは１〜２μｍとしている。
【００２５】
外部電極５、６は、例えばＣｕ、Ｎｉ、あるいはこれらの合金などの卑金属成分及びガラス成分からなり、積層体１の一対の長辺側端面に被着形成され、且つ内部電極３、４にそれぞれ接続されている端面導体５ａ、６ａと、積層体１の両主面（一方は実装面となる）に形成されるとともに、積層体１の稜線部分において、端面導体５ａ、６ａと夫々接続した主面導体５ｂ、６ｂとから成る。さらに、外部電極５、６の表面には、表面メッキ層（図示せず）が形成されている。表面メッキ層は、例えばＮｉメッキ、Ｓｎメッキ、半田メッキなどが例示できる
本発明の特徴的なことは、端面導体５ａ、６ａの幅ｍａは、積層体１の稜線部分において、主面導体５ｂ、６ｂの幅ｍｂと略同一であるとともに、積層体１の端面の中央側で細くなる（幅ｍ１）ことである。
【００２６】
具体的には、端面導体５ａ、６ａは内側に湾曲している。また、ｍ１／ｍａ比は０．５〜０．９の範囲にあることが望ましい。すなわち、０．５未満である場合、内部電極３、４の引き出し部の幅を広くできないため、等価直列抵抗（ＥＳＲ）が大きくなるという問題点がある。一方、０．９より大きい場合、外部電極５、６への半田１３の過剰なはい上がりを防止する効果が十分に現れない。
【００２７】
以下、本発明の多連型コンデンサ１０の製造方法について説明する。なお、各符号は焼成の前後で区別しないものとする。
【００２８】
まず、誘電体層となるセラミックグリーンシート２上に、導電ペーストをスクリーン印刷で形成し、内部電極となる導体膜３、４を形成する。
【００２９】
そして、このようなセラミックグリーンシート２を、導体膜３、４が互いに対向し、且つ導体膜３、４が互いに異なる端面に延出するように所定の積層枚数重ねた後、切断して各コンデンサユニットＮを含む未焼成状態の積層体１とし、所定の雰囲気、温度、時間を加えて焼成する。これにより、積層体１の一対の端面には、各コンデンサユニットＮ毎に内部電極３、４が露出している。
【００３０】
その後、各コンデンサユニットＮを外部と電気的に接続するために、外部電極となる導体膜５、６を積層体１の端面及びそれに隣接する両主面に、スクリーン印刷法などにより塗布する。
【００３１】
このとき、導体膜５、６の形成は３回に分けて行っても良く、積層体１の端面からそれに隣接する両主面にはみ出した製版パターンを用いて、１回で行っても良い。１回で行う場合は、端面電極５ａ、６ａに相当する部分は内側に湾曲しているとともに、稜線部分及び主面電極５ｂ、６ｂに相当する部分は、幅が均一になっている製版パターンを用いると良い。
【００３２】
そして、導電膜５、６は、２５０℃〜４００℃の大気中でバインダ成分を除いた後、８００〜９００℃で中性または還元性雰囲気で焼き付けによって、外部電極５、６が形成される。
【００３３】
その後、外部電極５、６は、電解メッキや無電解メッキによって表面メッキ層（図示せず）が形成される。
【００３４】
このようにして、本発明の多連型コンデンサ１０が得られる。
【００３５】
かくして、本発明の多連型コンデンサ１０によれば、外部電極５、６は、積層体１の端面に形成され、且つ内部電極３、４と夫々接続した端面導体５ａ、６ａと、積層体１の両主面に形成されるとともに、積層体１の稜線部分において、端面導体５ａ、６ａと夫々接続した主面導体５ｂ、６ｂとから成り、端面導体５ａ、６ａが積層体１の端面領域で細くなる（幅ｍ１）ため、配線基板１１に表面実装した際に、外部電極５、６への半田１３の過剰なはい上がりを防止し、不必要な応力によるクラック３７を防止できる。
【００３６】
また、端面導体５ａ、６ａの幅ｍａは、積層体１の稜線部分において、主面導体５ｂ、６ｂの幅と略同一であるため、端面導体５ａ、６ａと主面導体５ｂ、６ｂが連続しており、外部電極５、６の焼き締まりが強くなることから、外部電極５、６が積層体１主面から剥離４８する不良を防止できる。
【００３７】
さらに、図１に示す多連型コンデンサ１０によれば、端面導体５ａ、６ａの幅ｍａは、積層体１の稜線部分において、主面導体５ｂ、６ｂの幅と略同一であるため、スクリーン印刷法などで外部電極となる導体膜５、６を塗布する際に、精度良く塗布できるという効果もある。
【００３８】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良などは何ら差し支えない。
【００３９】
図２は、本発明の多連型コンデンサ１０の他の実施形態を示す外観斜視図である。図２（ａ）において、端面導体５ａ、６ａは、全体的には略平行であり、幅ｍ１である部分のみが細くなっている。このことにより、積層体１の稜線付近において、端面導体の幅ｍａと主面導体ｍｂの幅が略同一であるため、上記外部電極５、６の焼き締まりが強くなる効果がさらに効果的に現れる。また、図２（ｂ）において、稜線部分の近くにおいて、端面導体５ａ、５ｂの幅ｍ１が細くなっている。このため、外部電極５、６への半田１３の過剰なはい上がりを防止する効果がさらに効果的に現れる。さらにこのとき、端面導体５ａ、６ａの細くなった部分の幅をｍ１をした場合、ｍ１／ｍａ比は０．４〜０．８の範囲にあることが望ましい。すなわち、０．４未満である場合、外部電極５、６の焼き締まりが弱くなるという問題点がある。一方、０．８より大きい場合、外部電極５、６への半田１３の過剰なはい上がりを防止する効果が十分に現れない。
【００４０】
また、本発明は、外部電極５、６が積層体１の端面からそれに隣接する一方の主面にのみまたがるように形成された多連型コンデンサ１０にも適用できる。さらに、本発明は、他の電子部品や、半導体部品などの他の積層セラミック部品にも適用できる。
【００４１】
本発明者は、上記方法により、図１、図２に示すように、端面導体５ａ、６ａの幅ｍａは、積層体１の稜線部分において、主面導体５ｂ、６ｂの幅ｍｂと略同一であるとともに、積層体１の端面において、部分的に細く（幅ｍ１）なっている多連型コンデンサ１０を作製した。
【００４２】
比較例として、図３に示すように、外部電極３５、３６の幅が略均一である多連型コンデンサ３０を作製した。また、図４に示すように、端面導体４５ａ、４６ａの幅ｍａが主面導体４５ｂ、４６ｂの幅ｍｂより細くなっている多連型コンデンサ４０を作製した。
【００４３】
得られた試料について、落下試験、外部電極固着力（せん断強度）試験、温度サイクル試験を行った。
【００４４】
落下試験方法は、図１（ｂ）に示すように、試料１００個を１．６ｍｍ厚のガラスエポキシ基板（配線基板）１１上の配線パターン１２に、半田１３付けにより表面実装した。そして、基板１１を樹脂ケースの中にセットし、２ｍの高さよりコンクリート板上に落下させ、金属顕微鏡によりクラック３７の発生率を求めた。
【００４５】
外部電極固着力（せん断強度）試験は、図１（ｂ）に示すように、試料２２個を１．６ｍｍ厚のガラスエポキシ基板（配線基板）１１上の配線パターン１２に、半田１３付けにより表面実装し、固着ピンで強度を加え、試料がガラスエポキシ基板１１から剥離４８したときの強度を求めた。
【００４６】
温度サイクル試験は、配線基板１１上の導体パターン１２に各試料３００個ずつを半田１３付けした後、配線基板１１を高温槽中（１８０℃）と低温槽中（−５５℃）に交互に出し入れした。１００サイクル後に、試料を切断してクラック３７の発生した個数を調べた。
【００４７】
結果を表１に示す。
【００４８】
【表１】
尚、試料１、試料２は、図１に示す構造であり、試料３、試料４は図２（ａ）に示す構造であり、試料５、試料６は図２（ｂ）に示す構造であり、試料７は図３に示す構造であり、試料８は図４に示す構造である。
【００５０】
表に示すように、図１、図２に示すように、端面導体５ａ、６ａの幅ｍａは、積層体１の稜線部分において、主面導体５ｂ、６ｂの幅ｍｂと略同一であるとともに、積層体１の端面において、部分的に細くなっている（幅ｍ１）本実施例１０（試料番号１〜６）では、２ｍの高さよりコンクリート板上に落下させた場合のクラック３７の発生率が０％、外部電極固着力が１．５ｋｇ以上、温度サイクル試験におけるクラック３７の発生率が０％となった。
【００５１】
これに対し、図３に示すように、外部電極３５、３６の幅が略均一である比較例３０（試料番号７）では、２ｍの高さよりコンクリート板上に落下させた場合のクラック３７の発生率が３２％、温度サイクル試験におけるクラック３７の発生率が２％となった。
【００５２】
一方、図４に示すように、端面導体４５ａ、４６ａの幅ｍａが主面導体４５ｂ、４６ｂの幅ｍｂより細くなっている比較例４０（試料番号８）では、外部電極４５、４６固着力が１．２ｋｇ以上となった。
【００５３】
また、本実施例（試料番号２）と比較例（試料番号７）の試料を配線基板１１に半田１３付け後、断面を金属顕微鏡で観察したところ、本実施例の試料は図１のように半田１３が外部電極５、６の半分程度を覆っていたが、比較例の試料は図３のように半田１３が外部電極５、６の全体を覆っていることがわかった。
【００５４】
これらの結果から、本発明の多連型コンデンサ１０は、端面導体５ａ、６ａの幅ｍａは、積層体１の稜線部分において、主面導体５ｂ、６ｂの幅ｍｂと略同一であるとともに、積層体１の端面において、部分的に細く（幅ｍ１）なっているため、配線基板１１に表面実装した際に、外部電極５、６への半田１３の過剰なはい上がりを防止し、不必要な応力によるクラック３７を防止できるとともに、外部電極５、６が積層体１主面から剥離４８する不良を防止できることがわかった。
【００５５】
【発明の効果】
本発明によれば、外部電極は、積層体の端面に形成され、且つ内部電極と夫々接続した端面導体と、積層体の両主面に形成されるとともに、積層体の稜線部分において、端面導体と夫々接続した主面導体とから成り、積層体の端面において、部分的に細くなっているため、配線基板に表面実装した際に、外部電極への半田の過剰なはい上がりを防止し、不必要な応力によるクラックを防止できる。
【００５６】
また、端面導体の幅は、積層体の稜線部分において、主面導体の幅と略同一であるため、端面導体と主面導体が連続しており、外部電極の焼き締まりが強くなることから、外部電極が積層体主面から剥離する不良を防止できる。
【図面の簡単な説明】
【図１】本発明の多連型コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）は配線基板上に表面実装した状態を示すＸ−Ｘ断面図である。
【図２】本発明の多連型コンデンサの他の実施形態を示す外観斜視図である。
【図３】従来の多連型コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）は配線基板上に表面実装した状態を示すＸ−Ｘ断面図である。
【図４】従来の他の多連型コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）はＸ−Ｘ断面図である。
【符号の説明】
１０ 多連型コンデンサ（積層セラミック部品）
１ 積層体
２ 誘電体層
３、４ 内部電極
５、６ 外部電極
１１ 配線基板
１２ 配線パターン
１３ 半田（接合部材）
Claims (1)
- 複数の矩形状の誘電体層と、複数の内部電極とが積層されて成る積層体と、
該積層体の端部に形成され、且つ前記内部電極と夫々接続した端面導体と、該端面導体から前記積層体の両主面に延びる主面導体とから成る外部電極と
を有する積層セラミック部品であって、
前記積層体の端面導体の導体幅は、前記積層体の端面と両主面との間に形成される稜線部分で前記主面導体の幅と略同一であり、且つ前記積層体の端面中央側で細くなっていることを特徴とする積層セラミック部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003049734A JP2004259991A (ja) | 2003-02-26 | 2003-02-26 | 積層セラミック部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003049734A JP2004259991A (ja) | 2003-02-26 | 2003-02-26 | 積層セラミック部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004259991A true JP2004259991A (ja) | 2004-09-16 |
Family
ID=33115364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003049734A Pending JP2004259991A (ja) | 2003-02-26 | 2003-02-26 | 積層セラミック部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004259991A (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008305885A (ja) * | 2007-06-06 | 2008-12-18 | Tdk Corp | 表面実装型チップ部品 |
| KR100898672B1 (ko) | 2006-03-10 | 2009-05-22 | 티디케이가부시기가이샤 | 적층 세라믹 콘덴서 |
| JP2009239094A (ja) * | 2008-03-27 | 2009-10-15 | Tdk Corp | 表面実装型電子部品アレイ及びその製造方法 |
| JP2011035312A (ja) * | 2009-08-05 | 2011-02-17 | Tdk Corp | 積層コンデンサアレイの実装構造 |
| CN102548213A (zh) * | 2010-12-21 | 2012-07-04 | 三星电机株式会社 | 多层陶瓷电容器在电路板上的安装结构、方法及封装单元 |
| US8250747B2 (en) | 2009-08-25 | 2012-08-28 | Tdk Corporation | Method of mounting capacitor array |
| JP2013251551A (ja) * | 2012-05-30 | 2013-12-12 | Samsung Electro-Mechanics Co Ltd | 積層チップ電子部品、積層チップ電子部品が実装された基板、および、包装ユニット |
| JP2014093514A (ja) * | 2012-11-06 | 2014-05-19 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ及びその製造方法 |
| CN103811171A (zh) * | 2012-11-09 | 2014-05-21 | 三星电机株式会社 | 多层陶瓷电容器、电路板的安装结构以及封装单元 |
| JP2014220377A (ja) * | 2013-05-08 | 2014-11-20 | Tdk株式会社 | 積層貫通コンデンサ |
| JP2014220379A (ja) * | 2013-05-08 | 2014-11-20 | Tdk株式会社 | 積層コンデンサ |
| JP2016207718A (ja) * | 2015-04-16 | 2016-12-08 | 京セラ株式会社 | 積層型コンデンサおよびその実装構造 |
| JP2016219624A (ja) * | 2015-05-21 | 2016-12-22 | 京セラ株式会社 | 積層型コンデンサおよびその実装構造体 |
| JP2016219741A (ja) * | 2015-05-26 | 2016-12-22 | 京セラ株式会社 | 積層型コンデンサおよびその実装構造体 |
| JP2017098888A (ja) * | 2015-11-27 | 2017-06-01 | 京セラ株式会社 | 圧電部品 |
| WO2018056319A1 (ja) * | 2016-09-23 | 2018-03-29 | Tdk株式会社 | 電子部品及び電子部品装置 |
| WO2018116665A1 (ja) * | 2016-12-20 | 2018-06-28 | 株式会社村田製作所 | 電子部品およびその製造方法 |
| JP2018206950A (ja) * | 2017-06-05 | 2018-12-27 | 株式会社村田製作所 | コイル部品 |
| US10204737B2 (en) | 2014-06-11 | 2019-02-12 | Avx Corporation | Low noise capacitors |
| JP2020038983A (ja) * | 2019-11-06 | 2020-03-12 | 京セラ株式会社 | 積層型コンデンサおよびその実装構造 |
| JP2021086981A (ja) * | 2019-11-29 | 2021-06-03 | 株式会社村田製作所 | コイル部品 |
| WO2023188640A1 (ja) * | 2022-03-28 | 2023-10-05 | 株式会社村田製作所 | 電子部品およびその製造方法 |
-
2003
- 2003-02-26 JP JP2003049734A patent/JP2004259991A/ja active Pending
Cited By (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100898672B1 (ko) | 2006-03-10 | 2009-05-22 | 티디케이가부시기가이샤 | 적층 세라믹 콘덴서 |
| JP2008305885A (ja) * | 2007-06-06 | 2008-12-18 | Tdk Corp | 表面実装型チップ部品 |
| JP2009239094A (ja) * | 2008-03-27 | 2009-10-15 | Tdk Corp | 表面実装型電子部品アレイ及びその製造方法 |
| JP2011035312A (ja) * | 2009-08-05 | 2011-02-17 | Tdk Corp | 積層コンデンサアレイの実装構造 |
| US8233262B2 (en) | 2009-08-05 | 2012-07-31 | Tdk Corporation | Multilayer capacitor array mounting structure |
| US8250747B2 (en) | 2009-08-25 | 2012-08-28 | Tdk Corporation | Method of mounting capacitor array |
| CN102730311A (zh) * | 2010-12-21 | 2012-10-17 | 三星电机株式会社 | 封装单元及封装多个多层陶瓷电容器的方法 |
| JP2012134498A (ja) * | 2010-12-21 | 2012-07-12 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタの回路基板実装構造、方法及び回路基板のランドパターン、積層セラミックキャパシタの包装体並びに整列方法 |
| CN102730311B (zh) * | 2010-12-21 | 2015-04-01 | 三星电机株式会社 | 封装单元及封装多个多层陶瓷电容器的方法 |
| JP2012216864A (ja) * | 2010-12-21 | 2012-11-08 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタの回路基板実装構造、方法及び回路基板のランドパターン、積層セラミックキャパシタの包装体並びに整列方法 |
| JP2013153231A (ja) * | 2010-12-21 | 2013-08-08 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタの回路基板実装構造、方法及び回路基板のランドパターン、積層セラミックキャパシタの包装体並びに整列方法 |
| CN102548213A (zh) * | 2010-12-21 | 2012-07-04 | 三星电机株式会社 | 多层陶瓷电容器在电路板上的安装结构、方法及封装单元 |
| CN104538178A (zh) * | 2010-12-21 | 2015-04-22 | 三星电机株式会社 | 多层陶瓷电容器的封装单元 |
| JP2013251551A (ja) * | 2012-05-30 | 2013-12-12 | Samsung Electro-Mechanics Co Ltd | 積層チップ電子部品、積層チップ電子部品が実装された基板、および、包装ユニット |
| CN103456494A (zh) * | 2012-05-30 | 2013-12-18 | 三星电机株式会社 | 片式层压电子元件、用于安装该元件的板及其封装单元 |
| JP2014112712A (ja) * | 2012-05-30 | 2014-06-19 | Samsung Electro-Mechanics Co Ltd | 包装ユニット |
| US9576728B2 (en) | 2012-05-30 | 2017-02-21 | Samsung Electro-Mechanics Co., Ltd. | Laminated chip electronic component, board for mounting the same, and packing unit thereof |
| US9099242B2 (en) | 2012-05-30 | 2015-08-04 | Samsung Electro-Mechanics Co., Ltd. | Laminated chip electronic component, board for mounting the same, and packing unit thereof |
| JP2014093514A (ja) * | 2012-11-06 | 2014-05-19 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ及びその製造方法 |
| US8964355B2 (en) | 2012-11-06 | 2015-02-24 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and manufacturing method thereof |
| CN103811171A (zh) * | 2012-11-09 | 2014-05-21 | 三星电机株式会社 | 多层陶瓷电容器、电路板的安装结构以及封装单元 |
| JP2014220377A (ja) * | 2013-05-08 | 2014-11-20 | Tdk株式会社 | 積層貫通コンデンサ |
| JP2014220379A (ja) * | 2013-05-08 | 2014-11-20 | Tdk株式会社 | 積層コンデンサ |
| US10204737B2 (en) | 2014-06-11 | 2019-02-12 | Avx Corporation | Low noise capacitors |
| US11817262B2 (en) | 2014-06-11 | 2023-11-14 | KYOCERA AVX Components Corporation | Low noise capacitors |
| US10923277B2 (en) | 2014-06-11 | 2021-02-16 | Avx Corporation | Low noise capacitors |
| JP2016207718A (ja) * | 2015-04-16 | 2016-12-08 | 京セラ株式会社 | 積層型コンデンサおよびその実装構造 |
| JP2016219624A (ja) * | 2015-05-21 | 2016-12-22 | 京セラ株式会社 | 積層型コンデンサおよびその実装構造体 |
| JP2016219741A (ja) * | 2015-05-26 | 2016-12-22 | 京セラ株式会社 | 積層型コンデンサおよびその実装構造体 |
| JP2017098888A (ja) * | 2015-11-27 | 2017-06-01 | 京セラ株式会社 | 圧電部品 |
| US11264172B2 (en) | 2016-09-23 | 2022-03-01 | Tdk Corporation | Electronic component and electronic component device |
| US11763996B2 (en) | 2016-09-23 | 2023-09-19 | Tdk Corporation | Electronic component and electronic component device |
| CN109791839A (zh) * | 2016-09-23 | 2019-05-21 | Tdk株式会社 | 电子部件和电子部件装置 |
| CN109791839B (zh) * | 2016-09-23 | 2021-08-24 | Tdk株式会社 | 电子部件和电子部件装置 |
| CN114899007B (zh) * | 2016-09-23 | 2023-09-01 | Tdk株式会社 | 电子部件和电子部件装置 |
| CN112820542B (zh) * | 2016-09-23 | 2023-03-24 | Tdk株式会社 | 电子部件和电子部件装置 |
| CN112820542A (zh) * | 2016-09-23 | 2021-05-18 | Tdk株式会社 | 电子部件和电子部件装置 |
| CN112863874A (zh) * | 2016-09-23 | 2021-05-28 | Tdk株式会社 | 电子部件和电子部件装置 |
| CN112863873A (zh) * | 2016-09-23 | 2021-05-28 | Tdk株式会社 | 电子部件和电子部件装置 |
| US11594378B2 (en) | 2016-09-23 | 2023-02-28 | Tdk Corporation | Electronic component and electronic component device |
| WO2018056319A1 (ja) * | 2016-09-23 | 2018-03-29 | Tdk株式会社 | 電子部品及び電子部品装置 |
| CN112863874B (zh) * | 2016-09-23 | 2023-02-03 | Tdk株式会社 | 电子部件和电子部件装置 |
| CN114899007A (zh) * | 2016-09-23 | 2022-08-12 | Tdk株式会社 | 电子部件和电子部件装置 |
| CN112863873B (zh) * | 2016-09-23 | 2022-07-26 | Tdk株式会社 | 电子部件和电子部件装置 |
| US11398342B2 (en) | 2016-12-20 | 2022-07-26 | Murata Manufacturing Co., Ltd | Electronic component and manufacturing method for the same |
| JP6394846B1 (ja) * | 2016-12-20 | 2018-09-26 | 株式会社村田製作所 | 電子部品およびその製造方法 |
| WO2018116665A1 (ja) * | 2016-12-20 | 2018-06-28 | 株式会社村田製作所 | 電子部品およびその製造方法 |
| CN110024061A (zh) * | 2016-12-20 | 2019-07-16 | 株式会社村田制作所 | 电子部件以及其制造方法 |
| JP2018206950A (ja) * | 2017-06-05 | 2018-12-27 | 株式会社村田製作所 | コイル部品 |
| JP2020038983A (ja) * | 2019-11-06 | 2020-03-12 | 京セラ株式会社 | 積層型コンデンサおよびその実装構造 |
| JP7099434B2 (ja) | 2019-11-29 | 2022-07-12 | 株式会社村田製作所 | コイル部品 |
| JP2021086981A (ja) * | 2019-11-29 | 2021-06-03 | 株式会社村田製作所 | コイル部品 |
| US20210166854A1 (en) * | 2019-11-29 | 2021-06-03 | Murata Manufacturing Co., Ltd. | Coil component |
| WO2023188640A1 (ja) * | 2022-03-28 | 2023-10-05 | 株式会社村田製作所 | 電子部品およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004259991A (ja) | 積層セラミック部品 | |
| KR101434108B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법 | |
| US6189200B1 (en) | Method for producing multi-layered chip inductor | |
| US20120300361A1 (en) | Multilayer capacitor and method for manufacturing the same | |
| KR101886332B1 (ko) | 전자부품 및 전자부품 내장형 기판 | |
| KR20110130342A (ko) | 세라믹 전자부품 및 그 제조방법 | |
| JP2010165910A (ja) | セラミック電子部品 | |
| JP2001267453A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| JP3928665B2 (ja) | チップ型電子部品内蔵型多層基板及びその製造方法 | |
| JP2004296936A (ja) | セラミック電子部品 | |
| JP2003282356A (ja) | コンデンサアレイ | |
| JP2004235377A (ja) | セラミック電子部品 | |
| JP4329762B2 (ja) | チップ型電子部品内蔵型多層基板 | |
| JP2001155962A (ja) | 貫通型コンデンサ | |
| JP2001102243A (ja) | 貫通型コンデンサ | |
| JP2000340448A (ja) | 積層セラミックコンデンサ | |
| WO2017002495A1 (ja) | チップ型セラミック電子部品 | |
| JP2008166301A (ja) | 電子部品及びその実装構造 | |
| JP2005159121A (ja) | 積層セラミック電子部品 | |
| JP2004289085A (ja) | 薄膜積層電子部品及びその製造方法 | |
| JP2000106322A (ja) | 積層セラミックコンデンサ | |
| JP2004179531A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2007067364A (ja) | チップ型電子部品を搭載したセラミック基板及びその製造方法 | |
| JP4051298B2 (ja) | セラミック電子部品 | |
| JP2003347160A (ja) | 多連型コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080805 |