JP4051298B2 - セラミック電子部品 - Google Patents
セラミック電子部品 Download PDFInfo
- Publication number
- JP4051298B2 JP4051298B2 JP2003021210A JP2003021210A JP4051298B2 JP 4051298 B2 JP4051298 B2 JP 4051298B2 JP 2003021210 A JP2003021210 A JP 2003021210A JP 2003021210 A JP2003021210 A JP 2003021210A JP 4051298 B2 JP4051298 B2 JP 4051298B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic electronic
- multiple capacitor
- component
- multilayer body
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000919 ceramic Substances 0.000 title claims description 24
- 239000004020 conductor Substances 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 description 32
- 238000007747 plating Methods 0.000 description 10
- 239000011800 void material Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/252—Terminals the terminals being coated on the capacitive element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、セラミック電子部品に関し、特に外部電極の構造に関するものである。
【0002】
【従来の技術】
代表的なセラミック電子部品として、多連型コンデンサを例にとって説明する。
【0003】
図3は、従来の多連型コンデンサを示す図であり、(a)外観斜視図、(b)X−X線断面図である。
【0004】
図において、30は多連型コンデンサ、31は積層体であり、32は積層体31を構成する誘電体層、33、34は積層体31内に形成した内部電極であり、35、36は外部電極である。図に示すように、多連型コンデンサ30の積層体31は、誘電体層32を複数積層して形成されている。
【0005】
また、積層体31の各誘電体層32間に、例えば複数の第1及び第2の内部電極33、34が対向形成され、第1の内部電極33は積層体31の一端面に、第2の内部電極34は積層体31の他端面に延出している。
【0006】
さらに、複数の外部電極35、36は、積層体31の端面に被着し、且つ第1及び第2の内部電極33、34と接続している。また、外部電極35、36の表面には、必要に応じて、表面メッキ層(図示せず)が形成されている。
【0007】
このような多連型コンデンサ30は、一方の主面(実装面)を下にして配線基板上の配線パターンに半田や導電性接着剤などの接合材により表面実装される。
【0008】
【特許文献1】
特開2002−57059号公報 (2頁、図1)
【0009】
【発明が解決しようとする課題】
近年、多連型コンデンサ30は、携帯型電話機や携帯型コンピュータなどの携帯型電子機器への需要が増えてきている。
【0010】
しかしながら、携帯型電子機器は、使用時や携帯時において、落下などによる衝撃が機器内部の配線基板上に表面実装されている多連型コンデンサ30に加わり、図3に示すように、多連型コンデンサ30にクラック38が発生するという問題点があった。
【0011】
本発明は上述の問題点に鑑みて案出されたものであり、その目的は、耐衝撃性に優れたセラミック電子部品を提供することにある。
【0012】
【課題を解決するための手段】
本発明は、内部導体が形成されたセラミックス部材からなる直方体の部品本体と、前記内部導体に接続し、且つ該部品本体の端面と主面とに跨がるように形成された外部電極とを備えてなるセラミック電子部品において、前記部品本体の端面と主面が接する稜線部に外部電極に覆われた空隙が形成されている。
【0013】
【作用】
本発明によれば、部品本体の端面と実装面が接する稜線上及び稜線付近である稜線部に、外部電極に覆われた空隙が形成されてなるため、セラミック電子部品を接合材により配線基板上に表面実装した状態において、落下などによる衝撃がセラミック電子部品に加わっても、クラックの発生を低減できる。
【0014】
すなわち、落下などによる衝撃により、セラミック電子部品にねじり方向の応力が加わる場合が多い。そしてこのとき、部品本体の稜線部と外部電極と接合材が接している部分を起点としてクラックが発生し、部品本体の側面に進行すると考えられるが、この空隙の存在により外部電極が適度に変形するため、ねじり方向の応力が上記起点に伝わることを防ぐことができることから、クラックの発生を低減できると考えられる。
【0015】
また、空隙は外部電極に覆われているため、空隙にメッキ液が侵入することにより、信頼性が低下することがない。
【0016】
【発明の実施の形態】
以下、本発明のセラミック電子部品を図面に基づいて説明する。
【0017】
本発明のセラミック電子部品として、多連型コンデンサを例にとって説明する。
【0018】
図1は、本発明の多連型コンデンサを示す図であり、(a)は外観斜視図、(b)はX−X線断面図である。図2は、図1の多連型コンデンサを配線基板上に表面実装した状態を示す断面図である。
【0019】
図において、10は多連型コンデンサ(多連型セラミック電子部品)、1は誘電体セラミックからなる積層体(部品本体)、2は誘電体層、3、4は内部電極、5、6は外部電極である。
【0020】
図に示すように、多連型コンデンサ10の積層体(部品本体)1は、誘電体層2を複数積層して形成されている。
【0021】
誘電体層2は、チタン酸バリウム(BaTiO3)を主成分とする非還元性誘電体材料、及びガラス成分を含む誘電体材料からなり、その形状は、2.0mm×1.2mmなどであり、その厚みは高容量化のために1〜5μmとしている。この誘電体層2が図上、上方向に積層して積層体1が構成される。なお、誘電体層2の形状、厚み、積層数は容量値によって任意に変更することができる。
【0022】
積層体1の各誘電体層2間に、例えば複数の内部電極3、4が対向形成され、それぞれ積層体1の両端面に延出している。内部電極3、4は、例えばNiを主成分とする材料から構成され、その厚みは1〜2μmとしている。
【0023】
外部電極5、6は、積層体1の一対の長辺側端面に被着形成され、且つ内部電極3、4にそれぞれ接続されている。外部電極5、6は、例えばCu、Ni、あるいはこれらの合金などの金属成分及びガラス成分からなり、長辺側の端面及びそれに隣接する2つの主面(一方は実装面となる)の3面にわたって形成される。さらに、外部電極5、6の表面には、表面メッキ層(図示せず)が形成されている。表面メッキ層は、例えばNiメッキ、Snメッキ、半田メッキなどが例示できる。
【0024】
本発明の特徴的なことは、積層体1の端面と主面が接する稜線部に、外部電極5、6に覆われた空隙7が形成されていることである。
【0025】
以下、本発明の多連型コンデンサの製造方法について説明する。なお、各符号は焼成の前後で区別しないものとする。
【0026】
まず、誘電体層となるセラミックグリーンシート2上に、導電ペーストをスクリーン印刷で形成し、内部電極となる導体膜3、4を形成する。
【0027】
そして、このようなセラミックグリーンシート2を、導体膜3、4が互いに対向し、且つ導体膜3、4が互いに異なる端面に延出するように所定の積層枚数重ねた後、切断して各コンデンサユニットNを含む未焼成状態の積層体1とし、所定の雰囲気、温度、時間を加えて焼成する。これにより、積層体1の一対の端面には、各コンデンサユニットN毎に内部電極3、4が露出している。
【0028】
その後、各コンデンサユニットNを外部と電気的に接続するために、外部電極となる導体膜5、6を積層体1の端面及びそれに隣接する主面に、スクリーン印刷法、ローラからの転写法などにより塗布する。このとき、あらかじめ積層体1の稜線付近に、空隙7となるカーボンペーストを塗布しておく。
【0029】
そして、導電膜5、6は、250℃〜400℃の大気中でバインダ成分を除いた後、800〜900℃で中性または還元性雰囲気で焼き付けによって、外部電極5、6が形成される。またこのとき、カーボンペーストが燃焼分解することにより、空隙7が形成される。
【0030】
その後、外部電極5、6は、電解メッキや無電解メッキによって表面メッキ層(図示せず)が形成される。
【0031】
このようにして、本発明の多連型コンデンサ10が得られる。
【0032】
かくして本発明によれば、積層体1の端面と主面が接する稜線部に、外部電極5、6に覆われた空隙7が形成されてなるため、多連型コンデンサ10を半田13により配線基板11上の配線パターン12に表面実装した状態において、落下などによる衝撃が多連型コンデンサ10に加わっても、クラック38の発生を低減できる。
【0033】
すなわち、落下などによる衝撃により、多連型コンデンサ10にねじり方向の応力が加わる場合が多い。そしてこのとき、積層体1の稜線と外部電極5、6と半田12が接している部分を起点としてクラック38が発生し、積層体1の側面に進行すると考えられるが、空隙7の存在により外部電極5、6が適度に変形するため、ねじり方向の応力が上記起点に伝わることを防ぐことができることから、クラック38の発生を低減できると考えられる。
【0034】
また、空隙7は外部電極5、6に覆われているため、空隙7にメッキ液が侵入することにより、信頼性が低下することがない。
【0035】
さらに、空隙7は外部電極5、6と内部電極3、4が夫々接合する部分に存在しないため、これらの電気的接続が良好になる。
【0036】
ここで、図1(b)に示すように、積層体1のトップマージンをmt、空隙7のT方向の寸法をmaとした場合、0<ma/mt<1、好ましくは0.2≦ma/mt≦0.8の範囲にあることが望ましい。すなわち、ma/mt比が1以上である場合、内部電極3、4と外部電極5、6の電気的接続が低下する。また、積層体1端面から外部電極5、6が積層体1の主面に乗り上げた部分との間の距離をnt、空隙7のW方向の寸法をnaとした場合、0<na/nt<0.9、好ましくは0.2≦na/nt≦0.7の範囲にあることが望ましい。すなわち、na/nt比が0.9以上である場合、外部電極5、6と積層体1主面が接触する面積が小さくなるため、積層体1に対する外部電極5、6の固着力が弱くなる。
【0037】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良などは何ら差し支えない。
【0038】
例えば、上記実施の形態では多連型セラミック電子部品として多連型コンデンサを用いて説明したが、積層セラミックコンデンサやの回路基板、ノイズフィルタ部品などセラミック電子部品にも広く適用できる。
【0039】
【実施例】
本発明者は、上記方法により、積層体1の稜線部に、外部電極5、6に覆われた空隙7が形成された多連型コンデンサ10を作製した。このとき、カーボンペーストの塗布量などを変化させることにより、ma/mt比、na/nt比を変化させた(試料番号3〜7、9〜12)。また、ma、mt、na、ntは、試料10の破断面のSEM像から確認した。
【0040】
比較例として、空隙7を形成しなかった多連型コンデンサ10(試料番号1)、積層体1の主面のみに空隙7を形成した多連型コンデンサ10(試料番号2)、積層体の端面のみに空隙7を形成した多連型コンデンサ10(試料番号8)も作製した。
【0041】
得られた試料について、落下試験、外部電極固着力(せん断強度)試験、等価直列抵抗(ESR)の測定を行った。
【0042】
落下試験方法は、図2に示すように、試料100個を1.6mm厚のガラスエポキシ基板(配線基板)11上の配線パターン12に、半田13付けにより表面実装した。そして、基板11を樹脂ケースの中にセットし、2mの高さよりコンクリート板上に落下させ、金属顕微鏡によりクラック38の発生率を求めた。
【0043】
外部電極固着力(せん断強度)試験は、図2に示すように、試料22個を1.6mm厚のガラスエポキシ基板(配線基板)11上の配線パターン12に、半田13付けにより表面実装し、固着ピンで強度を加え、試料がガラスエポキシ基板11から剥離したときの強度を求めた。
【0044】
等価直列抵抗(ESR)は、試料5個について測定し、最も大きい値とした。
【0045】
判定基準として、落下試験におけるクラック38の発生率が5%以下である場合を良品として丸印とした。また良品の内、クラック38の発生率が0%であるとともに、外部電極固着力が1.5kg以上であり、且つ等価直列抵抗(ESR)が300mΩ以下である場合を二重丸印とした。一方、クラック38の発生率が5%を超える場合を不良品としてバツ印とした。
【0046】
結果を表1に示す。
【0047】
【表1】
【0048】
表に示すように、積層体1の稜線上及び稜線付近に、外部電極5、6に覆われた空隙7が形成された本実施例(試料番号3〜7、9〜12)は、2mの高さよりコンクリート板上に落下させた場合もクラック38の発生率が5%以下となった。特に、0.2≦ma/mt≦0.8且つ0.2≦na/nt≦0.7の範囲にある場合(試料番号4〜6、10〜11)、クラック38の発生率が0%、外部電極固着力が1.5kg以上、等価直列抵抗(ESR)が300mΩ以下となった。
【0049】
これに対し、空隙7を形成しなかった比較例(試料番号1)、積層体の主面のみに空隙7を形成した比較例(試料番号2)、積層体の端面のみに空隙7を形成した比較例(試料番号7)は、2mの高さよりコンクリート板上に落下させた場合、クラック38の発生率が5%より大きくなった。
【0050】
これらの結果から、本発明の多連型コンデンサ10は、積層体1の端面と主面が接する稜線上及び稜線付近に、外部電極5、6に覆われた空隙7が形成されてなるため、多連型コンデンサ10を半田13により配線基板11上の配線パターン12に表面実装した状態において、落下などによる衝撃が多連型コンデンサ10に加わっても、クラック38の発生を低減できることがわかった。
【0051】
【発明の効果】
本発明のセラミック電子部品によれば、部品本体の端面と実装面が接する稜線部に、外部電極に覆われた空隙が形成されてなるため、耐衝撃性に優れている。
【0052】
また、空隙は外部電極に覆われているため、空隙にメッキ液が侵入することにより、信頼性が低下することがない。
【図面の簡単な説明】
【図1】本発明の多連型コンデンサを示す図であり、(a)は外観斜視図、(b)はX−X線断面図である。
【図2】本発明の多連型コンデンサを配線基板上に表面実装した状態を示す断面図である。
【図3】従来の多連型コンデンサを示す図であり、(a)は一部透視状態の外観斜視図、(b)はX−X線断面図である。
【符号の説明】
10 多連型コンデンサ(セラミック電子部品)
1 積層体(部品本体)
2 誘電体層
3、4 誘電体層
5、6 外部電極
7 空隙
【発明の属する技術分野】
本発明は、セラミック電子部品に関し、特に外部電極の構造に関するものである。
【0002】
【従来の技術】
代表的なセラミック電子部品として、多連型コンデンサを例にとって説明する。
【0003】
図3は、従来の多連型コンデンサを示す図であり、(a)外観斜視図、(b)X−X線断面図である。
【0004】
図において、30は多連型コンデンサ、31は積層体であり、32は積層体31を構成する誘電体層、33、34は積層体31内に形成した内部電極であり、35、36は外部電極である。図に示すように、多連型コンデンサ30の積層体31は、誘電体層32を複数積層して形成されている。
【0005】
また、積層体31の各誘電体層32間に、例えば複数の第1及び第2の内部電極33、34が対向形成され、第1の内部電極33は積層体31の一端面に、第2の内部電極34は積層体31の他端面に延出している。
【0006】
さらに、複数の外部電極35、36は、積層体31の端面に被着し、且つ第1及び第2の内部電極33、34と接続している。また、外部電極35、36の表面には、必要に応じて、表面メッキ層(図示せず)が形成されている。
【0007】
このような多連型コンデンサ30は、一方の主面(実装面)を下にして配線基板上の配線パターンに半田や導電性接着剤などの接合材により表面実装される。
【0008】
【特許文献1】
特開2002−57059号公報 (2頁、図1)
【0009】
【発明が解決しようとする課題】
近年、多連型コンデンサ30は、携帯型電話機や携帯型コンピュータなどの携帯型電子機器への需要が増えてきている。
【0010】
しかしながら、携帯型電子機器は、使用時や携帯時において、落下などによる衝撃が機器内部の配線基板上に表面実装されている多連型コンデンサ30に加わり、図3に示すように、多連型コンデンサ30にクラック38が発生するという問題点があった。
【0011】
本発明は上述の問題点に鑑みて案出されたものであり、その目的は、耐衝撃性に優れたセラミック電子部品を提供することにある。
【0012】
【課題を解決するための手段】
本発明は、内部導体が形成されたセラミックス部材からなる直方体の部品本体と、前記内部導体に接続し、且つ該部品本体の端面と主面とに跨がるように形成された外部電極とを備えてなるセラミック電子部品において、前記部品本体の端面と主面が接する稜線部に外部電極に覆われた空隙が形成されている。
【0013】
【作用】
本発明によれば、部品本体の端面と実装面が接する稜線上及び稜線付近である稜線部に、外部電極に覆われた空隙が形成されてなるため、セラミック電子部品を接合材により配線基板上に表面実装した状態において、落下などによる衝撃がセラミック電子部品に加わっても、クラックの発生を低減できる。
【0014】
すなわち、落下などによる衝撃により、セラミック電子部品にねじり方向の応力が加わる場合が多い。そしてこのとき、部品本体の稜線部と外部電極と接合材が接している部分を起点としてクラックが発生し、部品本体の側面に進行すると考えられるが、この空隙の存在により外部電極が適度に変形するため、ねじり方向の応力が上記起点に伝わることを防ぐことができることから、クラックの発生を低減できると考えられる。
【0015】
また、空隙は外部電極に覆われているため、空隙にメッキ液が侵入することにより、信頼性が低下することがない。
【0016】
【発明の実施の形態】
以下、本発明のセラミック電子部品を図面に基づいて説明する。
【0017】
本発明のセラミック電子部品として、多連型コンデンサを例にとって説明する。
【0018】
図1は、本発明の多連型コンデンサを示す図であり、(a)は外観斜視図、(b)はX−X線断面図である。図2は、図1の多連型コンデンサを配線基板上に表面実装した状態を示す断面図である。
【0019】
図において、10は多連型コンデンサ(多連型セラミック電子部品)、1は誘電体セラミックからなる積層体(部品本体)、2は誘電体層、3、4は内部電極、5、6は外部電極である。
【0020】
図に示すように、多連型コンデンサ10の積層体(部品本体)1は、誘電体層2を複数積層して形成されている。
【0021】
誘電体層2は、チタン酸バリウム(BaTiO3)を主成分とする非還元性誘電体材料、及びガラス成分を含む誘電体材料からなり、その形状は、2.0mm×1.2mmなどであり、その厚みは高容量化のために1〜5μmとしている。この誘電体層2が図上、上方向に積層して積層体1が構成される。なお、誘電体層2の形状、厚み、積層数は容量値によって任意に変更することができる。
【0022】
積層体1の各誘電体層2間に、例えば複数の内部電極3、4が対向形成され、それぞれ積層体1の両端面に延出している。内部電極3、4は、例えばNiを主成分とする材料から構成され、その厚みは1〜2μmとしている。
【0023】
外部電極5、6は、積層体1の一対の長辺側端面に被着形成され、且つ内部電極3、4にそれぞれ接続されている。外部電極5、6は、例えばCu、Ni、あるいはこれらの合金などの金属成分及びガラス成分からなり、長辺側の端面及びそれに隣接する2つの主面(一方は実装面となる)の3面にわたって形成される。さらに、外部電極5、6の表面には、表面メッキ層(図示せず)が形成されている。表面メッキ層は、例えばNiメッキ、Snメッキ、半田メッキなどが例示できる。
【0024】
本発明の特徴的なことは、積層体1の端面と主面が接する稜線部に、外部電極5、6に覆われた空隙7が形成されていることである。
【0025】
以下、本発明の多連型コンデンサの製造方法について説明する。なお、各符号は焼成の前後で区別しないものとする。
【0026】
まず、誘電体層となるセラミックグリーンシート2上に、導電ペーストをスクリーン印刷で形成し、内部電極となる導体膜3、4を形成する。
【0027】
そして、このようなセラミックグリーンシート2を、導体膜3、4が互いに対向し、且つ導体膜3、4が互いに異なる端面に延出するように所定の積層枚数重ねた後、切断して各コンデンサユニットNを含む未焼成状態の積層体1とし、所定の雰囲気、温度、時間を加えて焼成する。これにより、積層体1の一対の端面には、各コンデンサユニットN毎に内部電極3、4が露出している。
【0028】
その後、各コンデンサユニットNを外部と電気的に接続するために、外部電極となる導体膜5、6を積層体1の端面及びそれに隣接する主面に、スクリーン印刷法、ローラからの転写法などにより塗布する。このとき、あらかじめ積層体1の稜線付近に、空隙7となるカーボンペーストを塗布しておく。
【0029】
そして、導電膜5、6は、250℃〜400℃の大気中でバインダ成分を除いた後、800〜900℃で中性または還元性雰囲気で焼き付けによって、外部電極5、6が形成される。またこのとき、カーボンペーストが燃焼分解することにより、空隙7が形成される。
【0030】
その後、外部電極5、6は、電解メッキや無電解メッキによって表面メッキ層(図示せず)が形成される。
【0031】
このようにして、本発明の多連型コンデンサ10が得られる。
【0032】
かくして本発明によれば、積層体1の端面と主面が接する稜線部に、外部電極5、6に覆われた空隙7が形成されてなるため、多連型コンデンサ10を半田13により配線基板11上の配線パターン12に表面実装した状態において、落下などによる衝撃が多連型コンデンサ10に加わっても、クラック38の発生を低減できる。
【0033】
すなわち、落下などによる衝撃により、多連型コンデンサ10にねじり方向の応力が加わる場合が多い。そしてこのとき、積層体1の稜線と外部電極5、6と半田12が接している部分を起点としてクラック38が発生し、積層体1の側面に進行すると考えられるが、空隙7の存在により外部電極5、6が適度に変形するため、ねじり方向の応力が上記起点に伝わることを防ぐことができることから、クラック38の発生を低減できると考えられる。
【0034】
また、空隙7は外部電極5、6に覆われているため、空隙7にメッキ液が侵入することにより、信頼性が低下することがない。
【0035】
さらに、空隙7は外部電極5、6と内部電極3、4が夫々接合する部分に存在しないため、これらの電気的接続が良好になる。
【0036】
ここで、図1(b)に示すように、積層体1のトップマージンをmt、空隙7のT方向の寸法をmaとした場合、0<ma/mt<1、好ましくは0.2≦ma/mt≦0.8の範囲にあることが望ましい。すなわち、ma/mt比が1以上である場合、内部電極3、4と外部電極5、6の電気的接続が低下する。また、積層体1端面から外部電極5、6が積層体1の主面に乗り上げた部分との間の距離をnt、空隙7のW方向の寸法をnaとした場合、0<na/nt<0.9、好ましくは0.2≦na/nt≦0.7の範囲にあることが望ましい。すなわち、na/nt比が0.9以上である場合、外部電極5、6と積層体1主面が接触する面積が小さくなるため、積層体1に対する外部電極5、6の固着力が弱くなる。
【0037】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良などは何ら差し支えない。
【0038】
例えば、上記実施の形態では多連型セラミック電子部品として多連型コンデンサを用いて説明したが、積層セラミックコンデンサやの回路基板、ノイズフィルタ部品などセラミック電子部品にも広く適用できる。
【0039】
【実施例】
本発明者は、上記方法により、積層体1の稜線部に、外部電極5、6に覆われた空隙7が形成された多連型コンデンサ10を作製した。このとき、カーボンペーストの塗布量などを変化させることにより、ma/mt比、na/nt比を変化させた(試料番号3〜7、9〜12)。また、ma、mt、na、ntは、試料10の破断面のSEM像から確認した。
【0040】
比較例として、空隙7を形成しなかった多連型コンデンサ10(試料番号1)、積層体1の主面のみに空隙7を形成した多連型コンデンサ10(試料番号2)、積層体の端面のみに空隙7を形成した多連型コンデンサ10(試料番号8)も作製した。
【0041】
得られた試料について、落下試験、外部電極固着力(せん断強度)試験、等価直列抵抗(ESR)の測定を行った。
【0042】
落下試験方法は、図2に示すように、試料100個を1.6mm厚のガラスエポキシ基板(配線基板)11上の配線パターン12に、半田13付けにより表面実装した。そして、基板11を樹脂ケースの中にセットし、2mの高さよりコンクリート板上に落下させ、金属顕微鏡によりクラック38の発生率を求めた。
【0043】
外部電極固着力(せん断強度)試験は、図2に示すように、試料22個を1.6mm厚のガラスエポキシ基板(配線基板)11上の配線パターン12に、半田13付けにより表面実装し、固着ピンで強度を加え、試料がガラスエポキシ基板11から剥離したときの強度を求めた。
【0044】
等価直列抵抗(ESR)は、試料5個について測定し、最も大きい値とした。
【0045】
判定基準として、落下試験におけるクラック38の発生率が5%以下である場合を良品として丸印とした。また良品の内、クラック38の発生率が0%であるとともに、外部電極固着力が1.5kg以上であり、且つ等価直列抵抗(ESR)が300mΩ以下である場合を二重丸印とした。一方、クラック38の発生率が5%を超える場合を不良品としてバツ印とした。
【0046】
結果を表1に示す。
【0047】
【表1】
【0048】
表に示すように、積層体1の稜線上及び稜線付近に、外部電極5、6に覆われた空隙7が形成された本実施例(試料番号3〜7、9〜12)は、2mの高さよりコンクリート板上に落下させた場合もクラック38の発生率が5%以下となった。特に、0.2≦ma/mt≦0.8且つ0.2≦na/nt≦0.7の範囲にある場合(試料番号4〜6、10〜11)、クラック38の発生率が0%、外部電極固着力が1.5kg以上、等価直列抵抗(ESR)が300mΩ以下となった。
【0049】
これに対し、空隙7を形成しなかった比較例(試料番号1)、積層体の主面のみに空隙7を形成した比較例(試料番号2)、積層体の端面のみに空隙7を形成した比較例(試料番号7)は、2mの高さよりコンクリート板上に落下させた場合、クラック38の発生率が5%より大きくなった。
【0050】
これらの結果から、本発明の多連型コンデンサ10は、積層体1の端面と主面が接する稜線上及び稜線付近に、外部電極5、6に覆われた空隙7が形成されてなるため、多連型コンデンサ10を半田13により配線基板11上の配線パターン12に表面実装した状態において、落下などによる衝撃が多連型コンデンサ10に加わっても、クラック38の発生を低減できることがわかった。
【0051】
【発明の効果】
本発明のセラミック電子部品によれば、部品本体の端面と実装面が接する稜線部に、外部電極に覆われた空隙が形成されてなるため、耐衝撃性に優れている。
【0052】
また、空隙は外部電極に覆われているため、空隙にメッキ液が侵入することにより、信頼性が低下することがない。
【図面の簡単な説明】
【図1】本発明の多連型コンデンサを示す図であり、(a)は外観斜視図、(b)はX−X線断面図である。
【図2】本発明の多連型コンデンサを配線基板上に表面実装した状態を示す断面図である。
【図3】従来の多連型コンデンサを示す図であり、(a)は一部透視状態の外観斜視図、(b)はX−X線断面図である。
【符号の説明】
10 多連型コンデンサ(セラミック電子部品)
1 積層体(部品本体)
2 誘電体層
3、4 誘電体層
5、6 外部電極
7 空隙
Claims (1)
- 内部導体が形成されたセラミックス部材からなる直方体の部品本体と、前記内部導体に接続し、且つ該部品本体の端面と主面とに跨がるように形成された外部電極とを備えてなるセラミック電子部品において、
前記部品本体の端面と主面との稜線部に、前記外部電極に覆われた空隙が形成されていることを特徴とするセラミック電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003021210A JP4051298B2 (ja) | 2003-01-29 | 2003-01-29 | セラミック電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003021210A JP4051298B2 (ja) | 2003-01-29 | 2003-01-29 | セラミック電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004235376A JP2004235376A (ja) | 2004-08-19 |
JP4051298B2 true JP4051298B2 (ja) | 2008-02-20 |
Family
ID=32950602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003021210A Expired - Fee Related JP4051298B2 (ja) | 2003-01-29 | 2003-01-29 | セラミック電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4051298B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5211970B2 (ja) * | 2008-09-17 | 2013-06-12 | 株式会社村田製作所 | セラミック電子部品の製造方法 |
JP2011049351A (ja) * | 2009-08-27 | 2011-03-10 | Kyocera Corp | 積層セラミックコンデンサ |
JP2016072487A (ja) * | 2014-09-30 | 2016-05-09 | 株式会社村田製作所 | 積層セラミックコンデンサ |
-
2003
- 2003-01-29 JP JP2003021210A patent/JP4051298B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004235376A (ja) | 2004-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101434108B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법 | |
JP5931044B2 (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
JP5777179B2 (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
JP2014130987A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型プリント基板 | |
KR101444615B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
JP2015023271A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
JP2004259991A (ja) | 積層セラミック部品 | |
JP6376604B2 (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
JP2017108057A (ja) | 積層セラミックコンデンサ | |
JP2015076600A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
JP2012099786A (ja) | 積層型セラミックキャパシタ及びその製造方法 | |
KR101489815B1 (ko) | 적층 세라믹 커패시터 | |
JP2011135035A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
JP2004296936A (ja) | セラミック電子部品 | |
JP4463045B2 (ja) | セラミック電子部品及びコンデンサ | |
JP2004235377A (ja) | セラミック電子部品 | |
JP5725678B2 (ja) | 積層セラミック電子部品、その製造方法及びその実装基板 | |
JP2003282356A (ja) | コンデンサアレイ | |
JP2005159056A (ja) | 積層セラミック電子部品 | |
JP2005159121A (ja) | 積層セラミック電子部品 | |
JP4051298B2 (ja) | セラミック電子部品 | |
KR20190116176A (ko) | 적층 세라믹 전자부품 | |
KR101496816B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
JP2004179531A (ja) | 積層セラミック電子部品及びその製造方法 | |
US20230207213A1 (en) | Multilayered electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050712 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071203 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20101207 |
|
LAPS | Cancellation because of no payment of annual fees |