JP2016072487A - 積層セラミックコンデンサ - Google Patents

Abstract

【課題】セラミック素体にクラックが生じにくい積層セラミックコンデンサを提供する。【解決手段】第１の外部電極１３は、第１の端面１０ｅの上と、第１及び第２の主面１０ａ、１０ｂのそれぞれの上とに跨がって設けられている。第２の外部電極１４は、第２の端面１０ｆの上と、第１及び第２の主面１０ａ、１０ｂのそれぞれの上とに跨がって設けられている。第１及び第２の外部電極１３，１４は、それぞれ、セラミック素体１０の上に設けられており、金属とガラスとを含む焼成電極層１３ａ、１４ａと、焼成電極層１３ａ、１４ａの上に設けられたＣｕめっき層１３ｂ、１４ｂとを有する。焼成電極層１３ａ、１４ａと第１及び第２の主面１０ａ、１０ｂの少なくとも一方との間に空隙層２０が設けられている。【選択図】図２

Description

本発明は、積層セラミックコンデンサに関する。

近年、携帯電話機や携帯音楽プレイヤーなどの電子機器の小型化や薄型化に伴い、電子機器に搭載される配線基板の小型化が進んでいる。それに伴い、配線基板に実装される積層セラミックコンデンサの小型化や薄型化も進んできている。

配線基板に高密度に積層セラミックコンデンサを配置する方法としては、例えば、多層プリント配線基板に積層セラミックコンデンサを内蔵することが考えられる（例えば、特許文献１を参照。）。

特開２００２−２０３７３５号公報

特許文献１に記載のような多層プリント配線基板に内蔵される積層セラミックコンデンサには、薄いことが要求される。しかしながら積層セラミックコンデンサを薄くするほど、積層セラミックコンデンサの機械的強度が低下していく傾向にある。それに加え、外部電極を導電性ペーストにより形成する場合、導電性ペーストをセラミック素体の端部に塗布して焼き付けることになるが、この時、導電性ペースト自体の収縮力（引張り応力）がセラミック素体にも加わることになる。そして、この応力が残留応力として積層セラミックコンデンサ内に留まることにより積層セラミックコンデンサの機械的強度がより一層低下する。従って、積層セラミックコンデンサにクラックがより発生しやすくなる傾向にある。特に、薄型の積層セラミックコンデンサでは、セラミック素体の稜線部に大きな残留応力が生じやすい。このため、薄型の積層セラミックコンデンサでは、セラミック素体の稜線部からセラミック素体にクラックが生じやすい。

また、外部電極の主面上の位置する部分の先端とセラミック素体との接点とにも大きな応力が生じやすい。従って、外部電極の主面上の位置する部分の先端とセラミック素体との接点からもセラミック素体にクラックが生じやすい。

本発明の主な目的は、セラミック素体にクラックが生じにくい積層セラミックコンデンサを提供することにある。

本発明に係る積層セラミックコンデンサは、セラミック素体と、第１の外部電極と、第２の外部電極とを備える。セラミック素体は、第１及び第２の主面と、第１及び第２の側面と、第１及び第２の端面とを有する。第１及び第２の主面は、長さ方向及び幅方向に沿って延びる。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びる。第１及び第２の端面は、幅方向及び厚み方向に沿って延びる。第１の外部電極は、第１の端面の上と、第１及び第２の主面のそれぞれの上とに跨がって設けられている。第２の外部電極は、第２の端面の上と、第１及び第２の主面のそれぞれの上とに跨がって設けられている。第１及び第２の外部電極は、それぞれ、セラミック素体の上に設けられており、金属とガラスとを含む焼成電極層と、焼成電極層の上に設けられたＣｕめっき層とを有する。焼成電極層と第１及び第２の主面の少なくとも一方との間に空隙層が設けられている。

本発明に係る積層セラミックコンデンサでは、空隙層が、第１又は第２の主面と第１又は第２の端面とに跨がって設けられていることが好ましい。

本発明に係る積層セラミックコンデンサでは、空隙層の最大厚みが０．１μｍ〜０．３μｍであることが好ましい。

本発明に係る積層セラミックコンデンサでは、ガラスが、酸化物換算で、ＢａＯ：１０重量％〜５０重量％、ＳｒＯ：１０重量％〜５０重量％、Ｂ_２Ｏ_３：３重量％〜３０重量％及びＳｉＯ_２：３重量％〜３０重量％を含むことが好ましい。

本発明に係る積層セラミックコンデンサの長さ寸法が０．９ｍｍ〜１．１ｍｍであり、幅寸法が０．４ｍｍ〜０．６ｍｍであり、厚み寸法が０．０８ｍｍ〜０．２５ｍｍであることが好ましい。

本発明によれば、セラミック素体にクラックが生じにくい積層セラミックコンデンサを提供することができる。

本発明の一実施形態における積層セラミックコンデンサの略図的斜視図である。 図１の線ＩＩ−ＩＩにおける略図的断面図である。 本発明の一実施形態における積層セラミックコンデンサの略図的側面図である。

以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。

また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。

図１〜図３に示されるように、積層セラミックコンデンサ１は、セラミック素体１０を備えている。セラミック素体１０は、例えば、誘電体セラミック材料により形成することができる。誘電体セラミック材料の具体例としては、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などが挙げられる。セラミック素体１０には、所望する積層セラミックコンデンサ１の特性に応じて、上記セラミック材料を主成分として、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分を適宜添加してもよい。

本実施形態において、セラミック素体１０は、直方体状に設けられている。ここで、「直方体状」には、角部や稜線部が丸められた直方体が含まれるものとする。

セラミック素体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄと、第１及び第２の端面１０ｅ、１０ｆとを有する。第１及び第２の主面１０ａ、１０ｂは、それぞれ、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１及び第２の側面１０ｃ、１０ｄは、それぞれ、長さ方向Ｌ及び厚み方向Ｔに沿って延びている。第１及び第２の端面１０ｅ、１０ｆは、それぞれ、幅方向Ｗ及び厚み方向Ｔに沿って延びている。

積層セラミックコンデンサ１の長さ寸法は、０．９ｍｍ〜１．１ｍｍであることが好ましい。積層セラミックコンデンサ１の幅寸法は、０．４ｍｍ〜０．６ｍｍであることが好ましい。積層セラミックコンデンサ１の厚み寸法は、０．０８ｍｍ〜０．２５ｍｍであることが好ましい。セラミック素体１０の厚み寸法をＤＴ、長さ寸法をＤＬ、幅寸法をＤＷとしたときに、ＤＴ＜ＤＷ＜ＤＬ、（１／７）ＤＷ≦ＤＴ≦（１／３）ＤＷ、または、ＤＴ＜０．２５ｍｍが満たされることが好ましい。 図２に示されるように、セラミック素体１０の内部には、略矩形状の複数の第１及び第２の内部電極１１，１２が配されている。第１及び第２の内部電極１１，１２は、それぞれ、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１の内部電極１１は、第１の端面１０ｅに引き出されており、第２の端面１０ｆ並びに第１及び第２の側面１０ｃ、１０ｄには露出していない。一方、第２の内部電極１２は、第２の端面１０ｆに引き出されており、第１の端面１０ｅ並びに第１及び第２の側面１０ｃ、１０ｄには露出していない。第１の内部電極１１と第２の内部電極１２とは、厚み方向Ｔに沿って相互に間隔をおいて交互に設けられている。第１の内部電極１１と第２の内部電極１２との間に設けられたセラミック部１０ｇの厚みは、例えば、０．５μｍ〜１０μｍ程度とすることができる。第１及び第２の内部電極１１，１２の厚みは、例えば、０．２μｍ〜２μｍ程度とすることができる。

第１及び第２の内部電極１１，１２は、適宜の導電材料により構成することができる。第１及び第２の内部電極１１，１２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含む例えばＡｇ−Ｐｄ合金などの合金により構成することができる。

内部電極の端面１０ｅ、１０ｆにおける露出部にガラス層を形成してもよい。内部電極１１，１２の露出部にガラス層を形成しておくことにより、外部電極１３，１４の緻密性が低くても耐湿性・耐めっき性を確保することができ、セラミック素体１０への外部からの水分の浸入を抑制し、耐湿性・耐めっき性を向上させることができる。

セラミック素体１０の上には、第１及び第２の外部電極１３，１４が設けられている。

第１の外部電極１３は、第１の内部電極１１と接続されている。第１の外部電極１３は、第１の端面１０ｅと、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄのそれぞれとに跨がって設けられている。もっとも、本発明において、第１の外部電極は、第１の端面と、第１及び第２の主面の少なくとも一方とのみに跨がって設けられていてもよい。

第２の外部電極１４は、第２の内部電極１２と接続されている。第２の外部電極１４は、第１の内部電極１１と接続されている。第２の外部電極１４は、第２の端面１０ｆと、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄのそれぞれとに跨がって設けられている。もっとも、本発明において、第２の外部電極は、第２の端面と、第１及び第２の主面の少なくとも一方とのみに跨がって設けられていてもよい。

第１の外部電極１３は、第１の焼成電極層１３ａと、第１のＣｕめっき層１３ｂとを有する。第１の焼成電極層１３ａは、セラミック素体１０の上に設けられている。第１の焼成電極層１３ａは、導電性ペーストを塗布することにより形成した導電性ペースト層を焼成することにより形成することができる。

第１の焼成電極層１３ａは、金属と、ガラスとを含む。第１の焼成電極層１３ａに含まれる金属としては、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕ，Ａｇ−Ｐｄ合金などの適宜の金属等が挙げられる。

第１の焼成電極層１３ａの厚みは、１μｍ〜２０μｍであることが好ましい。

第１の焼成電極層１３ａの上には、第１のＣｕめっき層１３ｂが設けられている。第１のＣｕめっき層１３ｂの表面の少なくとも一部が、酸化されていてもよい。例えば、第１のＣｕめっき層１３ｂの稜線部が酸化されていることが好ましい。この場合、積層セラミックコンデンサ１を配線基板に埋め込んだ際に、酸化している部分と配線板の樹脂とが酸素結合するため第１の外部電極１３と樹脂配線基板との密着強度を高めることができる。なお、上記の効果は、第１の外部電極１３の全面が酸化している方が、その効果は優れる。

第１のＣｕめっき層１３ｂの厚みは、１μｍ〜１０μｍであることが好ましい。

なお、第１のＣｕめっき層１３ｂは、複数層により形成されていても良い。

このように、外部電極の最外層をＣｕのめっき膜により構成することで、積層セラミックコンデンサ１を多層プリント配線基板に内蔵する電子部品として用いることが可能となる。

また、多層プリント配線基板に積層セラミックコンデンサ１を埋め込む際に、第１の外部電極１３との導通を図るために、多層プリント配線基板に電子部品接続用のビアホールを設けることが必要となる。この電子部品接続用のビアホールは、たとえば、ＣＯ_２レーザーなどのレーザーを用いて形成される。レーザーを用いてビアホールを形成する場合、レーザーが積層セラミックコンデンサ１の第１の外部電極１３に直接照射される。このとき、第１の外部電極１３の第１のめっき層１３ｂをＣｕのめっき層で構成することにより、レーザーを高い反射率で反射することができることから、多層プリント配線基板へ埋め込むための積層セラミックコンデンサ１として好適に使用することができる。積層セラミックコンデンサ１の第１の外部電極１３へのレーザーに対する反射率が低いと、レーザーが積層セラミックコンデンサ１の内部にまで至り、積層セラミックコンデンサ１が損傷してしまう場合があるためである。

第２の外部電極１４は、第２の焼成電極層１４ａと、第２のＣｕめっき層１４ｂとを有する。第２の焼成電極層１４ａは、セラミック素体１０の上に設けられている。第２の焼成電極層１４ａは、導電性ペーストを塗布することにより形成した導電性ペースト層を焼成することにより形成することができる。

第２の焼成電極層１４ａは、金属と、ガラスとを含む。第２の焼成電極層１４ａに含まれる金属としては、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕ，Ａｇ−Ｐｄ合金などの適宜の金属等が挙げられる。

第１及び第２の焼成電極層１３ａ、１４ａにおけるガラスの含有量は、１０体積％〜８０体積％であることが好ましく、２０体積％〜３５体積％であることがより好ましい。ガラス含有量が多くなりすぎると、導電性能が低下し接続抵抗が増加し、ガラス含有量が少なすぎると、セラミック素体との固着力が低下する。

第１及び第２の焼成電極層１３ａ、１４ａに含まれるガラスは、酸化物換算で、ＢａＯ：１０重量％〜５０重量％、ＳｒＯ：１０重量％〜５０重量％、Ｂ_２Ｏ_３：３重量％〜３０重量％及びＳｉＯ_２：３重量％〜３０重量％を含むようなめっき溶融性ガラスであることが好ましい。

ここで、「めっき溶融性ガラス」とは、ＢａＯ−ＳｒＯ−Ｂ_２Ｏ_３−ＳｉＯ_２系のガラスフリットのことであり、このガラスフリットが導電性ペースト中に、酸化物換算でＢａＯ：１０〜５０重量％、ＳｒＯ：１０〜５０重量％、Ｂ_２Ｏ_３：３〜３０重量％、ＳｉＯ_２：３〜３０重量％含まれている。また、めっき溶融性ガラスは、網目形成酸化物であるＳｉとＢの比率に比べて、修飾酸化物であるＢａおよびＳｒの比率が高い。

第２の焼成電極層１４ａの厚みは、１μｍ〜２０μｍであることが好ましい。

第２の焼成電極層１４ａの上には、第２のＣｕめっき層１４ｂが設けられている。第２のＣｕめっき層１４ｂの表面の少なくとも一部が、酸化されていてもよい。例えば、第２のＣｕめっき層１４ｂの稜線部が酸化されていることが好ましい。この場合、配線基板に埋め込まれた際に、酸化している部分と配線板の樹脂とが酸素結合するため第２の外部電極１４と樹脂配線基板との密着強度を高めることができる。なお、上記の効果は、第２外部電極１４の全面が酸化している方が優れる。

第２のＣｕめっき層１４ｂの厚みは、１μｍ〜１０μｍであることが好ましい。

なお、第２のＣｕめっき層１４ｂは、複数層により形成されていても良い。

このように、外部電極の最外層をＣｕのめっき膜により構成することで、積層セラミックコンデンサ１を多層プリント配線基板に内蔵する電子部品として用いることが可能となる。

また、多層プリント配線基板に積層セラミックコンデンサ１を埋め込む際に、第２の外部電極１４との導通を図るために、多層プリント配線基板に電子部品接続用のビアホールを設けることが必要となる。この電子部品接続用のビアホールは、たとえば、ＣＯ_２レーザーなどのレーザーを用いて形成される。レーザーを用いてビアホールを形成する場合、レーザーが積層セラミックコンデンサ１の第２の外部電極１４に直接照射される。このとき、第２の外部電極１４の第２のめっき層１４ｂをＣｕのめっき層で構成することにより、レーザーを高い反射率で反射することができることから、多層プリント配線基板へ埋め込むための積層セラミックコンデンサ１として好適に使用することができる。積層セラミックコンデンサ１の第２の外部電極１４へのレーザーに対する反射率が低いと、レーザーが積層セラミックコンデンサ１の内部にまで至り、積層セラミックコンデンサ１が損傷してしまう場合があるためである。

上述のように、第１及び第２の焼成電極層１３ａ，１４ａは、例えば、ディップ法により形成することができる。具体的には、セラミック素体１０の端部を、導電性ペーストに浸漬させ、乾燥させた後に、焼き付けることにより形成することができる。このような作製方法により第１及び第２の焼成電極層１３ａ，１４ａを作製した場合は、第１及び第２の外部電極１３，１４の厚みは、通常、一定にはならない。例えば、第１及び第２の外部電極１３，１４のそれぞれの第１の主面１０ａの上に位置する部分の厚みは、長さ方向Ｌにおけるセラミック素体１０の中央から外側に向かって、一旦漸増した後に、漸減する。

内部電極１１，１２の金属が外部電極１３，１４に拡散していることが好ましい。内部電極１１，１２の金属が外部電極１３，１４に拡散することにより、外部電極１３，１４の金属の体積が膨張し、外部電極１３，１４中の微小な隙間を埋めることで、水分侵入に対するシール性を向上させることができる。なお、内部電極１１，１２の金属の外部電極１３，１４への拡散距離は、４μｍ以上であることが好ましい。

なお、第１及び第２の外部電極１３，１４のそれぞれの少なくとも一部は、第１及び第２の主面１０ａ、１０ｂに埋め混まれていてもよい。

第１及び第２の外部電極１３，１４の第１及び第２の主面１０ａ、１０ｂの上に位置する部分の端辺は、凸状であってもよいし、凹状であってもよいが、より直線状に近い方が好ましい。ここで、直線形状とは、平面視において、主面１０ａ、１０ｂ上に形成されている第１外部電極１３，第２の外部電極１４の端縁における両端を結んだ線を基準線Ｐとしたとき、第１外部電極１３，第２の外部電極１４の端縁の幅方向における中央部の位置（幅方向の１／２寸法における位置）が基準線Ｐに対する幅ｈが、±３０μｍよりも離れていない形状をいう。これにより、セラミック素体１０の幅方向における両端にまで、第１外部電極１３，第２の外部電極１４を均一に形成しうる。その結果、積層セラミックコンデンサ１を多層プリント配線基板に埋め込む際に照射するレーザーが、多少位置ずれした場合でも、第１外部電極１３，第２の外部電極１４の表面にレーザーを照射することが可能となり、ビアホールと積層セラミックコンデンサ１との接合確率を増加させることができる。

積層セラミックコンデンサ１の製造方法は、特に限定されない。積層セラミックコンデンサ１は、例えば、以下の要領で製造することができる。

まず、セラミック素体１０を構成するためのセラミックグリーンシートを用意する。次に、そのセラミックグリーンシートの上に、導電性ペーストを塗布することにより、導電性ペースト層を形成する。導電性ペーストの塗布は、例えば、スクリーン印刷法などの各種印刷法によって行うことができる。導電性ペーストは、導電性微粒子の他に、バインダーや溶剤を含んでいてもよい。

次に、導電性ペースト層が形成されていない複数枚のセラミックグリーンシートと、第１または第２の内部電極に対応した形状の導電性ペースト層が形成されているセラミックグリーンシートと、導電性ペースト層が形成されていない複数枚のセラミックグリーンシートとをこの順番で積層し、積層方向にプレスすることによって、マザー積層体を作製する。

次に、マザー積層体の上の仮想のカットラインに沿ってマザー積層体をカッティングすることによって、マザー積層体から複数の生のセラミック積層体を作製する。なお、マザー積層体のカッティングは、ダイシングや押切によって行うことができる。生のセラミック積層体に対しては、バレル研磨などを施し、稜線部や角部を丸めてもよい。

次に、生のセラミック積層体の焼成を行う。この焼成工程において、第１および第２の内部電極が焼成される。焼成温度は、使用するセラミック材料や導電性ペーストの種類により適宜設定することができる。焼成温度は、例えば、９００℃〜１３００℃程度とすることができる。

次に、ディッピングなどの方法によって、焼成後のセラミック積層体（セラミック素体）の両端部に導電性ペーストを塗布する。次に、セラミック積層体に塗布した導電性ペーストを例えば６０℃〜１８０℃の中で１０分間熱風乾燥する。その後、乾燥した導電性ペーストを焼き付けて焼成電極層を形成する。焼付け温度は、例えば、７８０℃〜９００℃とすることが好ましい。

なお、生のセラミック素体の上に導電性ペースト層を形成しておき、セラミック素体及び内部電極と同時に焼成電極層を焼成してもよい。

その後、焼成電極層の上に、１又は複数のめっき層を形成することにより積層セラミックコンデンサ１を完成させることができる。

焼成電極層の上にめっき層を形成する場合、焼成電極層を形成したセラミック素体１０をめっき液に接触させる必要がある。このため、例えば、焼成電極層にめっき液に可溶なガラス等が含まれている場合は、焼成電極層の一部が溶解する。

ところで、第１及び第２の焼成電極層１３ａ、１４ａを構成するための導電性ペースト層が形成された生のセラミック素体を焼成する際に、導電性ペースト層が、生のセラミック素体よりも大きく収縮する。このため、導電性ペースト層のうち、主面上に位置する部分の収縮と、導電性ペースト層のうち、端面上に位置する部分の収縮によりセラミック素体１０の稜線部に引張応力が加わる。この引張応力によりセラミック素体１０の稜線部からクラックが生じやすくなる。

また、外部電極の焼き付け時に、外部電極の主面の上に位置する部分が長さ方向に沿って大きく収縮する。このため、外部電極の主面上に位置する部分の長さ方向における先端とセラミック素体との接点に応力が集中しやすい。よって、外部電極の主面上に位置する部分の長さ方向における先端とセラミック素体との接点を起点として、セラミック素体にクラックが生じやすい。

積層セラミックコンデンサ１では、焼成電極層１３ａ、１４ａと、第１及び第２の主面１０ａ、１０ｂの少なくとも一方との間に空隙層２０が設けられている。この空隙層２０９によりセラミック素体の稜線部にかかる残留応力を緩和することができる。このように、空隙層２０が応力緩和層として機能するため、セラミック素体２０にクラックが発生し難い。

クラックの発生をより効果的に抑制する観点からは、空隙層２０の最大厚みが０．１μｍ〜０．３μｍであることが好ましい。空隙層２０の最大厚みを大きくすることにより、応力緩和の機能を大きくすることができクラックの発生をより効果的に抑制することができる。一方、空隙層２０の最大厚みが小さすぎると、応力緩和の機能が十分に機能せず、クラックが発生する場合がある。

セラミック素体１０の稜線部からクラックが発生することを効果的に抑制する観点からは、空隙層２０を第１または第２の主面１０ａ、１０ｂと第１または第２の端面１０ｅ、１０ｆとに跨がって設けることが好ましい。

なお、空隙層２０は、焼成電極層１３ａ、１４ａを構成するための導電性ペースト層にめっき溶融性ガラスを含有させておくことにより形成することができる。通常、導電性ペースト層の厚みは、稜線部や角部の上において薄くなる。このため、導電性ペースト層の稜線部や角部の上に位置する部分においてガラスの溶解が生じやすい。従って、空隙層２０は、セラミック素体１０の稜線部や角部の上に形成されやすい。

焼成電極層１３ａ、１４ａを構成するための導電性ペースト層に含まれるガラスのうち、めっき溶融性ガラスの含有量は、１０重量％〜８０重量％であることが好ましい。

空隙層の最大厚みは、積層セラミックコンデンサの側面を、厚み寸法が１／２となるまで研磨し、集束イオンビーム（ＦＩＢ）を用いて切削を行うことにより露出させた断面においてＳＩＭを用いて観察して測定することができる。なお、ＦＩＢの条件は、加工角度５°、観察角度５５°とすることができる。ＳＩＭの観察条件は、ｂ−無：１０．７ｐＡ、観察エリア３５μｍとすることができる。

（実験例）
積層セラミックコンデンサ１と実質的に同様の構成を有する積層セラミックコンデンサ（狙い値寸法：長さ寸法１．０ｍｍ、幅寸法０．５ｍｍ、厚み寸法０．２ｍｍ）を、上記製造方法に基づいて表１に示す条件で複数個作製した。なお、外部電極の焼き付け温度は、８００℃とした。外部電極の端面上に位置する部分の最大厚みは１０μｍであり、側面上に位置する部分の最大厚みは１５μｍであった。

作製したサンプルに対して抗折強度試験を行った。具体的には、三点曲げ試験機で、側面から、セラミック素体の中央部に押圧子を押し当て、徐々に荷重を加えていき、サンプルが破損したときの破壊モードを確認する。セラミック素体の長さ方向における中央が割れた場合に対し、外部電極の主面上に位置する部分の先端からクラックが発生したモードは、抗接強度として、約３０％以上の低下が見られる。上記試験を５個のサンプルに対して行い、一つのサンプルでも外部電極の主面上に位置する部分の先端からクラックが発生した場合を「×」として判定し、どのサンプルでも外部電極の主面上に位置する部分の先端からクラックが発生しなかった場合を「○」と判定した。結果を表１に示す。表１において「ガラス比率」は、外部電極を構成するための導電性ペーストに含まれるガラスにおけるめっき溶融性ガラスの含有量（重量％）である。

なお、表１に示される実験例５では、めっき層が形成できず、サンプルが作製できなかった。

１ 積層セラミックコンデンサ
１０ セラミック素体
１０ａ 第１の主面
１０ｂ 第２の主面
１０ｃ 第１の側面
１０ｄ 第２の側面
１０ｅ 第１の端面
１０ｆ 第２の端面
１０ｇ セラミック部
１１ 第１の内部電極
１２ 第２の内部電極
１３ 第１の外部電極
１３ａ 第１の焼成電極層
１３ｂ 第１のめっき層
１４ 第２の外部電極
１４ａ 第２の焼成電極層
１４ｂ 第２のめっき層
２０ 空隙層

Claims (4)

1. 長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有するセラミック素体と、
   前記第１の端面の上と、前記第１及び第２の主面のそれぞれの上とに跨がって設けられた第１の外部電極と、
   前記第２の端面の上と、前記第１及び第２の主面のそれぞれの上とに跨がって設けられた第２の外部電極と、
   を備え積層セラミックコンデンサであって、
   前記積層セラミックコンデンサの長さ寸法が０．９ｍｍ〜１．１ｍｍであり、幅寸法が０．４ｍｍ〜０．６ｍｍであり、厚み寸法が０．０８ｍｍ〜０．２５ｍｍであり、
   前記第１及び第２の外部電極は、それぞれ、前記セラミック素体の上に設けられており、金属とガラスとを含む焼成電極層と、前記焼成電極層の上に設けられたＣｕめっき層とを有し、
   前記焼成電極層と前記第１及び前記第２の主面の少なくとも一方との間に空隙層が設けられている、積層セラミックコンデンサ。
2. 前記空隙層は、前記第１又は第２の主面と前記第１又は第２の端面とに跨がって設けられている、請求項１に記載の積層セラミックコンデンサ。
3. 前記空隙層の最大厚みが０．１μｍ〜０．３μｍである、請求項１又は２に記載の積層セラミックコンデンサ。
4. 前記ガラスが、酸化物換算で、ＢａＯ：１０重量％〜５０重量％、ＳｒＯ：１０重量％〜５０重量％、Ｂ_２Ｏ_３：３重量％〜３０重量％及びＳｉＯ_２：３重量％〜３０重量％を含む、請求項１〜３のいずれか一項に記載の積層セラミックコンデンサ。