JP2021190546A - 積層セラミックコンデンサ - Google Patents

Abstract

【課題】熱応力を緩和し、積層体のクラックの発生を抑制しつつ、外部からの水分の浸入による積層体の絶縁劣化を抑制することが可能な積層セラミックコンデンサを提供すること。【解決手段】積層セラミックコンデンサ１であって、積層体１０の第１の端面ＬＳ１には、少なくとも第１の領域ＬＳ１Ｅの周囲を囲うように第１のガラス層８０Ａが配置され、積層体１０の第２の端面ＬＳ２には、少なくとも第２の領域ＬＳ２Ｅの周囲を囲うように第２のガラス層８０Ｂが配置され、第１の下地電極層５０Ａは、第１の端面側下地電極層５１Ａと、第１の端面側下地電極層５１Ａとは第１の分断領域９０Ａにより分断された、第１の側面側下地電極層５２Ａとを有し、第２の下地電極層５０Ｂは、第２の端面側下地電極層５１Ｂと、第２の端面側下地電極層５１Ｂとは第２の分断領域９０Ｂにより分断された、第２の側面側下地電極層５２Ｂと、を有する。【選択図】図２

Description

本発明は、積層セラミックコンデンサに関する。

従来、積層された複数の誘電体層と積層された複数の内部電極層とを含む積層体と、下地電極層を含む外部電極と、を有する積層セラミックコンデンサが知られている。このような積層セラミックコンデンサは、実装時などにおいて熱応力が加わり、積層体にクラックが生じるおそれがある。特許文献１には、熱応力を緩和するために、積層体の稜線部が露出するように下地電極層が形成されている積層セラミックコンデンサが開示されている。

特開２００８−３００７６９号公報

しかしながら、特許文献１の構成の場合、外部からの水分が前述の稜線部付近の積層体の露出部分から浸入することで、積層体の絶縁劣化が引き起こされるおそれがあった。例えば、めっきをする際に、積層体と下地電極層との間に存在する微小な隙間からめっき液などの水分が浸入し、積層体の絶縁劣化が引き起こされるおそれがあった。

本発明の目的は、熱応力を緩和し、積層体のクラックの発生を抑制しつつ、外部からの水分の浸入による積層体の絶縁劣化を抑制することが可能な積層セラミックコンデンサを提供することである。

本発明に係る積層セラミックコンデンサは、積層された複数の誘電体層と積層された複数の内部電極層とを含み、積層方向に相対する第１の側面および第２の側面と、積層方向に直交する幅方向に相対する第３の側面および第４の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、前記第１の端面側に配置される第１の外部電極と、前記第２の端面側に配置される第２の外部電極と、を有する積層セラミックコンデンサであって、前記複数の内部電極層は、前記第１の端面に引き出される複数の第１の内部電極層と、前記第２の端面に引き出される複数の第２の内部電極層とを有し、前記第１の外部電極は、第１の下地電極層と、前記第１の下地電極層上に配置される第１のめっき層とを有し、前記第２の外部電極は、第２の下地電極層と、前記第２の下地電極層上に配置される第２のめっき層とを有し、前記第１の端面における、前記複数の第１の内部電極層のうち最も第１の側面側に位置する第１の内部電極層と前記複数の第１の内部電極層のうち最も第２の側面側に位置する前記第１の内部電極層とに挟まれる領域を第１の領域とし、前記第２の端面における、前記複数の第２の内部電極層のうち最も第１の側面側に位置する第２の内部電極層と前記複数の第２の内部電極層のうち最も第２の側面側に位置する前記第２の内部電極層とに挟まれる領域を第２の領域としたとき、前記第１の端面には、少なくとも第１の領域の周囲を囲うように第１のガラス層が配置され、前記第２の端面には、少なくとも第２の領域の周囲を囲うように第２のガラス層が配置され、前記第１の下地電極層は、前記第１の端面に露出している第１の内部電極層および前記第１のガラス層の少なくとも一部を覆う第１の端面側下地電極層と、当該第１の端面側下地電極層とは第１の分断領域により分断されて配置され、４つの前記側面のうちの少なくとも１つの側面の前記第１の端面側の一部を覆う第１の側面側下地電極層とを有し、前記第２の下地電極層は、前記第２の端面に露出している第２の内部電極層および前記第２のガラス層の少なくとも一部を覆う第２の端面側下地電極層と、当該第２の端面側下地電極層とは第２の分断領域により分断されて配置され、４つの前記側面のうちの少なくとも１つの側面の前記第２の端面側の一部を覆う第２の側面側下地電極層と、を有する。

本発明によれば、熱応力を緩和し、積層体のクラックの発生を抑制しつつ、外部からの水分の浸入による積層体の絶縁劣化を抑制することが可能な積層セラミックコンデンサを提供することができる。

第１実施形態の積層セラミックコンデンサの外観斜視図である。 図１に示す積層セラミックコンデンサのＩＩ−ＩＩ線に沿った断面図である。 図２に示す積層セラミックコンデンサのＩＩＩ−ＩＩＩ線に沿った断面図である。 図２に示す積層セラミックコンデンサのＩＶ−ＩＶ線に沿った断面図である。 積層セラミックコンデンサから外部電極を除外した場合における、図２に示す積層セラミックコンデンサの仮想的なＶＡ−ＶＡ線矢視図である。 積層セラミックコンデンサから外部電極を除外した場合における、図２に示す積層セラミックコンデンサの仮想的なＶＢ−ＶＢ線矢視図である。 第２実施形態の積層セラミックコンデンサの外観斜視図である。 図６に示す積層セラミックコンデンサのＶＩＩ−ＶＩＩ線に沿った断面図である。 図７に示す積層セラミックコンデンサのＶＩＩＩ−ＶＩＩＩ線に沿った断面図である。 積層セラミックコンデンサから外部電極を除外した場合における、図７に示す積層セラミックコンデンサの仮想的なＩＸＡ−ＩＸＡ線矢視図である。 積層セラミックコンデンサから外部電極を除外した場合における、図７に示す積層セラミックコンデンサの仮想的なＩＸＢ−ＩＸＢ線矢視図である。 第３実施形態の積層セラミックコンデンサの断面図であって、第２実施形態の図７に対応する断面図である。 図１０に示す積層セラミックコンデンサのＸＩ−ＸＩ線に沿った断面図である。 図１０に示す積層セラミックコンデンサのＸＩＩ−ＸＩＩ線に沿った断面図である。 第１のめっき層および第２のめっき層を形成する前の第３実施形態の積層セラミックコンデンサを示す外観斜視図である。 第１のめっき層および第２のめっき層を形成する前の第３実施形態の積層セラミックコンデンサの変形例を示す外観斜視図である。 ２連構造の積層セラミックコンデンサを示す図である。 ３連構造の積層セラミックコンデンサを示す図である。 ４連構造の積層セラミックコンデンサを示す図である。

＜第１実施形態＞
以下、本発明の第１実施形態に係る積層セラミックコンデンサ１について説明する。図１は、本実施形態の積層セラミックコンデンサ１の外観斜視図である。図２は、図１の積層セラミックコンデンサ１のＩＩ−ＩＩ線に沿った断面図である。図３は、図２の積層セラミックコンデンサ１のＩＩＩ−ＩＩＩ線に沿った断面図である。図４は、図２の積層セラミックコンデンサ１のＩＶ−ＩＶ線に沿った断面図である。

積層セラミックコンデンサ１は、積層体１０と外部電極４０を有する。

図１〜図４には、ＸＹＺ直交座標系が示されている。積層セラミックコンデンサ１および積層体１０の長さ方向Ｌは、Ｘ方向と対応している。積層セラミックコンデンサ１および積層体１０の幅方向Ｗは、Ｙ方向と対応している。積層セラミックコンデンサ１および積層体１０の積層方向Ｔは、Ｚ方向と対応している。ここで、図２に示す断面はＬＴ断面とも称される。図３に示す断面はＷＴ断面とも称される。図４に示す断面はＬＷ断面とも称される。

図１〜４に示すように、積層体１０は、積層方向Ｔに相対する第１の側面ＴＳ１および第２の側面ＴＳ２と、積層方向Ｔに直交する幅方向Ｗに相対する第３の側面ＷＳ１および第４の側面ＷＳ２と、積層方向Ｔおよび幅方向Ｗに直交する長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、を含む。

図１に示すように、積層体１０は、略直方体形状を有している。なお、積層体１０の長さ方向Ｌの寸法は、幅方向Ｗの寸法よりも必ずしも長いとは限らない。積層体１０の角部および稜線部Ｅ１、Ｅ２、Ｅ３には、丸みがつけられていることが好ましい。角部は、積層体の３面が交わる部分であり、稜線部Ｅ２、Ｅ２、Ｅ３は、積層体の２面が交わる部分である。なお、積層体１０を構成する表面の一部または全部に凹凸などが形成されていてもよい。

図２および図３に示すように、積層体１０は、内層部１１と、積層方向Ｔにおいて内層部１１を挟み込むように配置された第１の側面側外層部１２および第２の側面側外層部１３と、を有する。

内層部１１は、複数の誘電体層２０と複数の内部電極層３０とを含む。内層部１１は、積層方向Ｔにおいて、最も第１の側面ＴＳ１側に位置する内部電極層３０から最も第２の側面ＴＳ２側に位置する内部電極層３０までを含む。内層部１１では、複数の内部電極層３０が誘電体層２０を介して対向して配置されている。内層部１１は、静電容量を発生させ実質的にコンデンサとして機能する部分である。

複数の誘電体層２０は、誘電体材料により構成される。誘電体材料は、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、またはＣａＺｒＯ_３などの成分を含む誘電体セラミックであってもよい。また、誘電体材料は、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものであってもよい。

誘電体層２０の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。積層される誘電体層２０の枚数は、１５枚以上７００枚以下であることが好ましい。なお、この誘電体層２０の枚数は、内層部１１の誘電体層の枚数と第１の側面側外層部１２および第２の側面側外層部１３の誘電体層の枚数との総数である。

複数の内部電極層３０は、複数の第１の内部電極層３１および複数の第２の内部電極層３２を有する。複数の第１の内部電極層３１および複数の第２の内部電極層３２は、積層体１０の積層方向Ｔに交互に配置されるように埋設されている。

第１の内部電極層３１は、第２の内部電極層３２に対向する第１の対向部３１Ａと、第１の対向部３１Ａから第１の端面ＬＳ１に引き出される第１の引き出し部３１Ｂとを有している。第１の引き出し部３１Ｂは、第１の端面ＬＳ１に露出している。図２および図４に示すように、本実施形態においては、第１の引き出し部３１Ｂは、第１の端面ＬＳ１から僅かに突出している。

第２の内部電極層３２は、第１の内部電極層３１に対向する第２の対向部３２Ａと、第２の対向部３２Ａから第２の端面ＬＳ２に引き出される第２の引き出し部３２Ｂとを有している。第２の引き出し部３２Ｂは、第２の端面ＬＳ２に露出している。図２に示すように、本実施形態においては、第２の引き出し部３２Ｂは、第２の端面ＬＳ２から僅かに突出している。

本実施形態では、第１の対向部３１Ａと第２の対向部３２Ａが誘電体層２０を介して対向することにより容量が形成され、コンデンサの特性が発現する。

第１の対向部３１Ａおよび第２の対向部３２Ａの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。第１の引出き出し部３１Ｂおよび第２の引き出し部３２Ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもいし、矩形形状のコーナー部が斜めに形成されていてもよい。

第１の対向部３１Ａの幅方向Ｗの寸法と第１の引き出し部３１Ｂの幅方向Ｗの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が小さく形成されていてもよい。第２の対向部３２Ａの幅方向Ｗの寸法と第２の引き出し部３２Ｂの幅方向Ｗの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が狭く形成されていてもよい。

第１の内部電極層３１および第２の内部電極層３２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成される。合金を用いる場合、第１の内部電極層３１および第２の内部電極層３２は、例えばＡｇ−Ｐｄ合金等により構成されてもよい。

第１の内部電極層３１および第２の内部電極層３２のそれぞれの厚みは、例えば、０．２μｍ以上２．０μｍ以下程度であることが好ましい。第１の内部電極層３１および第２の内部電極層３２の枚数は、合わせて１５枚以上２００枚以下であることが好ましい。

第１の側面側外層部１２は、積層体１０の第１の側面ＴＳ１側に位置する。第１の側面側外層部１２は、第１の側面ＴＳ１と、最も第１の側面ＴＳ１に近い内部電極層３０との間に位置する複数の誘電体層２０の集合体である。第１の側面側外層部１２で用いられる誘電体層２０は、内層部１１で用いられる誘電体層２０と同じものであってもよい。

第２の側面側外層部１３は、積層体１０の第２の側面ＴＳ２側に位置する。第２の側面側外層部１３は、第２の側面ＴＳ２と、最も第２の側面ＴＳ２に近い内部電極層３０との間に位置する複数の誘電体層２０の集合体である。第２の側面側外層部１３で用いられる誘電体層２０は、内層部１１で用いられる誘電体層２０と同じものであってもよい。

なお、積層体１０は、対向電極部１１Ｅを有する。対向電極部１１Ｅは、第１の内部電極層３１の第１の対向部３１Ａと第２の内部電極層３２の第２の対向部３２Ａが対向する部分である。対向電極部１１Ｅは、内層部１１の一部として構成されている。図４には、対向電極部１１Ｅの幅方向Ｗおよび長さ方向Ｌの範囲が示されている。なお、対向電極部１１Ｅは、コンデンサ有効部ともいう。

なお、積層体１０は、第３の側面側外層部ＷＧ１と、第４の側面側外層部ＷＧ２を有する。第３の側面側外層部ＷＧ１は、対向電極部１１Ｅと第３の側面ＷＳ１との間に位置する誘電体層２０を含む部分である。第４の側面側外層部ＷＧ２は、対向電極部１１Ｅと第４の側面ＷＳ２との間に位置する誘電体層２０を含む部分である。図３および図４には、第３の側面側外層部ＷＧ１および第４の側面側外層部ＷＧ２の幅方向Ｗの範囲が示されている。なお、第３の側面側外層部ＷＧ１と、第４の側面側外層部ＷＧ２は、Ｗギャップまたはサイドギャップともいう。

なお、積層体１０は、端面側外層部ＬＧを有する。端面側外層部ＬＧは、第１の端面側外層部ＬＧ１と、第２の端面側外層部ＬＧ２を有する。第１の端面側外層部ＬＧ１は、対向電極部１１Ｅと第１の端面ＬＳ１との間に位置する誘電体層２０を含む部分である。第２の端面側外層部ＬＧ２は、対向電極部１１Ｅと第２の端面ＬＳ２との間に位置する誘電体層２０を含む部分である。図２および図４には、第１の端面側外層部ＬＧ１および第２の端面側外層部ＬＧ２の長さ方向Ｌの範囲が示されている。なお、端面側外層部ＬＧは、Ｌギャップまたはエンドギャップともいう。

外部電極４０は、第１の端面ＬＳ１側に配置された第１の外部電極４０Ａと、第２の端面ＬＳ２側に配置された第２の外部電極４０Ｂと、を有する。

第１の外部電極４０Ａは、第１の内部電極層３１に接続され、第１の端面ＬＳ１上に配置されている。また、第１の外部電極４０Ａは、４つの側面、すなわち、第１の側面ＴＳ１、第２の側面ＴＳ２、第３の側面ＷＳ１、および第４の側面ＷＳ２のうち、少なくとも１つの側面の第１の端面ＬＳ１側の部分にも配置されている。本実施形態においては、第１の外部電極４０Ａは、第１の側面ＴＳ１、第２の側面ＴＳ２、第３の側面ＷＳ１、および第４の側面ＷＳ２の４つの側面全てに配置されている。

第２の外部電極４０Ｂは、第２の内部電極層３２に接続され、第２の端面ＬＳ２上に配置されている。また、第２の外部電極４０Ｂは、４つの側面、すなわち、第１の側面ＴＳ１、第２の側面ＴＳ２、第３の側面ＷＳ１、および第４の側面ＷＳ２のうち、少なくとも１つの側面の第２の端面ＬＳ２側の部分にも配置されている。本実施形態においては、第２の外部電極４０Ｂは、第１の側面ＴＳ１、第２の側面ＴＳ２、第３の側面ＷＳ１、および第４の側面ＷＳ２の４つの側面全てに配置されている。

前述のとおり、積層体１０内においては、第１の内部電極層３１の第１の対向部３１Ａと第２の内部電極層３２の第２の対向部３２Ａとが誘電体層２０を介して対向することにより容量が形成されている。そのため、第１の内部電極層３１が接続された第１の外部電極４０Ａと第２の内部電極層３２が接続された第２の外部電極４０Ｂとの間でコンデンサの特性が発現する。

第１の外部電極４０Ａは、第１の下地電極層５０Ａと、第１の下地電極層５０Ａ上に配置される第１のめっき層７０Ａと、を有する。

第２の外部電極４０Ｂは、第２の下地電極層５０Ｂと、第２の下地電極層５０Ｂ上に配置される第２のめっき層７０Ｂと、を有する。

なお、第１の外部電極４０Ａおよび第２の外部電極４０Ｂを構成する各層の基本的な構成は同じである。また、第１の外部電極４０Ａおよび第２の外部電極４０Ｂは、積層セラミックコンデンサ１の長さ方向Ｌの中央のＷＴ断面に対して概ね面対称である。よって、第１の外部電極４０Ａと第２の外部電極４０Ｂとを特に区別して説明する必要のない場合は、これらをまとめて外部電極４０という場合がある。

第１の下地電極層５０Ａは、第１の端面側下地電極層５１Ａと、第１の端面側下地電極層５１Ａとは第１の分断領域９０Ａにより分断された、第１の側面側下地電極層５２Ａと、を有する。第１の端面側下地電極層５１Ａは、第１の内部電極層３１に接続され、第１の端面ＬＳ１上に配置されている。第１の端面側下地電極層５１Ａは、第１の端面ＬＳ１に露出している第１の内部電極層３１の全てを覆っている。第１の分断領域９０Ａは、第１の端面ＬＳ１と各側面との間に位置する４つの稜線部Ｅ１に沿って設けられている。本実施形態においては、第１の分断領域９０Ａに位置する積層体１０の４つの稜線部Ｅ１は外表面に露出している。第１の側面側下地電極層５２Ａは、４つの側面、すなわち、第１の側面ＴＳ１、第２の側面ＴＳ２、第３の側面ＷＳ１、および第４の側面ＷＳ２のうち、少なくとも１つの側面の第１の端面ＬＳ１側の一部を覆っている。本実施形態においては、第１の側面側下地電極層５２Ａは、第１の側面ＴＳ１、第２の側面ＴＳ２、第３の側面ＷＳ１、および第４の側面ＷＳ２の４つの側面全てに配置されており、かつ隣接する各側面の間に位置する４つの稜線部Ｅ３を覆うように配置されている。

第２の下地電極層５０Ｂは、第２の端面側下地電極層５１Ｂと、第２の端面側下地電極層５１Ｂとは第２の分断領域９０Ｂにより分断された、第２の側面側下地電極層５２Ｂと、を有する。第２の端面側下地電極層５１Ｂは、第２の内部電極層３２に接続され、第２の端面ＬＳ２上に配置されている。第２の端面側下地電極層５１Ｂは、第２の端面ＬＳ２に露出している第２の内部電極層３２の全てを覆っている。第２の分断領域９０Ｂは、第２の端面ＬＳ２と各側面との間に位置する４つの稜線部Ｅ２に沿って設けられている。本実施形態においては、第２の分断領域９０Ｂに位置する積層体１０の４つの稜線部Ｅ２は外表面に露出している。第２の側面側下地電極層５２Ｂは、４つの側面、すなわち、第１の側面ＴＳ１、第２の側面ＴＳ２、第３の側面ＷＳ１、および第４の側面ＷＳ２のうち、少なくとも１つの側面の第２の端面ＬＳ２側の一部を覆っている。本実施形態においては、第２の側面側下地電極層５２Ｂは、第１の側面ＴＳ１、第２の側面ＴＳ２、第３の側面ＷＳ１、および第４の側面ＷＳ２の４つの側面全てに配置されており、かつ隣接する各側面の間に位置する４つの稜線部Ｅ３を覆うように配置されている。

第１の分断領域９０Ａおよび第２の分断領域９０Ｂは、所定の大きさ以上であることが好ましい。例えば、図２に示されるＬＴ断面視における第１の側面ＴＳ１側の第１の分断領域９０Ａおよび第２の分断領域９０Ｂの長さは、第１の側面側外層部１２の積層方向Ｔの厚みの０．００１倍以上であることが好ましい。また、ＬＴ断面視における第２の側面ＴＳ２側の第１の分断領域９０Ａおよび第２の分断領域９０Ｂの長さは、積層体１０の第２の側面側外層部１３の積層方向Ｔの厚みの０．００１倍以上であることが好ましい。また、図４に示されるＬＷ断面視における第３の側面ＷＳ１側の第１の分断領域９０Ａおよび第２の分断領域９０Ｂの長さは、第３の側面側外層部ＷＧ１の幅方向Ｗの厚みの０．００１倍以上であることが好ましい。またＬＷ断面視における第４の側面ＷＳ２側の第１の分断領域９０Ａおよび第２の分断領域９０Ｂの長さは、積層体１０の第４の側面側外層部ＷＧ２の幅方向Ｗの厚みの０．００１倍以上であることが好ましい。これにより、積層体１０のクラックの発生を効果的に抑制することができる。

なお、第１の分断領域９０Ａおよび第２の分断領域９０Ｂの長さは、以下の方法により測定される。まず、積層セラミックコンデンサ１の幅方向Ｗの中心位置のＬＴ断面が露出するように、積層セラミックコンデンサ１を幅方向Ｗに研磨を行う。あるいは、積層セラミックコンデンサ１の積層方向Ｔの中心位置のＬＷ断面が露出するように、積層セラミックコンデンサ１を積層方向Ｔに研磨を行う。その後、走査型電子顕微鏡（ＳＥＭ）による断面観察を行い、第１の分断領域９０Ａおよび第２の分断領域９０Ｂの長さを測定する。例えば、図２に示されるＬＴ断面視における第１の側面ＴＳ１側の第１の分断領域９０Ａの長さは、図２において符号９０Ａが指す破線で示される長さであり、第１の端面ＬＳ１における第１の端面側下地電極層５１Ａが途切れている箇所から、第１の側面ＴＳ１における第１の側面側下地電極層５２Ａが途切れている箇所までの、積層体１０の外表面に沿った距離である。他の位置における第１の分断領域９０Ａおよび第２の分断領域９０Ｂの長さも、同様の方法により測定される。

第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、本実施形態においては、焼き付け層である。焼き付け層は、ガラス成分と金属とを含む。焼き付け層のガラス成分は、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。焼き付け層の金属は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼き付け層は、ガラスおよび金属を含む導電性ペーストを積層体に塗布して焼き付けたものである。焼き付け層は、内部電極層および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極層および誘電体層を有する積層チップを焼成して積層体を得た後に積層体に導電性ペーストを塗布して焼き付けたものでもよい。なお、内部電極層３０および誘電体層２０を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりに誘電体材料を添加したものを焼き付けて形成することが好ましい。焼き付け層は、複数層であってもよい。

第１の端面ＬＳ１に位置する第１の端面側下地電極層５１Ａの長さ方向Ｌの厚みは、第１の端面側下地電極層５１Ａの積層方向Ｔおよび幅方向Ｗの中央部において、例えば、３μｍ以上１６０μｍ以下程度であることが好ましい。

第２の端面ＬＳ２に位置する第２の端面側下地電極層５１Ｂの長さ方向Ｌの厚みは、第２の端面側下地電極層５１Ｂの積層方向Ｔおよび幅方向Ｗの中央部において、例えば、３μｍ以上１６０μｍ以下程度であることが好ましい。

第１の側面ＴＳ１の一部および／または第２の側面ＴＳ２の一部にも第１の側面側下地電極層５２Ａを設ける場合には、この部分に設けられた第１の側面側下地電極層５２Ａの積層方向Ｔの厚みは、この部分に設けられた第１の側面側下地電極層５２Ａの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。

第３の側面ＷＳ１の一部および／または第４の側面ＷＳ２の一部にも第１の側面側下地電極層５２Ａを設ける場合には、この部分に設けられた第１の側面側下地電極層５２Ａの幅方向Ｗの厚みは、この部分に設けられた第１の側面側下地電極層５２Ａの長さ方向Ｌおよび積層方向Ｔの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。

第１の側面ＴＳ１の一部および／または第２の側面ＴＳ２の一部にも第２の側面側下地電極層５２Ｂを設ける場合には、この部分に設けられた第２の側面側下地電極層５２Ｂの積層方向Ｔの厚みは、この部分に設けられた第２の側面側下地電極層５２Ｂの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。

第３の側面ＷＳ１の一部および／または第４の側面ＷＳ２の一部にも第２の側面側下地電極層５２Ｂを設ける場合には、この部分に設けられた第２の側面側下地電極層５２Ｂの幅方向Ｗの厚みは、この部分に設けられた第２の側面側下地電極層５２Ｂの長さ方向Ｌおよび積層方向Ｔの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。

なお、下地電極層５０は、焼き付け層に限らず、薄膜層であってもよい。薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。

第１のめっき層７０Ａは、第１の下地電極層５０Ａを覆うように配置されている。より詳細には、第１のめっき層７０Ａは、第１の端面側めっき層７１Ａと、第１の側面側めっき層７２Ａと、を有する。第１の端面側めっき層７１Ａは、第１の端面側下地電極層５１Ａを覆うように配置されている。第１の側面側めっき層７２Ａは、第１の側面側下地電極層５２Ａを覆うように配置されている。本実施形態においては、第１の分断領域９０Ａに位置する積層体１０の４つの稜線部Ｅ１にはめっきが設けられていない。よって、積層体１０の４つの稜線部Ｅ１は外表面に露出している。なお、第１のめっき層７０Ａと、内部電極層３０とが直接接触している箇所は存在しない。

第２のめっき層７０Ｂは、第２の下地電極層５０Ｂを覆うように配置されている。より詳細には、第２のめっき層７０Ｂは、第２の端面側めっき層７１Ｂと、第２の側面側めっき層７２Ｂと、を有する。第２の端面側めっき層７１Ｂは、第２の端面側下地電極層５１Ｂを覆うように配置されている。第２の側面側めっき層７２Ｂは、第２の側面側下地電極層５２Ｂを覆うように配置されている。本実施形態においては、第２の分断領域９０Ｂに位置する積層体１０の４つの稜線部Ｅ２にはめっきが設けられていない。よって、積層体１０の４つの稜線部Ｅ２は外表面に露出している。なお、第２のめっき層７０Ｂと、内部電極層３０とが直接接触している箇所は存在しない。

第１のめっき層７０Ａおよび第２のめっき層７０Ｂは、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含んでいてもよい。第１のめっき層７０Ａおよび第２のめっき層７０Ｂは、それぞれ複数層により形成されていてもよい。

第１のめっき層７０Ａおよび第２のめっき層７０Ｂは、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造が好ましい。その場合、Ｎｉめっき層は、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂが、積層セラミックコンデンサ１を実装する際のはんだによって侵食されることを防止する。また、Ｓｎめっき層は、積層セラミックコンデンサ１を実装する際のはんだの濡れ性を向上させる。これにより、積層セラミックコンデンサ１の実装を容易にする。第１のめっき層７０Ａおよび第２のめっき層７０ＢのそれぞれをＮｉめっき層とＳｎめっき層との２層構造とする場合、Ｎｉめっき層とＳｎめっき層それぞれの厚みは、１μｍ以上１５μｍ以下であることが好ましい。

なお、本実施形態の第１の外部電極４０Ａおよび第２の外部電極４０Ｂは、例えば導電性粒子と熱硬化性樹脂を含む導電性樹脂層を有していてもよい。そのような導電性樹脂層は、第１の外部電極４０Ａでは、第１の下地電極層５０Ａと第１のめっき層７０Ａとの間に配置され、第２の外部電極４０Ｂでは、第２の下地電極層５０Ｂと第２のめっき層７０Ｂとの間に配置されることが好ましい。熱硬化性樹脂を含む導電性樹脂層は、例えばめっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサ１のクラック発生が抑制される。

次に、第１のガラス層８０Ａおよび第２のガラス層８０Ｂについて説明する。本実施形態の積層セラミックコンデンサ１は、第１のガラス層８０Ａおよび第２のガラス層８０Ｂを所定の位置に配置することにより、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂと、積層体１０との間に存在する微小な隙間からめっき液などの水分が内部電極層３０まで浸入することを防止している。

図５Ａは、仮想的な矢視図であって、積層セラミックコンデンサ１から外部電極４０を除外した場合における、図２に示す積層セラミックコンデンサ１の仮想的なＶＡ−ＶＡ線矢視図である。本実施形態においては、複数の第１の内部電極層３１として、第１の側面ＴＳ１側から順に、第１の内部電極層３１１、３１２、３１３、３１４、３１５が配置されている。複数の第１の内部電極層３１の端部は、積層体１０の第１の端面ＬＳ１に露出するように配置されている。ここで、図５Ａに示すように、第１の端面ＬＳ１における、複数の第１の内部電極層３１のうち最も第１の側面ＴＳ１側に位置する第１の内部電極層３１１と、複数の第１の内部電極層３１のうち最も第２の側面ＴＳ２側に位置する前記第１の内部電極層３１５とに挟まれる領域を、第１の領域ＬＳ１Ｅと呼ぶ。図５Ａに示すように、第１の領域ＬＳ１Ｅの幅方向Ｗの寸法は、対向電極部１１Ｅの幅方向Ｗの寸法と同じである。第１の領域ＬＳ１Ｅの積層方向Ｔの寸法は、図５Ａにおいて１１Ｆで示されるように、対向電極部１１Ｅの積層方向Ｔの寸法、すなわち内層部１１の積層方向Ｔの寸法よりも小さい。第１の領域ＬＳ１Ｅは、矩形形状となっている。

図５Ｂは、仮想的な矢視図であって、積層セラミックコンデンサ１から外部電極４０を除外した場合における、図２に示す積層セラミックコンデンサ１の仮想的なＶＢ−ＶＢ線矢視図である。本実施形態においては、複数の第２の内部電極層３２として、第２の側面ＴＳ２側から順に、第２の内部電極層３２１、３２２、３２３、３２４、３２５が配置されている。複数の第２の内部電極層３２の端部は、積層体１０の第２の端面ＬＳ２に露出するように配置されている。ここで、図５Ｂに示すように、第２の端面ＬＳ２における、複数の第２の内部電極層３２のうち最も第１の側面ＴＳ１側に位置する第２の内部電極層３２１と、複数の第２の内部電極層３２のうち最も第２の側面ＴＳ２側に位置する前記第２の内部電極層３２５とに挟まれる領域を、第２の領域ＬＳ２Ｅと呼ぶ。図５Ｂに示すように、第２の領域ＬＳ２Ｅの幅方向Ｗの寸法は、対向電極部１１Ｅの幅方向Ｗの寸法と同じである。第２の領域ＬＳ２Ｅの積層方向Ｔの寸法は、図５Ｂにおいて１１Ｇで示されるように、対向電極部１１Ｅの積層方向Ｔの寸法、すなわち内層部１１の積層方向Ｔの寸法よりも小さい。第２の領域ＬＳ２Ｅは、矩形形状となっている。

第１のガラス層８０Ａは、図５Ａに示されるように、第１の端面ＬＳ１において、第１の領域ＬＳ１Ｅの周囲を囲うように配置さている。本実施形態においては、第１のガラス層８０Ａは、第１の領域ＬＳ１Ｅの周囲を囲む額縁形状である。第１の端面ＬＳ１に位置する第１のガラス層８０Ａの長さ方向Ｌの厚みは、０．１μｍ以上であることが好ましい。例えば、第１のガラス層８０Ａの内周側の部分の厚みは、０．１μｍ以上１μｍ以下である。例えば、額縁形状の第１のガラス層８０Ａの内周側の部分の厚みが、０．１μｍ以上であることが好ましい。図２および図４に示されるように、第１の端面ＬＳ１から突出している第１の内部電極層３１の突出量と、第１のガラス層８０Ａの内周側の部分の厚みを略一致させてもよい。本実施形態においては、第１の端面側下地電極層５１Ａは、第１の端面ＬＳ１に露出している第１の内部電極層３１の全てと第１のガラス層８０Ａの全てを覆っている。

第２のガラス層８０Ｂは、図５Ｂに示されるように、第２の端面ＬＳ２において、第２の領域ＬＳ２Ｅの周囲を囲うように配置さている。本実施形態においては、第２のガラス層８０Ｂは、第２の領域ＬＳ２Ｅの周囲を囲む額縁形状である。第２の端面ＬＳ２に位置する第２のガラス層８０Ｂの長さ方向Ｌの厚みは、０．１μｍ以上であることが好ましい。例えば、第２のガラス層８０Ｂの内周側の部分の厚みは、０．１μｍ以上１μｍ以下である。例えば、額縁形状の第２のガラス層８０Ｂの内周側の部分の厚みが、０．１μｍ以上であることが好ましい。図２に示されるように、第２の端面ＬＳ２から突出している第２の内部電極層３２の突出量と、第２のガラス層８０Ｂの内周側の部分の厚みを略一致させてもよい。本実施形態においては、第２の端面側下地電極層５１Ｂは、第２の端面ＬＳ２に露出している第２の内部電極層３２の全てと第２のガラス層８０Ｂの全てを覆っている。なお、本実施形態においては、第２のガラス層８０Ｂの形状は、第１のガラス層８０Ａの形状と略同じであるが、積層方向Ｔにおいて、内部電極層３０の積層ピッチ１ピッチ分、ずれた位置に配置されている。

積層体１０の誘電体層２０とガラス成分は密着性が高い。よって、誘電体層２０と金属成分の界面よりも、誘電体層２０とガラス成分の界面の方が、隙間が生じにくい。よって、第１のガラス層８０Ａを、少なくとも第１の領域ＬＳ１Ｅの周囲を囲うように配置し、かつ、第２のガラス層８０Ｂを、少なくとも第２の領域ＬＳ２Ｅの周囲を囲うように配置することにより、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂと、積層体１０との間に存在する微小な隙間からめっき液などの水分が内部電極層３０まで浸入することを防止することができる。さらに、本実施形態にあるように、第１のガラス層８０Ａおよび第２のガラス層８０Ｂの厚みを０．１μｍ以上とすることにより、外部からの水分の浸入による積層体１０の絶縁劣化を抑制する効果を高めることができる。

なお、第１のガラス層８０Ａおよび第２のガラス層８０Ｂの厚みは、以下の方法により測定される。まず、積層セラミックコンデンサ１の幅方向Ｗの中心位置のＬＴ断面が露出するように、積層セラミックコンデンサ１を幅方向Ｗに研磨を行う。その後、走査型電子顕微鏡（ＳＥＭ）による断面観察を行い、第１のガラス層８０Ａおよび第２のガラス層８０Ｂの厚みを測定する。第１のガラス層８０Ａの厚みは、積層体１０の第１の端面ＬＳ１から、第１のガラス層８０Ａと第１の端面側下地電極層５１Ａの界面までの、長さ方向Ｌの距離である。断面の中で、最も距離が長い部分を、第１のガラス層８０Ａの厚みとする。第２のガラス層８０Ｂの厚みは、積層体１０の第２の端面ＬＳ２から、第２のガラス層８０Ｂと第２の端面側下地電極層５１Ｂの界面までの、長さ方向Ｌの距離である。断面の中で、最も距離が長い部分を、第２のガラス層８０Ｂの厚みとする。

第１のガラス層８０Ａおよび第２のガラス層８０Ｂは、酸化ケイ素を主成分とするものであることが好ましい。第１のガラス層８０Ａおよび第２のガラス層８０Ｂの形成方法は、特に限定されない。例えば、第１のガラス層８０Ａおよび第２のガラス層８０Ｂは、ガラスコーティング溶液が塗布またはディッピングされた後、熱処理が加えられることにより形成されてもよい。あるいは、第１のガラス層８０Ａおよび第２のガラス層８０Ｂは、スパッタリング法により形成されてもよい。

なお、積層体１０と外部電極４０を含む積層セラミックコンデンサ１の長さ方向Ｌの寸法をＬ寸法とすると、Ｌ寸法は、０．２ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ１の積層方向Ｔの寸法をＴ寸法とすると、Ｔ寸法は、０．１ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ１の幅方向Ｗの寸法をＷ寸法とする。Ｗ寸法は、０．１ｍｍ以上１０ｍｍ以下であることが好ましい。

次に、本実施形態の積層セラミックコンデンサ１の製造方法について説明する。

誘電体層２０用の誘電体シートおよび内部電極層３０用の導電性ペーストが準備される。誘電体シートおよび内部電極用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってもよい。

誘電体シート上に、内部電極層３０用の導電性ペーストが、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、第１の内部電極層３１のパターンが形成された誘電体シートおよび、第２の内部電極層３２のパターンが形成された誘電体シートが準備される。

内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第１の側面ＴＳ１側の第１の側面側外層部１２となる部分が形成される。その上に、第１の内部電極層３１のパターンが印刷された誘電体シートおよび第２の内部電極層３２のパターンが印刷された誘電体シートが順次積層されることにより、内層部１１となる部分が形成される。この内層部１１となる部分の上に、内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第２の側面ＴＳ２側の第２の側面側外層部１３となる部分が形成される。これにより、積層シートが作製される。

積層シートが静水圧プレスなどの手段により積層方向Ｔにプレスされることにより、積層ブロックが作製される。

積層ブロックが所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みがつけられてもよい。

積層チップが焼成されることにより、積層体１０が作製される。焼成温度は、誘電体層２０積層チップや内部電極層３０の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。

なお、本実施形態においては、第１の内部電極層３１の第１の引き出し部３１Ｂは、第１の端面ＬＳ１から突出している。また、第２の内部電極層３２の第２の引き出し部３２Ｂは、第２の端面ＬＳ２から突出している。この突出部は、積層チップまたは積層体１０の第１の端面ＬＳ１および第２の端面ＬＳ２に対して選択的エッチングを行うことにより、形成されてもよい。あるいは、後述の第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂとなる導電性ペーストに、焼き付け処理時に内部電極層３０に析出する金属を配合してもよい。この場合、導電性ペーストを焼き付ける際に、内部電極層３０の体積が増大し、内部電極層３０の突出部が形成される。

積層体１０に、第１のガラス層８０Ａおよび第２のガラス層８０Ｂが形成される。本実施形態においては、第１のガラス層８０Ａおよび第２のガラス層８０Ｂは、ガラスコーティング溶液が塗布された後、熱処理が加えられることにより形成されている。ガラスコーティング溶液としては、パーヒドロポリシラザンを主成分としたガラスコーティング溶液を用いてもよい。第１のガラス層８０Ａおよび第２のガラス層８０Ｂを設けない部分には、予めマスキング処理を行うことが好ましい。これにより、所望の位置にガラス層を形成することができる。なお、第１のガラス層８０Ａおよび第２のガラス層８０Ｂは、厚めに形成したあと、研磨等によって所望の厚みに調整してもよい。これにより、第１の端面ＬＳ１から突出している第１の内部電極層３１の突出量と、第１のガラス層８０Ａの厚みを略一致させてもよい。また、第２の端面ＬＳ２から突出している第２の内部電極層３２の突出量と、第２のガラス層８０Ｂの厚みを略一致させてもよい。

積層体１０に、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂとなる導電性ペーストが塗布される。本実施形態においては、下地電極層５０は、焼き付け層である。ガラス成分と金属とを含む導電性ペーストが、例えばディッピングなどの方法により、積層体１０に塗布される。導電性ペーストは、積層体１０の第１の端面ＬＳ１を覆い、かつ４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２の第１の端面ＬＳ１側の部分を覆うように塗布される。また、導電性ペーストは、積層体１０の第２の端面ＬＳ２を覆い、かつ４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２の第２の端面ＬＳ２側の部分を覆うように塗布される。

このとき、４つの稜線部Ｅ１および４つの稜線部Ｅ２には導電性ペーストが塗布されないように、第１の分断領域９０Ａおよび第２の分断領域９０Ｂにマスキング処理を行ってもよい。あるいは、４つの稜線部Ｅ１および４つの稜線部Ｅ２にも導電性ペーストを塗布した上で、導電性ペーストの乾燥後、バレル研磨処理により４つの稜線部Ｅ１および４つの稜線部Ｅ２に塗布されている導電性ペーストを除去してもよい。これにより、積層体１０の４つの稜線部Ｅ１および４つの稜線部Ｅ２が露出し、第１の分断領域９０Ａおよび第２の分断領域９０Ｂが形成される。第１の分断領域９０Ａおよび第２の分断領域９０Ｂの大きさについては、マスキングの大きさまたはバレル研磨処理の処理時間等のバレル研磨条件を調整することによって、調整することができる。なお、バレル研磨処理を行う場合、導電性ペーストを除去すると同時に、積層体１０の４つの稜線部Ｅ１および４つの稜線部Ｅ２に丸みが与えることもできる。またこのバレル研磨処理によって、積層体１０の角部についても露出させて、角部に丸みを与えることもできる。

その後、焼き付け処理が行われ、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂが形成される。この時の焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。

その後、第１の下地電極層５０Ａの表面に、第１のめっき層７０Ａが形成される。また、第２の下地電極層５０Ｂの表面に、第２のめっき層７０Ｂが形成される。本実施形態では、めっき層として、Ｎｉめっき層およびＳｎめっき層が形成される。Ｎｉめっき層およびＳｎめっき層は、例えばバレルめっき法により、順次形成される。

本実施形態においては、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂの表面のみにめっきが形成されるように、めっき処理の条件を調整する。すなわち、第１の分断領域９０Ａに位置する積層体１０の４つの稜線部Ｅ１および第２の分断領域９０Ｂに位置する積層体１０の４つの稜線部Ｅ２にはめっきが形成されないように、めっき処理の条件を調整する。

なお、前述の第１のガラス層８０Ａが存在することにより、このめっき処理時において、めっき液が、積層体１０の稜線部Ｅ１付近の積層体の露出部から第１の領域ＬＳ１Ｅに浸入することを抑制することができる。また、前述の第２のガラス層８０Ｂが存在することにより、めっき液が、積層体１０の稜線部Ｅ２付近の積層体の露出部から第２の領域ＬＳ２Ｅに浸入することを抑制することができる。よって、めっき液の浸入による積層体の絶縁劣化を抑制することができる。

以上の製造方法により、積層セラミックコンデンサ１が製造される。

以上のように、本実施形態の積層セラミックコンデンサ１の製造方法は、積層体１０の少なくとも第１の領域ＬＳ１Ｅの周囲を囲うように第１のガラス層８０Ａを形成し、かつ積層体１０の少なくとも第２の領域ＬＳ２Ｅの周囲を囲うように第２のガラス層８０Ｂを形成するガラス層形成工程と、下地電極層として、第１の端面側下地電極層５１Ａ、第１の側面側下地電極層５２Ａ、第２の端面側下地電極層５１Ｂ、および第２の側面側下地電極層５２Ｂを形成する下地電極層形成工程と、下地電極層の表面にめっき層を形成するめっき層形成工程と、を含んでいる。

本実施形態の積層セラミックコンデンサ１によれば、以下の効果を奏する。

（１）本実施形態に係る積層セラミックコンデンサ１は、積層された複数の誘電体層２０と積層された複数の内部電極層３０とを含み、積層方向Ｔに相対する第１の側面ＴＳ１および第２の側面ＴＳ２と、積層方向Ｔに直交する幅方向Ｗに相対する第３の側面ＷＳ１および第４の側面ＷＳ２と、積層方向Ｔおよび幅方向Ｗに直交する長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、を含む積層体１０と、第１の端面ＬＳ１側に配置される第１の外部電極４０Ａと、第２の端面ＬＳ２側に配置される第２の外部電極４０Ｂと、を有する積層セラミックコンデンサ１であって、複数の内部電極層３０は、第１の端面ＬＳ１に引き出される複数の第１の内部電極層３１と、第２の端面ＬＳ２に引き出される複数の第２の内部電極層３２とを有し、第１の外部電極４０Ａは、第１の下地電極層５０Ａと、第１の下地電極層５０Ａ上に配置される第１のめっき層７０Ａとを有し、第２の外部電極４０Ｂは、第２の下地電極層５０Ｂと、第２の下地電極層５０Ｂ上に配置される第２のめっき層７０Ｂとを有し、第１の端面ＬＳ１における、複数の第１の内部電極層３１のうち最も第１の側面ＴＳ１側に位置する第１の内部電極層３１１と複数の第１の内部電極層３１のうち最も第２の側面ＴＳ２側に位置する第１の内部電極層３１５とに挟まれる領域を第１の領域ＬＳ１Ｅとし、第２の端面ＬＳ２における、複数の第２の内部電極層３２のうち最も第１の側面ＴＳ１側に位置する第２の内部電極層３２１と複数の第２の内部電極層３２のうち最も第２の側面ＴＳ２側に位置する第２の内部電極層３２５とに挟まれる領域を第２の領域ＬＳ２Ｅとしたとき、第１の端面ＬＳ１には、少なくとも第１の領域ＬＳ１Ｅの周囲を囲うように第１のガラス層８０Ａが配置され、第２の端面ＬＳ２には、少なくとも第２の領域ＬＳ２Ｅの周囲を囲うように第２のガラス層８０Ｂが配置され、第１の下地電極層５０Ａは、第１の端面ＬＳ１に露出している第１の内部電極層３１および第１のガラス層８０Ａの少なくとも一部を覆う第１の端面側下地電極層５１Ａと、第１の端面側下地電極層５１Ａとは第１の分断領域９０Ａにより分断されて配置され、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２のうちの少なくとも１つの側面の第１の端面ＬＳ１側の一部を覆う第１の側面側下地電極層５２Ａとを有し、第２の下地電極層５０Ｂは、第２の端面ＬＳ２に露出している第２の内部電極層３２および第２のガラス層８０Ｂの少なくとも一部を覆う第２の端面側下地電極層５１Ｂと、第２の端面側下地電極層５１Ｂとは第２の分断領域９０Ｂにより分断されて配置され、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２のうちの少なくとも１つの側面の第２の端面ＬＳ２側の一部を覆う第２の側面側下地電極層５２Ｂと、を有する。これにより、熱応力を緩和し、積層体１０のクラックの発生を抑制しつつ、外部からの水分の浸入による積層体１０の絶縁劣化を抑制することが可能となる。

なお、第１の下地電極層５０Ａが、上述の第１の端面側下地電極層５１Ａと、第１の端面側下地電極層５１Ａとは第１の分断領域９０Ａにより分断されて配置され、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２のうちの少なくとも１つの側面の第１の端面ＬＳ１側の一部を覆う第１の側面側下地電極層５２Ａとを有し、第２の下地電極層５０Ｂが、上述の第２の端面側下地電極層５１Ｂと、第２の端面側下地電極層５１Ｂとは第２の分断領域９０Ｂにより分断されて配置され、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２のうちの少なくとも１つの側面の第２の端面ＬＳ２側の一部を覆う第２の側面側下地電極層５２Ｂと、を有する。これにより、第１の端面側下地電極層５１Ａおよび第２の端面側下地電極層５１Ｂのみしか存在しない場合にくらべて、積層セラミックコンデンサ１の基板実装性が高まる。さらに、本実施形態のように、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２全てに下地電極層を設ける構成であれば、より基板実装性が高まる。また、下地電極層となる導電性ペーストをディッピングする工程等が容易となる。

なお、本実施形態においては、第１のガラス層８０Ａが、第１の領域ＬＳ１Ｅの周囲のみに配置されている。また、第２のガラス層８０Ｂが、第２の領域ＬＳ２Ｅの周囲のみに配置されている。これにより、第１のガラス層８０Ａおよび第２のガラス層８０Ｂとなる原料を付着させる範囲および量を最小化することができる。

なお、第１の内部電極層３１の第１の引き出し部３１Ｂは、第１の端面ＬＳ１から突出していることが好ましいが、第１の内部電極層３１の第１の引き出し部３１Ｂは、第１の端面ＬＳ１から突出していなくてもよい。また、第２の内部電極層３２の第２の引き出し部３２Ｂは、第２の端面ＬＳ２から突出していることが好ましいが、第２の内部電極層３２の第２の引き出し部３２Ｂは、第２の端面ＬＳ２から突出していなくてもよい。

＜第２実施形態＞
以下、本発明の第２実施形態に係る積層セラミックコンデンサ１について説明する。なお、以下の説明において、第１実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図６は、本実施形態の積層セラミックコンデンサ１の外観斜視図である。図７は、図６に示す積層セラミックコンデンサ１のＶＩＩ−ＶＩＩ線に沿った断面図である。図８は、図７に示す積層セラミックコンデンサ１のＶＩＩＩ−ＶＩＩＩ線に沿った断面図である。

本実施形態の積層セラミックコンデンサ１は、第１のめっき層７０Ａおよび第２のめっき層７０Ｂが設けられている領域が、第１実施形態と異なる。また、本実施形態の積層セラミックコンデンサ１は、第１のガラス層８０Ａおよび第２のガラス層８０Ｂが設けられている領域が、第１実施形態と異なる。

第１実施形態においては、第１の分断領域９０Ａに位置する積層体１０の４つの稜線部Ｅ１には第１のめっき層７０Ａが設けられていなかった。また、第２の分断領域９０Ｂに位置する積層体１０の４つの稜線部Ｅ２には第２のめっき層７０Ｂが設けられていなかった。本実施形態においては、図６〜８に示すように、第１のめっき層７０Ａは、第１の端面側下地電極層５１Ａおよび第１の側面側下地電極層５２Ａに加えて、第１の分断領域９０Ａを覆うように配置されている。また、第２のめっき層７０Ｂは、第２の端面側下地電極層５１Ｂおよび第２の側面側下地電極層５２Ｂに加えて、第２の分断領域９０Ｂを覆うように配置されている。

より具体的には、第１のめっき層７０Ａは、第１の端面側めっき層７１Ａおよび第１の側面側めっき層７２Ａに加えて、第１の連結めっき層７３Ａを備える。第１の連結めっき層７３Ａは、第１の分断領域９０Ａに位置する積層体１０の４つの稜線部Ｅ１を覆うように設けられている。第１の連結めっき層７３Ａは、第１の端面側めっき層７１Ａと第１の側面側めっき層７２Ａを連結している。

第２のめっき層７０Ｂは、第２の端面側めっき層７１Ｂおよび第２の側面側めっき層７２Ｂに加えて、第２の連結めっき層７３Ｂを備える。第２の連結めっき層７３Ｂは、第２の分断領域９０Ｂに位置する積層体１０の４つの稜線部Ｅ２を覆うように設けられている。第２のめっき層７０Ｂは、第２の端面側めっき層７１Ｂと第２の側面側めっき層７２Ｂを連結している。

次に、本実施形態の第１のガラス層８０Ａおよび第２のガラス層８０Ｂについて説明する。

図９Ａは、仮想的な矢視図であって、積層セラミックコンデンサ１から外部電極４０を除外した場合における、図７に示す積層セラミックコンデンサ１の仮想的なＩＸＡ−ＩＸＡ線矢視図である。

図９Ｂは、仮想的な矢視図であって、積層セラミックコンデンサ１から外部電極４０を除外した場合における、図７に示す積層セラミックコンデンサ１の仮想的なＩＸＢ−ＩＸＢ線矢視図である。

本実施形態においては、第１のガラス層８０Ａは、図７、図９Ａに示すように、第１の領域ＬＳ１Ｅの周囲に加えて、第１の領域ＬＳ１Ｅ内の誘電体層２０上にも配置されている。そして、本実施形態においても、第１の内部電極層３１の第１の引き出し部３１Ｂは、第１の端面ＬＳ１から突出している。よって、第１の内部電極層３１は、第１のガラス層８０Ａを貫通して第１の下地電極層５０Ａと接合している。ここで、本実施形態においても、第１の端面ＬＳ１に位置する第１のガラス層８０Ａの長さ方向Ｌの厚みは、０．１μｍ以上であることが好ましい。図７および図８に示されるように、第１の端面ＬＳ１から突出している第１の内部電極層３１の突出量と、第１のガラス層８０Ａの厚みを略一致させてもよい。

本実施形態においては、第２のガラス層８０Ｂは、図７、図８、図９Ｂに示すように、第２の領域ＬＳ２Ｅの周囲に加えて、第２の領域ＬＳ２Ｅ内の誘電体層２０上にも配置されている。そして、第２の内部電極層３２の第２の引き出し部３２Ｂは、第２の端面ＬＳ２から突出している。よって、第２の内部電極層３２は、第２のガラス層８０Ｂを貫通して第２の下地電極層５０Ｂと接合している。ここで、本実施形態においても、第２の端面ＬＳ２に位置する第２のガラス層８０Ｂの長さ方向Ｌの厚みは、０．１μｍ以上であることが好ましい。図７に示されるように、第２の端面ＬＳ２から突出している第２の内部電極層３２の突出量と、第２のガラス層８０Ｂの内周側の部分の厚みを略一致させてもよい。

本実施形態の積層セラミックコンデンサ１は、第１実施形態における製造方法に準じた方法により製造することができる。ただし、本実施形態においては、第１の分断領域９０Ａおよび第２の分断領域９０Ｂにもめっきが形成されるように、めっき処理の条件を調整する。第１の分断領域９０Ａおよび第２の分断領域９０Ｂにおいては、積層体１０の誘電体層２０が露出しているが、この露出している領域は大きくないため、めっき処理の条件を調整することにより、第１の分断領域９０Ａおよび第２の分断領域９０Ｂにもめっきを形成することができる。

第１のガラス層８０Ａおよび第２のガラス層８０Ｂは、第１実施形態と同様、ガラスコーティング溶液が塗布またはディッピングされた後、熱処理が加えられることにより形成されてもよい。あるいは、第１のガラス層８０Ａおよび第２のガラス層８０Ｂは、スパッタリング法により形成されてもよい。あるいは、第１のガラス層８０Ａおよび第２のガラス層８０Ｂは、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂとなる導電性ペーストに含まれるガラス成分によって形成されてもよい。ガラス成分が軟化しやすくするために、導電性ペーストに、リチウムを含む溶液を添加してもよい。第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂの焼き付け処理時に、ガラス成分が軟化して積層体１０の表面側に流動し、積層体１０の第１の端面ＬＳ１および第２の端面ＬＳ２に、第１のガラス層８０Ａおよび第２のガラス層８０Ｂが形成される。

なお、焼き付け処理後の第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂに含まれるガラス量は、１８％以下であることが好ましい。

第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂに含まれるガラスの量は、以下の方法により測定される。まず、積層セラミックコンデンサ１の幅方向Ｗの中心位置のＬＴ断面が露出するように、積層セラミックコンデンサ１を幅方向Ｗに研磨を行う。その後、走査型電子顕微鏡（ＳＥＭ）により、第１の端面ＬＳ１に配置されている第１の下地電極層５０Ａおよび第２の端面ＬＳ２に配置されている第２の下地電極層５０Ｂの断面観察を行い、画像の２値化処理を行う。この処理においては、画像を２値化できるソフトウェアを用いて、ガラス部分とガラス以外の部分が明確に分かれるように２値化範囲を調整し、２値化処理の結果を取得する。このとき、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂを対象として、３０μｍ×３０μｍ以上の範囲において２値化処理を行うことが好ましい。２値化処理を行った後、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂ以外の部分は範囲指定外とし、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂの部分のみを対象とした２値化処理の結果を読み取る。この２値化処理の結果により得られた、指定範囲全体に対するガラス部分の面積率の結果を、ガラス量として規定する。

なお、焼き付け処理後の第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂ中のガラスドメインのサイズは６０μｍ^２以下であることが好ましい。これにより、耐湿信頼性を確保しやすくなる。

第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂ中のガラスドメインのサイズは、以下の方法により測定される。まず、積層セラミックコンデンサ１の幅方向Ｗの中心位置のＬＴ断面が露出するように、積層セラミックコンデンサ１を幅方向Ｗに研磨を行う。その後、走査型電子顕微鏡（ＳＥＭ）により、第１の端面ＬＳ１に配置されている第１の下地電極層５０Ａおよび第２の端面ＬＳ２に配置されている第２の下地電極層５０Ｂの断面観察を行い、画像の２値化処理を行う。この処理においては、画像を２値化できるソフトウェアを用いて、ガラス部分とガラス以外の部分が明確に分かれるように２値化範囲を調整し、２値化処理の結果を取得する。このとき、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂを対象として、３０μｍ×３０μｍ以上の範囲において２値化処理を行うことが好ましい。２値化処理を行った後、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂ以外の部分は範囲指定外とし、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂの部分のみを対象とした２値化処理の結果を読み取る。この２値化処理の結果により、各ガラス部分の面積を算出する。このガラス部分の面積の最大値を、ガラスドメインのサイズとして規定する。

本実施形態の積層セラミックコンデンサ１によれば、上記（１）に加えて、以下の効果を奏する。

（２）本実施形態の第１のガラス層８０Ａは、第１の領域ＬＳ１Ｅの周囲に加えて、第１の領域ＬＳ１Ｅ内の誘電体層２０上にも配置されており、第２のガラス層８０Ｂは、第２の領域ＬＳ２Ｅの周囲に加えて、第２の領域ＬＳ２Ｅ内の誘電体層２０上にも配置されている。これにより、外部からの水分の浸入による積層体１０の絶縁劣化を抑制する効果が高まる。

（３）本実施形態の第１の内部電極層３１は、第１のガラス層８０Ａを貫通して第１の下地電極層５０Ａと接合しており、第２の内部電極層３２は、第２のガラス層８０Ｂを貫通して第２の下地電極層５０Ｂと接合している。これにより、外部からの水分の浸入による積層体１０の絶縁劣化を抑制しつつ、内部電極層３０と外部電極４０の電気的導通を高めることができる。

（４）本実施形態の第１のめっき層７０Ａは、第１の端面側下地電極層５１Ａおよび第１の側面側下地電極層５２Ａに加えて、第１の分断領域９０Ａを覆うように配置されており、第２のめっき層７０Ｂは、第２の端面側下地電極層５１Ｂおよび第２の側面側下地電極層５２Ｂに加えて、第２の分断領域９０Ｂを覆うように配置されている。これにより、積層セラミックコンデンサ１の基板実装性がさらに高まる。

＜第３実施形態＞
以下、本発明の第３実施形態に係る積層セラミックコンデンサ１について説明する。なお、以下の説明において、第２実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図１０は、本実施形態の積層セラミックコンデンサ１の断面図であって、第２実施形態の図７に対応する断面図である。図１１は、図１０に示す積層セラミックコンデンサ１のＸＩ−ＸＩ線に沿った断面図である。図１２は、図１０に示す積層セラミックコンデンサ１のＸＩＩ−ＸＩＩ線に沿った断面図である。

本実施形態の積層セラミックコンデンサ１は、第１のガラス層８０Ａおよび第２のガラス層８０Ｂが設けられている領域が、第１実施形態および第２実施形態と異なる。

第２実施形態においては、第１のガラス層８０Ａは、第１の領域ＬＳ１Ｅの周囲に加えて、第１の領域ＬＳ１Ｅ内の誘電体層２０上にも配置されていた。本実施形態においては、さらに、第１のガラス層８０Ａは、第１の領域ＬＳ１Ｅの周囲から、第１の分断領域９０Ａの少なくとも一部までを連続的に覆っている。より詳細には、第１のガラス層８０Ａは、積層体１０の第１の領域ＬＳ１Ｅの周囲から、積層体１０における、第１の側面側下地電極層５２Ａが設けられている部分までを連続的に覆っている。そして、第１のめっき層７０Ａは、第１の端面側下地電極層５１Ａおよび第１の側面側下地電極層５２Ａに加えて、第１の分断領域９０Ａに形成された第１のガラス層８０Ａを覆うように配置されている。また、第２実施形態においては、第２のガラス層８０Ｂは、第２の領域ＬＳ２Ｅの周囲に加えて、第２の領域ＬＳ２Ｅ内の誘電体層２０上にも配置されていた。本実施形態においては、さらに、第２のガラス層８０Ｂは、第２の領域ＬＳ２Ｅの周囲から、第２の分断領域９０Ｂの少なくとも一部までを連続的に覆っている。より詳細には、第２のガラス層８０Ｂは、積層体１０の第２の領域ＬＳ２Ｅの周囲から、積層体１０における、第２の側面側下地電極層５２Ｂが設けられている部分までを連続的に覆っている。そして、第２のめっき層７０Ｂは、第２の端面側下地電極層５１Ｂおよび第２の側面側下地電極層５２Ｂに加えて、第２の分断領域９０Ｂに形成された第２のガラス層８０Ｂを覆うように配置されている。

第１のガラス層８０Ａおよび第２のガラス層８０Ｂは、ガラスコーティング溶液が塗布またはディッピングされた後、熱処理が加えられることにより形成されてもよい。あるいは、第１のガラス層８０Ａおよび第２のガラス層８０Ｂは、スパッタリング法により形成されてもよい。あるいは、第１のガラス層８０Ａおよび第２のガラス層８０Ｂは、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂとなる導電性ペーストに含まれるガラス成分によって形成されてもよい。さらには、第１のガラス層８０Ａおよび第２のガラス層８０Ｂは、これらの手法を組み合わせて形成されてもよい。例えば、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂと、積層体１０との間に配置される第１のガラス層８０Ａおよび第２のガラス層８０Ｂは、導電性ペーストに含まれるガラス成分によって形成されてもよく、第１の分断領域９０Ａおよび第２の分断領域９０Ｂに配置される第１のガラス層８０Ａおよび第２のガラス層８０Ｂは、ガラスコーティング溶液による方法またはスパッタリング法により形成されてもよい。

なお、焼き付け処理後の第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂに含まれるガラス量は、１８％以下であることが好ましい。

なお、焼き付け処理後の第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂ中のガラスドメインのサイズは６０μｍ^２以下であることが好ましい。これにより、耐湿信頼性を確保しやすくなる。

なお、本実施形態における第１の分断領域９０Ａおよび第２の分断領域９０Ｂの長さは、第１実施形態と同様、ＳＥＭによる断面観察により測定される。例えば、図１０に示されるＬＴ断面視における第１の側面ＴＳ１側の第１の分断領域９０Ａの長さは、図１０において符号９０Ａが指す破線で示される長さであり、第１の端面ＬＳ１側における下地電極層が途切れている箇所から、第１の側面ＴＳ１側における下地電極層が途切れている箇所までの、第１のガラス層８０Ａと第１のめっき層７０Ａの界面に沿った距離である。他の位置における第１の分断領域９０Ａおよび第２の分断領域９０Ｂの長さも、同様の方法により測定される。

なお、本実施形態においては、第１の分断領域９０Ａおよび第２の分断領域９０Ｂにもめっきが形成されるように、めっき処理の条件を調整する。第１の分断領域９０Ａおよび第２の分断領域９０Ｂにおいては、第１のガラス層８０Ａおよび第２のガラス層８０Ｂが露出しているが、この露出している領域は大きくないため、めっき処理の条件を調整することにより、第１の分断領域９０Ａおよび第２の分断領域９０Ｂにもめっきを形成することができる。

なお、図１０〜図１２に示すように、本実施形態の第１のガラス層８０Ａは、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２全てに配置されている。そして、第１のガラス層８０Ａは、隣接する各側面の間に位置する４つの稜線部Ｅ３を覆うように配置されている。また、第２のガラス層８０Ｂは、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２全てに配置されている。そして、第２のガラス層８０Ｂは、かつ隣接する各側面の間に位置する４つの稜線部Ｅ３を覆うように配置されている。

図１３は、第１のめっき層７０Ａおよび第２のめっき層７０Ｂを形成する前の第３実施形態の積層セラミックコンデンサ１を示す外観斜視図である。

本実施形態の第１の側面側下地電極層５２Ａは、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２全てに配置されている。さらに、第１の側面側下地電極層５２Ａは、隣接する各側面の間に位置する４つの稜線部Ｅ３を覆う第１のガラス層８０Ａを覆うように配置されている。また、第２の側面側下地電極層５２Ｂは、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２全てに配置されている。さらに、第２の側面側下地電極層５２Ｂは、隣接する各側面の間に位置する４つの稜線部Ｅ３を覆う第２のガラス層８０Ｂを覆うように配置されている。

これにより、外部電極４０が形成される範囲が広がり、積層セラミックコンデンサ１の基板実装性をさらに高めることができる。

図１４は、第１のめっき層および第２のめっき層を形成する前の第３実施形態の積層セラミックコンデンサの変形例を示す外観斜視図である。

本変形例においては、第１の側面側下地電極層５２Ａは、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２全てに配置されている。但し、第１の側面側下地電極層５２Ａは、隣接する各側面の間に位置する４つの稜線部Ｅ３には配置されていない。また、第２の側面側下地電極層５２Ｂは、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２全てに配置されている。但し、第２の側面側下地電極層５２Ｂは、隣接する各側面の間に位置する４つの稜線部Ｅ３には配置されていない。

このような変形例の構成の場合、積層セラミックコンデンサ１の基板実装性を高めつつ、積層体１０のクラックの発生を抑制する効果を高めることができる。

本実施形態の積層セラミックコンデンサ１によれば、上記（１）〜（４）に加えて、以下の効果を奏する。

（５）本実施形態の第１のガラス層８０Ａは、第１の領域ＬＳ１Ｅの周囲から、第１の分断領域９０Ａの少なくとも一部までを連続的に覆い、第２のガラス層８０Ｂは、第２の領域ＬＳ２Ｅの周囲から、第２の分断領域９０Ｂの少なくとも一部までを連続的に覆う。これにより、外部からの水分の浸入による積層体１０の絶縁劣化を抑制する効果が高まる。なお、下記（６）の構成とすることにより、外部からの水分の浸入による積層体１０の絶縁劣化を抑制する効果はさらに高まるが、例えば第１のガラス層８０Ａが第１の分断領域９０Ａの途中まで延び、第２のガラス層８０Ｂが第２の分断領域９０Ｂの途中まで延びている構成であっても、外部からの水分の浸入による積層体１０の絶縁劣化を抑制する効果は高まる。

（６）本実施形態の第１のガラス層８０Ａは、積層体１０の第１の領域ＬＳ１Ｅの周囲から、積層体１０における、第１の側面側下地電極層５２Ａが設けられている部分までを連続的に覆い、第２のガラス層８０Ｂは、積層体１０の第２の領域ＬＳ２Ｅの周囲から、積層体１０における、第２の側面側下地電極層５２Ｂが設けられている部分までを連続的に覆う。これにより、外部からの水分の浸入による積層体１０の絶縁劣化を抑制する効果がさらに高まる。

（７）本実施形態の第１のめっき層７０Ａは、第１の端面側下地電極層５１Ａおよび第１の側面側下地電極層５２Ａに加えて、第１の分断領域９０Ａに形成された第１のガラス層８０Ａを覆うように配置されており、第２のめっき層７０Ｂは、第２の端面側下地電極層５１Ｂおよび第２の側面側下地電極層５２Ｂに加えて、第２の分断領域９０Ｂに形成された第２のガラス層８０Ｂを覆うように配置されている。これにより、外部からの水分の浸入による積層体１０の絶縁劣化を抑制する効果をさらに高めつつ、積層セラミックコンデンサ１の基板実装性をさらに高めることができる。

（８）本実施形態の第１のガラス層８０Ａは、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２全てに配置されており、かつ隣接する各側面の間に位置する４つの稜線部Ｅ３を覆うように配置されており、第２のガラス層８０Ｂは、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２全てに配置されており、かつ隣接する各側面の間に位置する４つの稜線部Ｅ３を覆うように配置されている。これにより、外部からの水分の浸入による積層体１０の絶縁劣化を抑制する効果がさらに高まる。

（９）本実施形態の第１の側面側下地電極層５２Ａは、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２全てに配置されており、かつ、４つの稜線部Ｅ３を覆う第１のガラス層８０Ａを覆うように配置され、第２の側面側下地電極層５２Ｂは、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２全てに配置されており、かつ、４つの稜線部Ｅ３を覆う第２のガラス層８０Ｂを覆うように配置されている。これにより、積層セラミックコンデンサ１の基板実装性をさらに高めることができる。

（１０）本実施形態の第１の側面側下地電極層５２Ａは、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２全てに配置されており、かつ、４つの稜線部Ｅ３には配置されておらず、第２の側面側下地電極層５２Ｂは、４つの側面ＴＳ１、ＴＳ２、ＷＳ１、ＷＳ２全てに配置されており、かつ、４つの稜線部Ｅ３には配置されていない。これにより、積層セラミックコンデンサ１の基板実装性を高めつつ、積層体１０のクラックの発生を抑制する効果を高めることができる。

なお、積層セラミックコンデンサ１の構成は、図１〜１４に示す構成に限定されない。例えば、積層セラミックコンデンサ１は、図１５Ａ、図１５Ｂ、図１５Ｃに示すような、２連構造、３連構造、４連構造の積層セラミックコンデンサであってもよい。

図１５Ａに示す積層セラミックコンデンサ１は、２連構造の積層セラミックコンデンサ１であり、内部電極層３０として、第１の内部電極層３３および第２の内部電極層３４に加えて、第１の端面ＬＳ１および第２の端面ＬＳ２のどちらにも引き出されない浮き内部電極層３５を備える。図１５Ｂに示す積層セラミックコンデンサ１は、浮き内部電極層３５として、第１の浮き内部電極層３５Ａおよび第２の浮き内部電極層３５Ｂを備えた、３連構造の積層セラミックコンデンサ１である。図１５Ｃに示す積層セラミックコンデンサ１は、浮き内部電極層３５として、第１の浮き内部電極層３５Ａ、第２の浮き内部電極層３５Ｂおよび第３の浮き内部電極層３５Ｃを備えた、４連構造の積層セラミックコンデンサ１である。このように、内部電極層３０として、浮き内部電極層３５を設けることにより、積層セラミックコンデンサ１は、対向電極部が複数に分割された構造となる。これにより、対向する内部電極層３０間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。よって、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサ１の高耐圧化を図ることができる。なお、本実施形態の積層セラミックコンデンサ１は、４連以上の多連構造であってもよいことはいうまでもない。

なお、積層セラミックコンデンサ１は、２個の外部電極を備える２端子型のものであってもよいし、多数の外部電極を備える多端子型のものであってもよい。

本発明は、上記実施形態の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明している。特に、同様の構成による同様の作用効果については実施形態前には逐次言及していない。

１ 積層セラミックコンデンサ
１０ 積層体
１１ 内層部
１１Ｅ 対向電極部（コンデンサ有効部）
１２ 第１の側面側外層部
１３ 第２の側面側外層部
ＬＳ１ 第１の端面
ＬＳ１Ｅ 第１の領域
ＬＳ２ 第２の端面
ＬＳ２Ｅ 第２の領域
ＴＳ１ 第１の側面
ＴＳ２ 第２の側面
ＷＳ１ 第３の側面
ＷＳ２ 第４の側面
２０ 誘電体層
３０ 内部電極層
３１（３１１、３１２、３１３、３１４、３１４） 第１の内部電極層
３１Ａ 第１の対向部
３１Ｂ 第１の引き出し部
３２（３２１、３２２、３２３、３２４、３２５） 第２の内部電極層
３２Ａ 第２の対向部
３２Ｂ 第２の引き出し部
４０ 外部電極
４０Ａ 第１の外部電極
４０Ｂ 第２の外部電極
５０Ａ 第１の下地電極層
５１Ａ 第１の端面側下地電極層
５２Ａ 第１の側面側下地電極層
５０Ｂ 第２の下地電極層
５１Ｂ 第２の端面側下地電極層
５２Ｂ 第２の側面側下地電極層
７０Ａ 第１のめっき層
７１Ａ 第１の端面側めっき層
７２Ａ 第１の側面側めっき層
７３Ａ 第１の連結めっき層
７０Ｂ 第２のめっき層
７１Ｂ 第２の端面側めっき層
７２Ｂ 第２の側面側めっき層
７３Ｂ 第２の連結めっき層
８０Ａ 第１のガラス層
８０Ｂ 第２のガラス層
９０Ａ 第１の分断領域
９０Ｂ 第２の分断領域
Ｅ１、Ｅ２、Ｅ３ 稜線部
Ｌ 長さ方向
Ｗ 幅方向
Ｔ 積層方向

Claims (10)

1. 積層された複数の誘電体層と積層された複数の内部電極層とを含み、積層方向に相対する第１の側面および第２の側面と、積層方向に直交する幅方向に相対する第３の側面および第４の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
   前記第１の端面側に配置される第１の外部電極と、
   前記第２の端面側に配置される第２の外部電極と、
   を有する積層セラミックコンデンサであって、
   前記複数の内部電極層は、前記第１の端面に引き出される複数の第１の内部電極層と、前記第２の端面に引き出される複数の第２の内部電極層とを有し、
   前記第１の外部電極は、第１の下地電極層と、前記第１の下地電極層上に配置される第１のめっき層とを有し、
   前記第２の外部電極は、第２の下地電極層と、前記第２の下地電極層上に配置される第２のめっき層とを有し、
   前記第１の端面における、前記複数の第１の内部電極層のうち最も第１の側面側に位置する第１の内部電極層と前記複数の第１の内部電極層のうち最も第２の側面側に位置する前記第１の内部電極層とに挟まれる領域を第１の領域とし、
   前記第２の端面における、前記複数の第２の内部電極層のうち最も第１の側面側に位置する第２の内部電極層と前記複数の第２の内部電極層のうち最も第２の側面側に位置する前記第２の内部電極層とに挟まれる領域を第２の領域としたとき、
   前記第１の端面には、少なくとも第１の領域の周囲を囲うように第１のガラス層が配置され、
   前記第２の端面には、少なくとも第２の領域の周囲を囲うように第２のガラス層が配置され、
   前記第１の下地電極層は、前記第１の端面に露出している第１の内部電極層および前記第１のガラス層の少なくとも一部を覆う第１の端面側下地電極層と、当該第１の端面側下地電極層とは第１の分断領域により分断されて配置され、４つの前記側面のうちの少なくとも１つの側面の前記第１の端面側の一部を覆う第１の側面側下地電極層とを有し、
   前記第２の下地電極層は、前記第２の端面に露出している第２の内部電極層および前記第２のガラス層の少なくとも一部を覆う第２の端面側下地電極層と、当該第２の端面側下地電極層とは第２の分断領域により分断されて配置され、４つの前記側面のうちの少なくとも１つの側面の前記第２の端面側の一部を覆う第２の側面側下地電極層と、を有する積層セラミックコンデンサ。
2. 前記第１のガラス層は、前記第１の領域の周囲に加えて、前記第１の領域内の誘電体層上にも配置されており、
   前記第２のガラス層は、前記第２の領域の周囲に加えて、前記第２の領域内の誘電体層上にも配置されている、請求項１に記載の積層セラミックコンデンサ。
3. 前記第１の内部電極層は、前記第１のガラス層を貫通して前記第１の下地電極層と接合しており、
   前記第２の内部電極層は、前記第２のガラス層を貫通して前記第２の下地電極層と接合している、請求項２に記載の積層セラミックコンデンサ。
4. 前記第１のめっき層は、前記第１の端面側下地電極層および前記第１の側面側下地電極層に加えて、前記第１の分断領域を覆うように配置されており、
   前記第２のめっき層は、前記第２の端面側下地電極層および前記第２の側面側下地電極層に加えて、前記第２の分断領域を覆うように配置されている、請求項１〜３のいずれか１項に記載の積層セラミックコンデンサ。
5. 前記第１のガラス層は、前記第１の領域の周囲から、前記第１の分断領域の少なくとも一部までを連続的に覆い、
   前記第２のガラス層は、前記第２の領域の周囲から、前記第２の分断領域の少なくとも一部までを連続的に覆う、請求項１〜４のいずれか１項に記載の積層セラミックコンデンサ。
6. 前記第１のガラス層は、前記積層体の前記第１の領域の周囲から、前記積層体における、前記第１の側面側下地電極層が設けられている部分までを連続的に覆い、
   前記第２のガラス層は、前記積層体の前記第２の領域の周囲から、前記積層体における、前記第２の側面側下地電極層が設けられている部分までを連続的に覆う、請求項５に記載の積層セラミックコンデンサ。
7. 前記第１のめっき層は、前記第１の端面側下地電極層および前記第１の側面側下地電極層に加えて、前記第１の分断領域に形成された前記第１のガラス層を覆うように配置されており、
   前記第２のめっき層は、前記第２の端面側下地電極層および前記第２の側面側下地電極層に加えて、前記第２の分断領域に形成された前記第２のガラス層を覆うように配置されている、請求項６に記載の積層セラミックコンデンサ。
8. 前記第１のガラス層は、前記４つの側面全てに配置されており、かつ隣接する各側面の間に位置する４つの稜線部を覆うように配置されており、
   前記第２のガラス層は、前記４つの側面全てに配置されており、かつ隣接する各側面の間に位置する４つの稜線部を覆うように配置されている、請求項６または請求項７に記載の積層セラミックコンデンサ。
9. 前記第１の側面側下地電極層は、前記４つの側面全てに配置されており、かつ、前記４つの稜線部を覆う前記第１のガラス層を覆うように配置され、
   前記第２の側面側下地電極層は、前記４つの側面全てに配置されており、かつ、前記４つの稜線部を覆う前記第２のガラス層を覆うように配置されている、請求項８に記載の積層セラミックコンデンサ。
10. 前記第１の側面側下地電極層は、前記４つの側面全てに配置されており、かつ、前記４つの稜線部には配置されておらず、
    前記第２の側面側下地電極層は、前記４つの側面全てに配置されており、かつ、前記４つの稜線部には配置されていない、請求項８に記載の積層セラミックコンデンサ。

Images