JP2008300769A - セラミック電子部品及びその製造方法 - Google Patents

セラミック電子部品及びその製造方法 Download PDF

Info

Publication number
JP2008300769A
JP2008300769A JP2007148019A JP2007148019A JP2008300769A JP 2008300769 A JP2008300769 A JP 2008300769A JP 2007148019 A JP2007148019 A JP 2007148019A JP 2007148019 A JP2007148019 A JP 2007148019A JP 2008300769 A JP2008300769 A JP 2008300769A
Authority
JP
Japan
Prior art keywords
sintered body
ceramic sintered
ceramic
electronic component
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007148019A
Other languages
English (en)
Other versions
JP4957394B2 (ja
JP2008300769A5 (ja
Inventor
Shigeo Makita
重雄 蒔田
Takeshi Okura
猛 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007148019A priority Critical patent/JP4957394B2/ja
Publication of JP2008300769A publication Critical patent/JP2008300769A/ja
Publication of JP2008300769A5 publication Critical patent/JP2008300769A5/ja
Application granted granted Critical
Publication of JP4957394B2 publication Critical patent/JP4957394B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】温度変化が与えられた場合であってもセラミック焼結体におけるクラックが生じ難く、しかも外部電極外表面からセラミック焼結体までの電流経路の延長が生じ難くよって等価直列抵抗ESRの増大を招き難い、信頼性に優れたセラミック電子部品を提供する。
【解決手段】セラミック焼結体2の第1,第2の端面2a,2bを覆うように、かつ折り返し部4b,5bを有するように外部電極4,5が形成されており、外部電極4,5は、下地電極11と、第1のメッキ層12と、第2のメッキ層13とこの順序で積層した構造を有し、下地電極11が、外部電極4,5の端面部4a,5aから折り返し部4b,5bに連なる部分に位置している角部を露出させるように形成されており、メッキ層12は、下地電極11及び露出しているセラミック焼結体2の角部2xを覆うように形成されている、セラミック電子部品1。
【選択図】図1

Description

本発明は、例えば積層コンデンサなどのセラミック電子部品及びその製造方法に関し、より詳細には、熱応力を緩和する構造が備えられた外部電極を有する積層セラミック電子部品に関する。
近年、携帯電話機や携帯音楽プレイヤーなどの電子機器において、小型化及び薄型化が進んできている。それに伴って、電子機器に内蔵される配線基板上に、多くの電子部品を高密度に実装することが求められている。このような背景から、電子機器には表面実装タイプの電子部品が主として用いられている。
表面実装タイプの電子部品の実装方法としては、クリーム半田を用いたリフロー工法が多用されている。リフロー工法では、小型化を進めるために、配線基板の両面に電子部品を実装するためにリフロー工法を2回行うことがある。さらに、実装される電子部品の種類に応じて、融点が異なる複数種の半田を用い、リフローを複数回行うこともある。これらのように、リフローの回数が増えると、電子部品に熱応力が加わる機会が増加することとなる。電子部品に熱応力が加わると、電子部品本体と、電子部品本体の外表面に形成されている外部電極との熱膨張収縮差により、電子部品本体に引張応力が加わり、該電子部品本体にクラックが生じることがある。
他方、ヨーロッパのRoHS指令などに代表されるように、電子機器において、有害物質の使用に対する規制が急速に進んでいる。そこで、従来用いられてきたSn−Pb共晶半田に代わり、近年、Pbフリーの半田が広く用いられてきている。
Pbフリーの半田は、一般的に、その融点が比較的高い。例えば、一般的なSn−Pb共晶半田の融点は183℃であるのに対し、Sn−Ag半田、Sn−Ag−Cu半田、Sn−Cu半田またはSn−Zn半田などのPbフリー半田の融点は200〜230℃程度である。従って、Pbフリーの半田を用いて電子部品を実装するためには、リフロー時に従来よりも高い温度に加熱しなければならない。従って、電子部品には、これまで以上の熱応力が加わりがちとなる。
上記のように、近年、電子機器の配線基板に電子部品を実装する際に、電子部品には熱応力が複数回加わったり、大きな熱応力が加わったりしがちであり、そのため熱応力に耐え得る電子部品が強く求められている。
このような要望に応えるチップ型電子部品の一例が下記の特許文献1に開示されている。
図5は、特許文献1に記載のチップ型電子部品を示す略図的部分切欠正面断面図である。チップ型電子部品101は、セラミック焼結体102を有する。セラミック焼結体102内には、複数の内部電極103が形成されている。複数の内部電極103は、セラミック焼結体102の端面102aに引き出されている。端面102a上には外部電極104が形成されており、外部電極104が内部電極103に電気的に接続されている。
外部電極104は、セラミック焼結体102の端面102aを覆うように形成された下地電極104aを有する。下地電極104aは、端面102aから、セラミック焼結体102の上面102b、下面102c及び一対の側面の各一部に至るように形成されている。上記下地電極104a上に、第1中間層104b及び第2中間層104cがこの順序でNiをメッキすることにより形成されている。そして、第2中間層104c上に、半田メッキ層104dが形成されている。
チップ型電子部品101では、第1,第2中間層104b,104cがNiメッキ層により形成されている。Niメッキ層同士の層間密着性は比較的低い。そのため、セラミック焼結体102と、外部電極104との間に熱膨張差による歪みが生じたとしても、第1,第2中間層104b,104c間において部分的な剥離が生じることにより該熱膨張差に基づく熱応力が吸収される。そのため、セラミック焼結体102のクラックを防止することができる。
なお、下記の特許文献2には、複数の層を積層してなる外部電極を有する電子部品が開示されている。ここでは、外部電極表面に形成された吸湿防止層の一部が電子部品本体の一部を露出するように設けられており、該吸湿防止層を覆うように、かつ吸湿防止層が設けられておらず下地の電子部品本体表面が露出されている部分をも覆うように第2層目として、抵抗体層を形成した構造が開示されている。もっとも、吸湿防止層は、抵抗体層への水分の侵入を防止するために設けられているものにすぎず、このような抵抗体層を有しない外部電極では、本質的に上記吸湿防止層を設ける必然性はない。
すなわち、特許文献2に記載の電子部品は、解決すべき技術的課題及び本質的な構成において後述の本発明とは全く異なるものである。
特開2000−30971号公報 特開2005−236161号公報
特許文献1に記載のチップ型電子部品101では、セラミック焼結体102のクラックが上記のようにして防止され得るが、外部電極104において、部分的な上記剥離が生じる。第1,第2中間層104b,104c間において部分的に剥離すると、この剥離部分を避けて電流が流れることとなる。すなわち、電流経路は、最外層104dから、第2中間層104cに至り、第2中間層104cと、第1中間層104bとが剥離していない部分に向かって第2中間層104b内を電流が流れる。電流は、第1,第2の中間層104b,104cが剥離していない部分を経て第1中間層104bに流れ、最終的に下地電極104aを介して内部電極103に至ることとなる。そのため、最外層104dからセラミック焼結体102までの電流経路が上記剥離部分を避ける分だけ長くならざるを得なかった。従って、等価直列抵抗ESRが増大するという問題があった。
本発明の目的は、上述した従来技術の欠点を解消し、外部電極における電流経路の延長を招くことなく、すなわち等価直列抵抗の上昇をさほど招くことなく、熱応力によるセラミック焼結体のクラックを確実に防止し得るセラミック電子部品及びその製造方法を提供することにある。
本発明によれば、対向し合う一対の端面と、該一対の端面を結んでおりかつ対向し合っている一対の主面と、前記一対の端面を結んでおりかつ対向し合っている一対の側面とを有する直方体状のセラミック焼結体と、前記セラミック焼結体の各端面を覆うように形成された端面部と、前記端面部に連ねられており、かつ前記一対の主面及び前記一対の側面の内少なくとも1つの面に至る折り返し部とを有する一対の外部電極とを備え、前記各外部電極が、前記セラミックス焼結体表面に形成された下地電極と、前記下地電極上に形成されたメッキ層とを有し、前記下地電極が、前記セラミック焼結体の複数の角部の内、前記外部電極の前記端面部から前記折り返し部に連なる部分に位置している角部を露出させるように形成されており、前記メッキ層は、前記下地電極及び露出している前記角部を覆うように形成されている、セラミック電子部品が提供される。
本願発明者は上記セラミック焼結体において熱膨張差に基づく応力に応じてクラックが生じる現象を鋭意検討したところ、応力は外部電極の折り返し部の先端付近のセラミック焼結体部分に集中し、該折り返し部先端への応力集中には、折り返し部に連なっているセラミック焼結体の角部及び稜線部上における下地電極とセラミック焼結体との熱膨張差、特に角部における両者の熱膨張差が大きく影響していることが確認された。従って、本発明では、上記のように、下地電極が外部電極の折り返し部に連なる角部を除いて形成されているため、該角部においては、下地電極とセラミック焼結体との熱膨張差による応力が生じ難い。そのため、外部電極の折り返し部の先端への応力集中を緩和することが可能とされている。
本発明に係るセラミック電子部品では、好ましくは、前記下地電極が、前記セラミック焼結体の前記露出されている角部だけでなく、前記セラミック焼結体の端面と、前記折り返し部が設けられている側面または主面とのなす稜線部分をも露出させるように形成されている。この場合には、稜線部分を露出するように下地電極が形成されることになるため、下地電極とセラミック焼結体との熱膨張差による歪みによる応力が外部電極の繰り返し部の先端に集中することを、より効果的に緩和することが可能となり、それによってセラミック焼結体のクラックをより確実に抑制することが可能となる。
本発明に係るセラミック電子部品では、好ましくは、前記セラミック焼結体が、積層された複数のセラミック層と、複数のセラミック層の間の少なくとも一部の層間に配置された複数の内部電極とを有し、前記複数の内部電極が、前記一対の端面の内の一方または他方の端面に引き出されて前記外部電極の前記下地電極に電気的に接続されている。この場合には、本発明に従って、耐熱応力性に優れた積層セラミック電子部品を提供することが可能となる。
本発明に係るセラミック電子部品では、好ましくは、前記セラミック焼結体の前記角部が丸みを帯びるように形成され、より好ましくは、セラミック焼結体の稜線部分が丸みを帯びるよう形成されている。その場合には、セラミック焼結体の割れ・欠けが防止されるとともに、丸み部分で応力が分散されてセラミック焼結体におけるクラックがより確実に抑制される。
本発明に係るセラミック電子部品では、下地電極は様々な材料から形成され得るが、本発明のある特定の局面では、上記メッキ層よりも厚みの厚い厚膜電極からなる。厚膜電極からなる場合、セラミック焼結体との熱膨張差による応力が電極折り返し部により一層大きく加わりがちとなるが、本発明に従って、外部電極の折り返し部の先端への加わる応力集中を効果的に緩和することができる。
また、厚膜電極は、本発明の特定の局面では、導電ペーストの焼き付けにより形成された導電膜からなる。導電ペーストの焼き付けにより形成された導電膜の熱膨張係数は、セラミック焼結体の熱膨張係数よりも一般的に大きいが、本発明に従って、上記繰り返し部に加わる応力集中を確実に小さくし、セラミック焼結体のクラックを抑制することができる。
本発明に係るセラミック電子部品では、メッキ層は、単一のメッキ層から形成されていてもよいが、メッキ層は、前記下地電極上に形成された第1のメッキ層と、前記第1のメッキ層上に形成された第2のメッキ層とを備えていてもよい。この場合、下地電極及び第1,第2のメッキ層を構成する金属材料は特に限定されないが、本発明の他の特定の局面では、下地電極はCuまたはAgを含み、第1のメッキ層がNiを含む。この場合には、第1のメッキ層により、下地電極の半田食われを防止することができる。
また、第2のメッキ層は、好ましくは、Sn、Pd、Au、ZnまたはCuを含む。この場合には、第2のメッキ層が半田付性に優れているため、外部電極をリフロー工法などにより容易にかつ確実に半田により実装することができる。
本発明に係るセラミック電子部品の製造方法は、対向し合う一対の端面と、該一対の端面を結んでおり、対向し合う一対の主面と、前記一対の端面を結んでおり対向し合う一対の側面とを有するセラミック焼結体を用意する工程と、前記セラミック焼結体の前記一対の端面のそれぞれにおいて各端面を覆うようにかつ前記主面及び前記側面の内少なくとも1つの面に至るように導電ペーストを塗布する工程と、塗布された前記導電ペーストを乾燥する工程と、前記セラミック焼結体の少なくとも1つの角部においてセラミック焼結体を露出させるように前記導電ペーストの一部を除去する工程と、前記導電ペーストを焼き付けて下地電極を形成する工程と、前記下地電極を覆うように、かつ前記セラミック焼結体の露出された角部を覆うようにメッキ層を形成する工程とを備える。
本発明に係るセラミック電子部品の製造方法のある特定の局面では、前記セラミック焼結体の角部を露出させるように導電ペーストを除去するに際し、前記セラミック焼結体をバレル研磨し、それによって、角部を露出させるとともに、セラミック焼結体の角部に丸みが与えられる。従って、角部に丸みが与えられるため、セラミック焼結体の割れ・欠けが防止されるとともに、丸み部分で応力が分散されてセラミック焼結体におけるクラックをより確実に抑制することができ、かつ角部に丸みをバレル研磨により与える工程において同時に角部を露出させることができる。
より好ましくは、前記バレル研磨に際し、前記セラミック焼結体の前記端面と、前記主面及び側面とのなす稜線部分において前記導電ペーストを露出させるように、かつ前記稜線部分においてセラミック焼結体に丸みを与えるようにバレル研磨が行われ、前記メッキ層の形成に際し、前記セラミック焼結体の露出されている角部だけでなく前記露出されている稜線部分においてもメッキ層が形成される。この場合には、稜線部分が丸みを有するため、セラミック焼結体の割れ・欠けが防止されるとともに、丸み部分で応力が分散されてセラミック焼結体におけるクラックをより確実に抑制することができ、かつ稜線部分に丸みをつける工程において、同時に上記のようにバレル研磨により稜線部分を露出させることができる。
本発明に係るセラミック電子部品では、外部電極が下地電極及びメッキ層を有し、下地電極がセラミック焼結体の複数の角部の内、外部電極の端面部から折り返し部に連なる部分に位置している角部を露出させるように形成されており、メッキ層が下地電極及び露出しているセラミック焼結体の角部を覆うように形成されているため、温度が急激に変化する環境に晒され、セラミック焼結体と下地電極との熱膨張差による応力が生じたとしても、該応力が外部電極の折り返し部の先端に集中し難い。そのため、上記熱膨張差に基づく応力によるセラミック焼結体のクラックが生じ難い。従って、耐熱応力性に優れたセラミック電子部品を提供することができる。
よって、本発明のセラミック電子部品は、複数回のリフロー工法や複数種の温度に晒されるリフロー工法等により様々な配線基板に実装される用途に用いられたとしても、クラックが生じ難いため、高密度実装に容易に対応することができる。また、本発明のセラミック電子部品は、融点が比較的高いPbフリー半田を用いたリフロー工程にも好適に用いることができ、電子機器のPbフリー化を進めることも可能となる。
本発明に係るセラミック電子部品の製造方法では、セラミック焼結体の一対の端面のそれぞれにおいて、端面を覆うように、かつ主面及び側面の内少なくとも1つの面に至る折り返し部を形成するように導電ペーストを塗布し、乾燥した後に、セラミック焼結体の少なくとも1つの角部においてセラミック焼結体を露出させるように導電ペーストの一部が除去された後にメッキ層が形成されるため、得られた外部電極においては、上記角部上に下地電極が存在しない本発明に係るセラミック電子部品を確実かつ容易に提供することが可能となる。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
図1(a)は、本発明の一実施形態に係るセラミック電子部品としての積層コンデンサの斜視図であり、(b)は(a)中のA−A線に沿う断面図であり、(c)は(b)に示した断面構造の要部を拡大して示す部分拡大正面断面図である。また、図2(a)は、図1(a)中のB−B線に沿う断面図であり、(b)は図2(a)の一部を拡大して示す横断面図である。
図1及び図2に示すように、積層コンデンサ1は、直方体状のセラミック焼結体2を有する。セラミック焼結体2は、適宜の誘電体セラミックからなる。セラミック焼結体2は、対向し合う第1,第2の端面2a,2bと、端面2a,2bを結んでおり、かつ対向し合っている第1,第2の主面2c,2dと、第1,第2の端面2a,2bを結んでおり、かつ互いに対向し合っている第1,第2の側面2e,2fとを有する。
本実施形態では、上記セラミック焼結体2の角部及び稜線部は丸められている。なお、角部とは、直方体状のセラミック焼結体の角部分を覆い、第1,第2の端面2a,2b、第1,第2の主面2c,2d及び第1,第2の側面2e,2fの内の3つの面が突き合っている部分である。また、稜線部分とは、第1,第2の端面2a,2b、第1,第2の主面2c,2d及び第1,第2の側面2e,2fの内の2つの面が突き合っている部分をいうものとする。
セラミック焼結体2内には、複数の第1の内部電極3a,3c,3eと、複数の第2の内部電極3b,3dとが厚み方向において交互に配置されている。厚み方向とは、第1,第2の主面2c,2dを結ぶ方向をいうものとする。すなわち、複数の内部電極3a,3eは、セラミック層を介して重なり合うように配置されている。
第1の内部電極3a,3c,3eは、第1の端面2aに引き出されており、第2の内部電極3b,3dは第2の端面2bに引き出されている。
上記セラミック焼結体2は、周知のセラミックス−金属一体焼成技術により得ることができる。すなわち、まず、BaTiO、CaTiO、SrTiOまたはCaZrOなどの適宜の誘電体セラミックスを主成分とするセラミックグリーンシートを形成する。なお、セラミックグリーンシートの形成に際しては、上記主成分に、適宜、Mn化合物、Fe化合物、Cr化合物、Co化合物またはNi化合物などの副成分を添加してもよい。
上記セラミックグリーンシートの厚みは特に限定されないが、積層コンデンサ1では、通常、最終的に焼成された後の内部電極間のセラミック層の厚みが1〜10μm程度とされる。
上記セラミックグリーンシート上に、内部電極形成材料として、Ni、Cu、Pd、Ag−Pd合金などの金属粉末含有導電ペーストをスクリーン印刷などにより塗布し、内部電極を印刷する。しかる後、内部電極が印刷された複数枚のセラミックグリーンシートを積層し、さらに上下に適宜の枚数の無地のセラミックグリーンシートを積層する。このようにして得られたセラミック積層体を焼成することにより、セラミック焼結体2を得ることができる。
なお、実際の製造に際しては、マザーのセラミックグリーンシート上に内部電極パターンを印刷した後、マザーのセラミック積層体を得る。しかる後、マザーのセラミック積層体を個々の積層コンデンサ単位のセラミック積層体に切り出した後、焼成が行われる。
上記のようにして得られたセラミック焼結体2の端面2a,2bを覆うように、さらに第1,第2の主面2c,2d及び第1,第2の側面2e,2fの一部に至るように第1,第2の外部電極4,5が形成されている。外部電極4,5は、第1,第2の主面2a,2b上に位置している端面部4a,5aと、折り返し部4b,5bとを有する。折り返し部4b,5bとは、端面部4a,5aに連なっており、第1,第2の主面2c,2d及び第1,第2の側面2e,2f上に至っている部分である。
また、第1,第2の外部電極4,5は、それぞれ、下地電極11、第1のメッキ層12及び第2のメッキ層13をこの順序で積層した積層構造を有する。具体的には、以下のようにして外部電極4,5が形成される。
まず、セラミック焼結体2を用意した後に、下地電極11を形成するために、導電ペーストを端面2a,2bを覆い、かつ折り返し部4b,5bが形成される位置に至るように塗布し、乾燥する。
次に、本実施形態では、上記導電ペーストが塗布されたセラミック焼結体をバレル研磨し、セラミック焼結体2の角部及び稜線部分に塗布されている導電ペーストを除去し、角部及び稜線部分を露出させるとともに、該角部及び稜線部分に丸みを与える。
上記のようにして、導電ペーストを、上記セラミック焼結体2の角部及び稜線部分が露出するように付与されている構造を加熱し、上記導電ペーストを焼き付け、図1(b),(c)、図2(a),(b)及び図3に示されている下地電極11を形成する。下地電極11は、上記のように導電ペーストの焼き付けにより形成された厚膜電極からなる。
図3に示すように、セラミック焼結体2の外表面において、下地電極11は、複数の角部2xだけでなく、稜線部分2y,2zにおいても露出されている。なお、稜線2yは、端面2a,2bまたは側面2e,2fと、上面2cまたは下面2dとのなす稜線部分であり、稜線部分2zは、端面2aまたは2bと側面2eまたは側面2fとのなす稜線部分である。
本実施形態では、このような稜線部分2y,2zにおいても、下地電極11がセラミック焼結体2を被覆しないようにバレル研磨による加工が施されている。
また、図1(c)に示す不連続幅F、すなわちセラミック焼結体2の縦断面において、上記下地電極11が存在しない部分の幅方向寸法は、好ましくは、外部電極の折り返し部4bの折り返し長Gの1〜15%程度とすることが好ましい。なお、折り返し長Gとは、下地電極11の端面2a上に位置している部分の外側表面から、下地電極11の折り返し部4bの先端に位置している部分までの距離をいうものとする。上記不連続幅Fの割合が1%未満では、後述するクラック防止効果が十分に得られないことがあり、15%を越えると、露出部にメッキ膜を確実に形成することが困難となることがある。
不連続幅Fが1〜15%の範囲内であれば、本発明に従って、クラックの発生を確実に防止することができるとともに、メッキ膜を露出部上にも確実に形成することができる。
同様に、図2(b)に示す不連続幅Jは、セラミック焼結体2のチップ寸法Iの1〜10%の範囲とすることが好ましい。ここで、チップ寸法Iとは、セラミック焼結体2上に外部電極4,5が形成されている積層コンデンサの幅方向寸法、すなわち第1,第2の側面2e,2fを結ぶ方向の外寸をいうものとする。不連続幅Jは、図2(b)に示すように、横断面において、内部電極の折り返し部に現れる下地電極不連続部、すなわちセラミック焼結体の露出部の幅方向寸法をいうものとする。
なお、本実施形態では、バレル研磨により、上記角部及び稜線部分の導電ペーストが一部除去され、セラミック焼結体の角部及び稜線部分が露出されているが、導電ペーストの除去に伴う屑が露出部分に再付着しないように、導電ペースト中にアクリル系樹脂粉末を添加しておくことが好ましい。
また、上記導電ペーストの一部を除去するには、バレル研磨以外の加工方法を用いてもよい。
次に、上記下地電極11を形成した後に、電極11を覆うように、かつ上記下地電極が覆っていない角部及び稜線部分をも覆うように第1のメッキ層12を形成する。第1のメッキ層12は、本実施形態では、Niを電解メッキ等の適宜のメッキ法によりメッキすることにより形成されている。上記角部及び稜線部分においてはセラミック焼結体2が露出しているが、該露出している領域はさほど大きくないため、第1のメッキ層12は、下地電極11の外表面を覆い、かつ上記露出部分にも確実に被覆され得る。
なお、下地電極11の材料によっては、焼き付けに際しての酸化を抑制するために、酸素濃度を低くして焼き付けることが望ましい。アクリル樹脂粉末を導電ペースト中に含有させておけば酸素濃度が低い場合においても、アクリル樹脂粉末が残渣を生じることなく容易に分解する。従って、下地電極11の変色や所望でないピンホールなどを引き起こすことなく、かつ確実に上記露出部分が形成されるように加工を行うことができ、望ましい。
しかる後、半田との接合性を高めるために、第2メッキ層13を、SnまたはAuなどをメッキすることにより形成する。第2のメッキ層13の形成についても、電解メッキ等の適宜のメッキ方法を用いることができる。上記のようにして本実施形態の積層コンデンサ1を得ることができる。
本実施形態の積層コンデンサ1では、外部電極4,5において、折り返し部4b,5bに連なる角部及び稜線部分において、下地電極11の一部が除去されて露出された状態で、第1のメッキ層12が形成されている。従って、下地電極で被覆されていない領域が角部及び稜線部分に設けられることになる。そのため、例えばリフロー工法などに際し急激な温度変化が与えられ、下地電極11の熱膨張と、セラミック焼結体2の熱膨張との差による熱応力の折り返し部4b,5bの先端への集中を緩和することができる。
すなわち、本願発明者は、前述したセラミック焼結体の熱応力によるクラックにつき検討した結果、クラックが生じるのは主として折り返し部4b,5bの先端近傍であるため、該先端に応力が集中することを見出した。さらに、上記セラミック焼結体の折り返し部に連なる角部や稜線部、特に角部における応力差による影響が上記応力集中に大きく影響すること、並びに角部及び稜線部において下地電極が切断されていれば、熱膨張差による応力の折り返し部への伝達が抑制されることを見出した。
従って、本実施形態の積層コンデンサでは、上記角部及び稜線部分上に下地電極11が存在しないため、折り返し部4b,5bの先端への応力集中によるクラックの発生を確実に防止することができる。
なお、上記実施形態では、セラミック焼結体2の角部及び稜線部分において下地電極が除去されていたが、図4に示すように、角部2xのみにおいてセラミック焼結体2が露出するように下地電極11を形成してもよい。これは、上記バレル研磨に際しての研磨時間を短縮すること等により、達成され得る。
本変形例のように、角部2xにおいてのみ角部を丸め、かつ下地電極を形成せずにセラミック焼結体2を露出させた構造においても、上記実施形態と同様に、折り返し部4a,5aの先端による応力集中によるクラックを確実に抑制することができる。
上記実施形態では、第1のメッキ層12がNiからなり、第2のメッキ層がSnまたはAuからなるが、第1,第2のメッキ層12,13は他の金属を用いて形成されてもよい。もっとも、好ましくは、下地電極11がCuまたはAgを含む場合、半田食われを防止するには、第1のメッキ層をNiで形成することが望ましい。もっとも、第1のメッキ層は、Niの他、Cu、Ag、Cr、Zn、AgまたはAuもしくはこれらの合金により形成されてもよい。
また、第2のメッキ層13についても、上記SnまたはAuに限らず、Cuにより形成されてもよい。すなわち、第2のメッキ層13は、第1のメッキ層12よりも半田付性に優れた適宜の金属を用いて形成することができ、このような易半田付性金属としては、Sn、Pd、Au、Zn、またはCuを好適に用いることができる。
上記実施形態では、セラミック電子部品として積層コンデンサ1を示したが、本発明は、積層コンデンサ以外の積層インダクタ、積層型セラミック共振子などの様々な積層セラミック電子部品、あるいは積層セラミック電子部品以外のセラミック電子部品に一般的に適用することができる。
次に、具体的な実施例を挙げることにより、本発明効果をより具体的に明らかにする。
(試料番号No1〜9の積層コンデンサの製造)
チタン酸バリウム系誘電体セラミックスを主成分とし、内部にNiペーストからなる内部電極が積層されている1.6×0.8×高さ0.8μmの寸法のセラミック焼結体2を用意した。
前記セラミック焼結体2の端面2a,2bのそれぞれにおいて、Cuを主成分とする導電ペースト乾燥後の厚みが40μmとなるように塗布した。塗布に際しては、端面2a,2bを覆い、かつ折り返し部に相当する部分、すなわち端面に連なる一対の主面2c,2d及び、一対の側面2e,2fを一部に至るように導電ペーストを塗布した。しかる後、試料No1及び7を除いては、複数の上記セラミック焼結体2と、1mmの玉石とをバレルに投入し、バレル研磨し、図3に示したように、セラミック焼結体の角部及び稜線部分を丸めた。その結果、角部及び稜線部分において、上記導電ペーストが除去され、セラミック焼結体が露出された。この露出部分の面積についてはバレル時間を調整することにより変化させた。
バレル加工後に、900℃の温度で焼成し、導電ペーストを焼き付け、下地電極11を形成した。次に、下地電極11上に、Niを8μmの厚みとなるように電解メッキにより第1のメッキ層12を形成した。次に、第1のメッキ層12上に、Snを電解メッキにより5μmの厚みとなるようにメッキし、第2のメッキ層13を形成した。このようにして、試料番号1〜9の積層コンデンサを得た。
(試料番号No10〜18の積層コンデンサの製造)
チタン酸マグネシウムを主成分とする誘電体セラミックスからなり、内部電極がPdを主成分とする導電ペーストの焼き付けにより形成されている、1.6×0.8×高さ0.8mmセラミック焼結体2を用意した。このセラミック焼結体2を用いたこと、下地電極形成用の導電ペーストとして、Cuに代えて、Agを主成分とする導電ペーストを用いたこと、バレル研磨後の導電ペーストを焼き付け温度を800℃に変更したことを除いては、試料番号No1〜9の製造と同様にして、試料No10〜18の積層コンデンサを製造した。なお、試料番号10,14のバレル研磨は行わなかった。
(試料番号1,7,10及び14)
試料番号1,7,10及び14は、下記の表1に示すように、下地電極に不連続部分を有しない比較例に相当する。この場合、上記バレル研磨を行わずに、導電ペーストを焼き付けて下地電極を形成した。
(製造した積層コンデンサの評価)
上記のように用意した試料番号1〜18の積層コンデンサについて、以下の半田耐熱試験及び温度サイクル試験を行い、クラックの発生の有無を評価した。
(1)半田耐熱試験:各試料Noの積層コンデンサを100個用意し、セラミック焼結体部分をピンセットで挟み、温度400℃に維持されたSn−Agを主成分とする溶融半田中に2秒浸漬し、引き上げ、サンプルを得た。このサンプルの周囲をエポキシ樹脂で固めた後、研磨加工し、セラミック焼結体部分のクラックの有無を顕微鏡により観察した。
(2)温度サイクル試験:各試料番号の積層コンデンサを100個用意し、アルミナ基板上に形成されたランドに半田付して実装した。外部電極の第2のメッキ層がSnからなる場合には、Cuからなるランド、半田としてSn−Ag半田を用いた。第2のメッキ層がAuからなる場合には、Auからなるランド、半田としてAu−Sn半田を用いた。
上記のようにしてアルミナ基板上に実装された各積層コンデンサに、−55℃の温度に0.5時間維持した後に、常温に100℃/minの速度で昇温し、常温から+175℃まで100℃/minの速度で昇温し、+175℃の温度に0.5時間に維持し、次に−55℃の温度まで−100℃/minの速度で冷却する工程を1サイクルとし、100サイクルの温度サイクルを与えた。100サイクルの温度サイクルを与えた後の試料を、アルミナ基板ごと王水に0.5時間浸漬し、接合剤としての半田を除去し、サンプルを得た。しかる後、取り出した各サンプルをエポキシ樹脂で固め、機械研磨し、セラミック焼結体部分のクラックの有無を顕微鏡により観察した。
上記(1)半田耐熱試験及び(2)温度サイクル試験後のクラック発生率の結果を下記の表1に示す。
Figure 2008300769
表1から明らかなように、試料番号1の下地電極11が不連続部分を有しない比較例では、クラック発生率が、半田耐熱試験後に36%、(2)の温度サイクル試験後で41%と非常に高かった。同様に試料番号7においても、半田耐熱試験後及び温度サイクル試験後のクラック発生率がそれぞれ30%及び47%と非常に高かった。これに対して、試料番号に2〜6,8,9では、上記半田耐熱試験及び温度サイクル試験後においてクラックの発生はほとんど認められなかった。
同様に、チタン酸マグネシウムを主成分とする誘電体セラミックスを用いた試料番号10では、不連続部分を有しないため、半田耐熱試験後及び温度サイクル試験後のクラック発生率がそれぞれ47%及び56%と非常に高く、また試料番号14では、54%及び50%と非常に高かった。これに対し、バレル研磨を行い、下地電極に不連続部を設けた実施例に相当する試料番号11〜13,15〜18では、半田耐熱試験及び温度サイクル試験後のいずれにおいてもクラック発生はほとんど認められなかった。
(a)は、本発明の一実施形態にかかる積層コンデンサの斜視図であり、(b)は(c)中のA−A線に沿う断面図であり、(c)はその要部を拡大して示す断面図である。 (a)は、図1(a)中のB−B線に沿う断面図であり、(b)は(a)の要部を拡大して示す横断面図である。 本発明の一実施形態の積層コンデンサの製造に際し、セラミック焼結体表面に形成された下地電極の形状を説明するための斜視図である。 本発明の積層セラミック電子部品の製造方法の変形例で用意されたセラミック焼結体上に下地電極を形成した状態を示す斜視図である。 従来のチップ型電子部品の一例を説明するための部分切欠正面断面図である。
符号の説明
1…積層コンデンサ
2…セラミック焼結体
2a,2b…第1,第2の端面
2c,2d…第1,第2の主面
2e,2f…第1,第2の側面
2x…角部
2y,2z…稜線部分
3a〜3e…内部電極
4,5…外部電極
4a,5a…端面部
4b,5b…折り返し部
11…下地電極
12…第1のメッキ層
13…第2のメッキ層

Claims (13)

  1. 対向し合う一対の端面と、該一対の端面を結んでおりかつ対向し合っている一対の主面と、前記一対の端面を結んでおりかつ対向し合っている一対の側面とを有する直方体状のセラミック焼結体と、
    前記セラミック焼結体の各端面を覆うように形成された端面部と、前記端面部に連ねられており、かつ前記一対の主面及び前記一対の側面の内少なくとも1つの面に至る折り返し部とを有する一対の外部電極とを備え、
    前記各外部電極が、前記セラミックス焼結体表面に形成された下地電極と、前記下地電極上に形成されたメッキ層とを有し、
    前記下地電極が、前記セラミック焼結体の複数の角部の内、前記外部電極の前記端面部から前記折り返し部に連なる部分に位置している角部を露出させるように形成されており、前記メッキ層は、前記下地電極及び露出している前記角部を覆うように形成されている、セラミック電子部品。
  2. 前記下地電極が、前記露出されている角部だけでなく、前記セラミック焼結体の端面と、前記折り返し部が至っている側面または主面とのなす稜線部分をも露出させるように形成されている、請求項1に記載のセラミック電子部品。
  3. 前記セラミック焼結体が、積層された複数のセラミック層と、複数のセラミック層の間の少なくとも一部の層間に配置された複数の内部電極とを有し、前記複数の内部電極が、前記一対の端面の内の一方または他方の端面に引き出されて前記外部電極の前記下地電極に電気的に接続されている、請求項1または2に記載のセラミック電子部品。
  4. 前記セラミック焼結体の前記角部が丸みを帯びている、請求項1〜3のいずれか1項に記載のセラミック電子部品。
  5. 前記セラミック焼結体の稜線部分が丸みを帯びている、請求項1〜4のいずれか1項に記載のセラミック電子部品。
  6. 前記下地電極が、前記メッキ層よりも厚みの厚い厚膜電極からなる、請求項1〜5のいずれか1項に記載のセラミック電子部品。
  7. 前記厚膜電極は、導電ペーストの焼き付けにより形成された導電膜からなる、請求項6に記載のセラミック電子部品。
  8. 前記メッキ層が、前記下地電極上に形成された第1のメッキ層と、前記第1のメッキ層上に形成された第2のメッキ層とを備える、請求項1〜7のいずれか1項に記載のセラミック電子部品。
  9. 前記下地電極がCuまたはAgを含み、前記第1のメッキ層がNiを含む、請求項9に記載のセラミック電子部品。
  10. 前記第2のメッキ層が、Sn、Pd、Au、ZnまたはCuを含む、請求項8または9に記載のセラミック電子部品。
  11. 対向し合う一対の端面と、該一対の端面を結んでおり、対向し合う一対の主面と、前記一対の端面を結んでおり対向し合う一対の側面とを有するセラミック焼結体を用意する工程と、
    前記セラミック焼結体の前記一対の端面のそれぞれにおいて各端面を覆うようにかつ前記主面及び前記側面の内少なくとも1つの面に至るように導電ペーストを塗布する工程と、
    塗布された前記導電ペーストを乾燥する工程と、
    前記セラミック焼結体の少なくとも1つの角部においてセラミック焼結体を露出させるように前記導電ペーストの一部を除去する工程と、
    前記導電ペーストを焼き付けて下地電極を形成する工程と、
    前記下地電極を覆うように、かつ前記セラミック焼結体の露出された角部を覆うようにメッキ層を形成する工程とを備える、セラミック電子部品の製造方法。
  12. 前記セラミック焼結体の角部を露出させるように導電ペーストを除去するに際し、前記セラミック焼結体をバレル研磨し、それによって、角部を露出させるとともに、セラミック焼結体の角部に丸みを与える、請求項11に記載のセラミック電子部品の製造方法。
  13. 前記バレル研磨に際し、前記セラミック焼結体の前記端面と、前記主面及び側面とのなす稜線部分において前記導電ペーストを露出させるように、かつ前記稜線部分においてセラミック焼結体に丸みを与えるようにバレル研磨が行われ、
    前記メッキ層の形成に際し、前記セラミック焼結体の露出されている角部だけでなく前記露出されている稜線部分においてもメッキ層が形成される、請求項12に記載のセラミック電子部品の製造方法。
JP2007148019A 2007-06-04 2007-06-04 セラミック電子部品及びその製造方法 Active JP4957394B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007148019A JP4957394B2 (ja) 2007-06-04 2007-06-04 セラミック電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007148019A JP4957394B2 (ja) 2007-06-04 2007-06-04 セラミック電子部品及びその製造方法

Publications (3)

Publication Number Publication Date
JP2008300769A true JP2008300769A (ja) 2008-12-11
JP2008300769A5 JP2008300769A5 (ja) 2012-03-22
JP4957394B2 JP4957394B2 (ja) 2012-06-20

Family

ID=40173958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007148019A Active JP4957394B2 (ja) 2007-06-04 2007-06-04 セラミック電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP4957394B2 (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218353A (ja) * 2008-03-10 2009-09-24 Tdk Corp 表面実装型電子部品及び電子部品の実装構造
JP2012038917A (ja) * 2010-08-06 2012-02-23 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
US20130020905A1 (en) * 2011-01-21 2013-01-24 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
KR20140107422A (ko) * 2012-03-05 2014-09-04 가부시키가이샤 무라타 세이사쿠쇼 전자 부품, 전자 부품과 접합 대상물의 접합 구조체의 형성방법
KR20140107405A (ko) * 2012-03-05 2014-09-04 가부시키가이샤 무라타 세이사쿠쇼 전자부품
JP2015015297A (ja) * 2013-07-03 2015-01-22 株式会社村田製作所 電子部品
JP2015162648A (ja) * 2014-02-28 2015-09-07 Tdk株式会社 積層セラミックコンデンサ及び実装構造
JP2016086063A (ja) * 2014-10-24 2016-05-19 京セラ株式会社 積層型コンデンサおよび実装構造
JP2016122855A (ja) * 2011-12-16 2016-07-07 エプコス アーゲーEpcos Ag 電気的構成素子及びその製造方法
US20170092422A1 (en) * 2013-10-29 2017-03-30 Murata Manufacturing Co., Ltd. Ceramic electronic component
JP2017079252A (ja) * 2015-10-20 2017-04-27 Koa株式会社 チップ抵抗器
JP2017092483A (ja) * 2015-04-02 2017-05-25 日亜化学工業株式会社 発光装置
JP2019062100A (ja) * 2017-09-27 2019-04-18 太陽誘電株式会社 セラミック電子部品およびその製造方法
CN109786106A (zh) * 2017-11-14 2019-05-21 太阳诱电株式会社 陶瓷电子器件和陶瓷电子器件的制造方法
US10373759B1 (en) * 2018-09-05 2019-08-06 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component having external electrodes with holes in plating layers
KR102029597B1 (ko) * 2018-09-05 2019-10-08 삼성전기주식회사 적층 세라믹 전자부품
JP2020009967A (ja) * 2018-07-11 2020-01-16 三菱マテリアル株式会社 サーミスタ及びその製造方法
JP2021019010A (ja) * 2019-07-17 2021-02-15 Tdk株式会社 積層電子部品およびその実装構造
JP2021190546A (ja) * 2020-05-29 2021-12-13 株式会社村田製作所 積層セラミックコンデンサ
US11587735B2 (en) 2020-02-21 2023-02-21 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and manufacturing method thereof
WO2023171394A1 (ja) * 2022-03-10 2023-09-14 株式会社村田製作所 電子部品
US11948744B2 (en) 2021-12-30 2024-04-02 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
JP7468492B2 (ja) 2021-10-04 2024-04-16 株式会社村田製作所 電子部品およびコイル部品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582383A (ja) * 1991-09-24 1993-04-02 Murata Mfg Co Ltd チツプ型電子部品
JPH1050547A (ja) * 1996-08-05 1998-02-20 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP2005236161A (ja) * 2004-02-23 2005-09-02 Murata Mfg Co Ltd チップ状セラミック電子部品およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582383A (ja) * 1991-09-24 1993-04-02 Murata Mfg Co Ltd チツプ型電子部品
JPH1050547A (ja) * 1996-08-05 1998-02-20 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP2005236161A (ja) * 2004-02-23 2005-09-02 Murata Mfg Co Ltd チップ状セラミック電子部品およびその製造方法

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218353A (ja) * 2008-03-10 2009-09-24 Tdk Corp 表面実装型電子部品及び電子部品の実装構造
JP2012038917A (ja) * 2010-08-06 2012-02-23 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
US20130020905A1 (en) * 2011-01-21 2013-01-24 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
US9111682B2 (en) * 2011-01-21 2015-08-18 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
JP2016122855A (ja) * 2011-12-16 2016-07-07 エプコス アーゲーEpcos Ag 電気的構成素子及びその製造方法
KR101645625B1 (ko) * 2012-03-05 2016-08-05 가부시키가이샤 무라타 세이사쿠쇼 전자 부품, 전자 부품과 접합 대상물의 접합 구조체의 형성방법
KR20140107422A (ko) * 2012-03-05 2014-09-04 가부시키가이샤 무라타 세이사쿠쇼 전자 부품, 전자 부품과 접합 대상물의 접합 구조체의 형성방법
KR20140107405A (ko) * 2012-03-05 2014-09-04 가부시키가이샤 무라타 세이사쿠쇼 전자부품
US9691546B2 (en) 2012-03-05 2017-06-27 Murata Manufacturing Co., Ltd. Electronic part and method for forming joint structure of electronic part and joining object
US9412517B2 (en) 2012-03-05 2016-08-09 Murata Manufacturing Co., Ltd. Electronic part
KR101645626B1 (ko) * 2012-03-05 2016-08-05 가부시키가이샤 무라타 세이사쿠쇼 전자부품
JP2015015297A (ja) * 2013-07-03 2015-01-22 株式会社村田製作所 電子部品
US9601259B2 (en) 2013-07-03 2017-03-21 Murata Manufacturing Co., Ltd. Electronic component
US20170092422A1 (en) * 2013-10-29 2017-03-30 Murata Manufacturing Co., Ltd. Ceramic electronic component
JP2015162648A (ja) * 2014-02-28 2015-09-07 Tdk株式会社 積層セラミックコンデンサ及び実装構造
JP2016086063A (ja) * 2014-10-24 2016-05-19 京セラ株式会社 積層型コンデンサおよび実装構造
JP2017092483A (ja) * 2015-04-02 2017-05-25 日亜化学工業株式会社 発光装置
JP2017079252A (ja) * 2015-10-20 2017-04-27 Koa株式会社 チップ抵抗器
JP2019062100A (ja) * 2017-09-27 2019-04-18 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7131897B2 (ja) 2017-09-27 2022-09-06 太陽誘電株式会社 セラミック電子部品およびその製造方法
US11244788B2 (en) * 2017-11-14 2022-02-08 Taiyo Yuden Co., Ltd. Ceramic electronic device and manufacturing method of ceramic electronic device
CN109786106B (zh) * 2017-11-14 2022-06-24 太阳诱电株式会社 陶瓷电子器件和陶瓷电子器件的制造方法
US11842854B2 (en) 2017-11-14 2023-12-12 Taiyo Yuden Co., Ltd. Ceramic electronic device and manufacturing method of ceramic electronic device
CN109786106A (zh) * 2017-11-14 2019-05-21 太阳诱电株式会社 陶瓷电子器件和陶瓷电子器件的制造方法
JP2020009967A (ja) * 2018-07-11 2020-01-16 三菱マテリアル株式会社 サーミスタ及びその製造方法
CN110880415B (zh) * 2018-09-05 2022-12-02 三星电机株式会社 多层陶瓷电子组件
US10504653B1 (en) * 2018-09-05 2019-12-10 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
CN111785521A (zh) * 2018-09-05 2020-10-16 三星电机株式会社 多层陶瓷电子组件
CN110880415A (zh) * 2018-09-05 2020-03-13 三星电机株式会社 多层陶瓷电子组件
US10373759B1 (en) * 2018-09-05 2019-08-06 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component having external electrodes with holes in plating layers
US10580578B1 (en) 2018-09-05 2020-03-03 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component having external electrode layers with holes
US10580583B1 (en) * 2018-09-05 2020-03-03 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
KR102029597B1 (ko) * 2018-09-05 2019-10-08 삼성전기주식회사 적층 세라믹 전자부품
JP2021019010A (ja) * 2019-07-17 2021-02-15 Tdk株式会社 積層電子部品およびその実装構造
US11587735B2 (en) 2020-02-21 2023-02-21 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and manufacturing method thereof
US11901130B2 (en) 2020-02-21 2024-02-13 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
JP2021190546A (ja) * 2020-05-29 2021-12-13 株式会社村田製作所 積層セラミックコンデンサ
JP7468492B2 (ja) 2021-10-04 2024-04-16 株式会社村田製作所 電子部品およびコイル部品
US11948744B2 (en) 2021-12-30 2024-04-02 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
WO2023171394A1 (ja) * 2022-03-10 2023-09-14 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
JP4957394B2 (ja) 2012-06-20

Similar Documents

Publication Publication Date Title
JP4957394B2 (ja) セラミック電子部品及びその製造方法
US10418191B2 (en) Electronic component with outer electrode including sintered layers, glass layer, and metal layers and method for producing the same
KR102408016B1 (ko) 칩형 전자 부품
JP6061104B2 (ja) 電子部品および電子部品と接合対象物との接合構造体の形成方法
JP4962536B2 (ja) 電子部品
JP6919515B2 (ja) 積層セラミックコンデンサ
US9144166B2 (en) Electronic component
US9412517B2 (en) Electronic part
JP2007281400A (ja) 表面実装型セラミック電子部品
TWI759540B (zh) 積層陶瓷電容器
JP5353839B2 (ja) 電子部品
JP2012151175A (ja) セラミック電子部品、セラミック電子部品の実装構造、およびセラミック電子部品の製造方法
JP2014053599A (ja) 電子回路モジュール部品
JP7003889B2 (ja) 積層セラミック電子部品およびその実装構造
JP2003022929A (ja) 積層セラミックコンデンサ
JP2007115755A (ja) 電子部品及びその製造方法
JP4544896B2 (ja) 電子部品
JP2016048803A (ja) 積層セラミックコンデンサ
WO2023189448A1 (ja) 積層セラミックコンデンサ、積層セラミックコンデンサの製造方法および積層セラミックコンデンサの実装構造
JP7396191B2 (ja) セラミック電子部品およびセラミック電子部品の製造方法
JP7395818B2 (ja) 積層セラミック電子部品およびその製造方法
JP2006269829A (ja) セラミック電子部品
JP4185452B2 (ja) 積層型電子部品
JPH11340082A (ja) 積層チップ部品とその製造方法
JP4463046B2 (ja) セラミック電子部品及びコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4957394

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150