KR20140107405A

KR20140107405A - 전자부품

Info

Publication number: KR20140107405A
Application number: KR1020147018873A
Authority: KR
Inventors: 히데키요 타카오카; 코스케 나카노; 유타카 오타; 켄이치 카와사키
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2012-03-05
Filing date: 2013-02-12
Publication date: 2014-09-04
Also published as: EP2824682A4; US20140340816A1; TWI562179B; CN104145317A; US9412517B2; JPWO2013132965A1; EP2824682A1; TW201346959A; KR101645626B1; WO2013132965A1; CN104145317B

Abstract

납땜 실장을 행했을 경우에 땜납 폭발을 발생시키지 않고 신뢰성이 높은 납땜 실장을 행하는 것이 가능한 전자부품, 또한 납땜 실장을 행했을 경우에 휘스커의 발생이 없고, 또한 고온에서의 접합 강도가 우수한 전자부품을 제공한다. 전자부품 본체(세라믹 적층체)(1)와, 전자부품 본체(1)의 표면에 형성된 외부전극(5)을 구비한 전자부품(A1)에 있어서, 외부전극이 Cu-Ni 합금층 및 Cu-Mn 합금층에서 선택되는 적어도 1종의 합금층(10)과, 합금층(10)보다 외측에 형성된 Sn을 함유하는 Sn 함유층(20)을 구비한 구성으로 한다. Sn 함유층을 외부전극의 최외층에 형성한다. Sn 함유층을 합금층에 접하도록 형성한다. Sn 함유층을 도금층으로 한다. 합금층을 도금층으로 한다. 합금층을 후막 전극으로 한다.

Description

전자부품{ELECTRONIC COMPONENT}

본 발명은 전자부품에 관한 것으로서, 상세하게는 외부전극을 구비하고, 납땜에 의해 외부전극을 실장용 랜드 전극 등의 접합 대상물에 접합하도록 구성된 전자부품에 관한 것이다.

칩 콘덴서, 칩 인덕터 등의 표면 실장형의 전자부품은, 일반적으로 전자부품 본체에 형성된 외부전극을, 예를 들면 기판에 설치된 실장용 랜드 전극 등에 납땜 함으로써 실장된다.

그리고, 이러한 전자부품으로서 외부전극의 땜납 젖음성을 향상시키는 목적으로 표면에 Sn 도금층 등을 구비한 외부전극을 갖는 전자부품이 널리 사용되고 있다.

그러나, 도금을 실시하여 표면에 도금층을 형성한 전자부품을 납땜 실장할 경우, 외부전극의 내부에 잔류하는 도금액이나 세정액이 납땜시의 고온에 노출되어서 급격하게 증발하여 땜납의 폭렬(땜납 폭발)을 야기하고, 인접하는 전극간이나 전자부품간에서 단락을 발생시킨다고 하는 문제가 있다.

그래서, 이러한 문제를 해결하는 것이 가능한 전자부품을 제조하기 위해서, 예를 들면 유전체층과 내부전극층을 교대로 적층함으로써 형성된 직육면체 형상의 적층체의 측면에, 구 형상 Cu 분말, 플레이크(flake) 형상 Cu 분말 및 유리 분말을 포함하고, 플레이크 형상 Cu 분말을 전체 Cu 분말 100중량부 중 2∼33중량부 함유하고, 유리 분말을 전체 Cu 분말 100중량부에 대하여 6∼10중량부 첨가해서 이루어지는 도체 페이스트를 도포하고, 소성해서 베이킹함으로써 내부전극층과 도통하는 외부전극을 형성하고, 또한 이 외부전극의 표면에 습식 도금법에 의해 도금층을 형성하도록 한 콘덴서(적층 세라믹 콘덴서)의 제조방법이 제안되어 있다(특허문헌 1 참조).

그리고, 이 방법으로 제조되는 콘덴서의 경우, 치밀한 외부전극(Cu 후막 전극)이 형성되기 때문에, 습식 도금법에 의해 Ni의 도금층이나 Sn의 도금층을 형성할 때에 외부전극의 내부에 물이나 Ni의 결정수 등이 들어가기 어렵고, 예를 들면 콘덴서를 마더보드 상의 부품 패드 전극에 탑재할 경우에, 부품 패드 전극 상의 땜납이 리플로우 공정에서 콘덴서의 측면에 기어올랐을 경우에도 외부전극의 내부로부터 배어나와 고온의 용융 땜납이 접촉해서 수증기 폭발하는데 필요한 물이 양적으로 부족하기 때문에, 땜납이 밖을 향해서 터지는 것을 억제하여 인접하는 전자부품과의 사이에서 단락하는 것을 방지할 수 있게 되어 있다(특허문헌 1의 단락 0008).

그러나, Cu 후막 전극에는 용해의 정도의 차야말로 있고, 도금액에 용해되는 유리 성분이 사용되고 있기 때문에 외부전극의 최적화(치밀화)의 방법만으로는 완전하게 땜납 폭발의 발생을 방지하는 것은 곤란하다.

또한, 도금액에 의한 개선도 의도되는 경우가 많지만, 그래도 유리 성분의 용해를 완전하게 막을 수는 없고, 땜납 폭발을 전혀 발생시키지 않도록 하는 것은 불가능한 것이 실정이다.

또한, 특허문헌 1의 실시예에 나타내어져 있는 콘덴서와 같이, 외부전극에 형성된 도금층의 최외층이 Sn 도금층일 경우에는 그 표면에 Sn의 결정이 수염 형상으로 신장되는 휘스커를 발생시키고, 이 휘스커가 단락의 원인이 된다고 하는 문제가 있다.

일본 특허 공개 2005-101470호 공보

본 발명은 상기 과제를 해결하는 것이며, 납땜 실장을 행했을 경우에 땜납 폭발을 일으킬 일이 없고, 신뢰성이 높은 납땜 실장을 행하는 것이 가능한 전자부품, 또한 납땜 실장을 행했을 경우에 휘스커의 발생이 없고, 게다가 고온에서의 접합 강도가 우수한 전자부품을 제공하는 것을 목적으로 한다.

상기 과제를 해결하기 위해서, 본 발명의 전자부품은,

전자부품 본체와 상기 전자부품 본체의 표면에 형성된 외부전극을 구비한 전자부품이며,

상기 외부전극이 Cu-Ni 합금층 및 Cu-Mn 합금층에서 선택되는 적어도 1종의 합금층과,

상기 합금층보다 외측에 형성된 Sn을 함유하는 Sn 함유층을 구비하고 있는 것을 특징으로 하고 있다.

또한, 본 발명에 있어서 전자부품 본체의 표면에 형성된 외부전극이란, 예를 들면 칩 콘덴서, 칩 인덕터 등의 표면 실장형의 전자부품의 외부전극이나, 다층 기판의 표면에 형성된 표면전극 등을 포함하는 것이다.

또한, 본 발명에 있어서는 상기 합금층의 하층측에 Cu 후막 전극층 등의 다른 전극층을 더 구비하고 있어도 된다.

본 발명에 있어서, 상기 Sn 함유층은 상기 외부전극의 최외층으로서 형성하는 것이 가능하다.

종래의 전자부품에 있어서는 외부전극의 최외층이 Sn 함유층일 경우 휘스커가 발생하기 쉽지만, 그 경우에도 본 발명의 전자부품에 의하면 휘스커의 발생을 억제, 방지할 수 있다. 이것은 Cu-Ni 합금층 및/또는 Cu-Mn 합금층과, Sn 함유층의 계면의 급속 확산 작용에 의해, 합금층과 Sn 함유층이 신속하게 반응해서 금속간 화합물을 생성하여 최외층의 Sn이 구축되어 버리는 것에 의한다.

또한, 상기 Sn 함유층이 상기 합금층에 접하고 있을 경우, 특히 의의가 있다. Sn 함유층이 합금층에 접하고 있을 경우, 합금층과 Sn 함유층이 보다 신속하게 반응해서 신속하게 융점이 높은(예를 들면, 융점 400℃ 이상) 금속간 화합물을 생성해서 고체화되기 때문에, 외부전극 내부로부터의 급속한 수증기의 발생, 즉 외부전극의 내부 압력의 상승에 기인하는 땜납 폭발의 발생을 효율적으로 억제, 방지할 수 있다.

또한, 상기 Sn 함유층이 도금층인 것이 바람직하다.

전자부품의 외부전극에는 땜납 젖음성을 향상시키기 위해서 그 표면에 Sn 또는 Sn계 합금의 도금층이 형성될 경우가 있지만, 그러한 경우에 본 발명은 보다 의의가 있다.

또한, 상기 합금층은 도금층이라도 좋고, 또한 후막 전극이라도 좋다.

합금층은 도금에 의해 형성되는 도금층이라도, 또한 도전성 페이스트(Cu-Ni 페이스트 또는 Cu-Mn 페이스트)를 도포해서 베이킹함으로써 형성되는 후막 전극이라도 좋으며, 어느 경우에나 본 발명의 효과를 얻을 수 있다.

상기 합금층은 Ni를 5∼30중량%의 비율로 함유하는 Cu-Ni 합금층 및 Mn을 5∼30중량%의 비율로 함유하는 Cu-Mn 합금층 중 어느 1종인 것이 바람직하다.

상기 요건을 만족시킴으로써 외부전극의 합금층을 구성하는 금속 재료와 Sn의 급속 확산 작용을 실현하여 상술한 바와 같은 본원 발명의 효과를 얻는 것이 가능하게 된다.

상기 합금층은 Ni를 5∼20중량%의 비율로 함유하는 Cu-Ni 합금층 및 Mn을 5∼20중량%의 비율로 함유하는 Cu-Mn 합금층 중 어느 1종인 것이 보다 바람직하다.

상기 요건을 만족시킴으로써 외부전극의 합금층을 구성하는 금속 재료와 Sn의 급속 확산 작용을 실현하여 상술한 바와 같은 본원 발명의 효과를 더욱 확실하게 얻는 것이 가능하게 된다.

또한, 상기 전자부품 본체는 복수의 세라믹층과, 상기 세라믹층 사이에 일부가 끝면에 도출되는 형태로 설치된 내부전극층을 구비한 세라믹 적층체이며, 상기 외부전극은 상기 내부전극층이 도출된 끝면에 상기 내부전극층과 도통하도록 설치되어 있는 것이 바람직하다.

통상, 적층 세라믹 전자부품은 상술한 바와 같은 구성을 구비하고 있지만, 본 발명은 그러한 적층 세라믹 전자부품에 적합하게 사용할 수 있다.

(발명의 효과)

본 발명의 전자부품은 전자부품 본체와 전자부품 본체의 표면에 형성된 외부전극을 구비한 전자부품이며, 외부전극이 Cu-Ni 합금층 및 Cu-Mn 합금층에서 선택되는 적어도 1종의 합금층과, 합금층보다 외측에 형성된 Sn을 함유하는 Sn 함유층을 구비하고 있으므로, Cu-Ni 합금층 및/또는 Cu-Mn 합금층과, Sn 함유층의 계면의 급속 확산 작용에 의해 합금층과 Sn 함유층이 신속하게 반응해서 융점이 높은(예를 들면, 융점 400℃ 이상) 금속간 화합물을 생성하여 고체화되기 때문에, 외부전극 내부로부터의 급속한 수증기의 발생, 즉 외부전극의 내부 압력의 상승에 기인하는 땜납 폭발의 발생을 효율적으로 억제, 방지할 수 있다.

또한, 상술의 Cu-Ni 합금 및/또는 Cu-Mn 합금과, Sn의 급속 확산은 열처리 공정에서 용융한 Sn 중에서 금속간 화합물이 박리, 분산되면서 반응을 반복함으로써 발생하는 것이다.

또한, 상기 급속 확산에 의해 합금층의 외측인 Sn 함유층 중의 Sn의 대부분이 신속하게 구축되기 때문에, 예를 들면 외부전극의 외측에 설치된 Sn 함유층이 최외층에 있을 경우에도 과제인 휘스커의 발생을 효율적으로 억제, 방지할 수 있다.

또한, Cu-Ni 합금 및/또는 Cu-Mn 합금과, Sn의 급속 확산에 의해 Sn의 대부분이 신속하게 구축되어 버려, 전자부품과 접합 대상물(예를 들면, 기판의 실장용 랜드 전극)의 접합부에는 융점이 400℃ 이상인 금속간 화합물이 생성되기 때문에, 전자부품이 실장된 후의 단계에서 복수회의 리플로우가 실시되었을 경우나, 실장된 전자부품(예를 들면, 차재용 전자부품)이 고온 환경 하에서 사용되었을 경우에도, 전자부품의 탈락 등을 야기하는 일이 없는 고온강도가 높은 접합부(납땜 접합부)를 형성할 수 있다.

또한, 외부전극의 최외층이 Cu-Ni 합금층 및 Cu-Mn 합금층에서 선택되는 적어도 1종일 경우에 있어서는 합금층이 산화되어서 땜납 젖음성이 충분하게 얻어지지 않을 경우가 있지만, 본 발명에서는 합금층의 외측에 Sn 함유층을 설치하도록 하고 있으므로 합금층이 산화되는 것에 의한 땜납 젖음성의 저하를 방지하여 양호한 납땜성을 확보할 수 있다.

또한, 본 발명의 효과를 보다 확실하게 얻기 위해서는 Cu-Ni 합금층 및/또는 Cu-Mn 합금층의 두께와, 산화방지막(Sn 함유 막)의 두께의 관계를, 합금층 10㎛에 대하여 Sn 함유 막의 두께를 2∼3㎛의 범위로 하는 것이 바람직하다.

도 1은 본 발명의 실시형태 1에 의한 전자부품(적층 세라믹 콘덴서)(A1)의 구성을 모식적으로 나타내는 단면도이다.
도 2는 본 발명의 실시형태 2에 의한 전자부품(적층 세라믹 콘덴서)(A2)의 구성을 모식적으로 나타내는 단면도이다.

이하에 본 발명의 실시형태를 나타내어 본 발명의 특징으로 하는 바를 더욱 상세하게 설명한다.

또한, 여기에서는 본 발명의 실시형태에 의한 전자부품으로서, 도 1에 나타내는 바와 같은 구조를 갖는 적층 세라믹 콘덴서(실시형태 1)(A1), 및 도 2에 나타내는 바와 같은 구조를 갖는 적층 세라믹 콘덴서(실시형태 2)(A2)를 제작했다.

도 1에 나타내는 실시형태 1의 전자부품(적층 세라믹 콘덴서)(A1)은 내부전극(2)이 유전체층인 세라믹층(유전체 세라믹층)(3)을 통해서 적층되고, 교대로 그 양 끝면(4, 4)으로 인출된 구조를 갖는 전자부품 본체인 세라믹 적층체(적층 세라믹 소자)(1)의 양 끝면(4, 4)에, 내부전극(2)과 도통하도록 한쌍의 외부전극(5, 5)을 설치함으로써 형성되어 있다.

그리고, 외부전극(5)은 Cu 후막 전극층(50)과, 그 위에 도금에 의해 형성된 Cu-Ni 합금층 또는 Cu-Mn 합금층(이하, 단지 「합금층」이라고도 한다)(10)과, 합금층(10) 상에 도금에 의해 형성된 Sn 도금층(본 발명에 있어서의 Sn 함유층)(20)을 구비하고 있다.

또한, 도 2에 나타내는 실시형태 2의 전자부품(적층 세라믹 콘덴서)(A2)도 도 1에 나타내는 전자부품(적층 세라믹 콘덴서)(A1)과 마찬가지로, 내부전극(2)이 유전체층인 세라믹층(유전체 세라믹층)(3)을 통해서 적층되고, 교대로 그 양 끝면(4, 4)으로 인출된 구조를 갖는 전자부품 본체인 세라믹 적층체(적층 세라믹 소자)(1)의 양 끝면(4, 4)에, 내부전극(2)과 도통하도록 한쌍의 외부전극(5, 5)을 설치함으로써 형성되어 있다.

단, 도 2의 전자부품(A2)에 있어서 외부전극(5, 5)은 세라믹 적층체(적층 세라믹 소자)(1)의 양 끝면(4, 4)에 형성된 Cu-Ni 합금층(후막 Cu-Ni 합금층) 또는 Cu-Mn 합금층(후막 Cu-Mn 합금층)(10a)과, 상기 후막 Cu-Ni 합금층 또는 후막 Cu-Mn 합금층(10a) 상에 도금에 의해 형성된 Sn 도금층(본 발명에 있어서의 Sn 함유층)(20)을 구비하고 있다.

[실시형태 1의 전자부품(적층 세라믹 콘덴서)(A1)의 제조]

이하, 실시형태 1의 전자부품(적층 세라믹 콘덴서)(A1)(도 1 참조)의 제조방법에 대하여 설명한다.

(1) 우선, 티탄산 바륨을 주성분으로 하는 세라믹 그린시트를 제작했다. 그리고, 이 세라믹 그린시트의 표면에 Ni 분말을 도전 성분으로 하는 도전성 페이스트(내부전극용 페이스트)를 스크린 인쇄해서 내부전극 페이스트 패턴을 형성했다.

(2) 그 다음에 내부전극 페이스트 패턴이 형성된 세라믹 그린시트를 복수매 적층하고, 압착해서 적층체를 형성했다.

(3) 이어서, 이 적층체를 적층 방향, 즉 두께 방향을 따라 절단하고, 서로 대향하는 끝면(절단 끝면)의 한쪽과 다른쪽에 내부전극 페이스트 패턴이 교대로 노출된 칩 적층체[소성 후에 세라믹 적층체(1)(도 1)가 되는 미소성 적층체]를 얻었다.

(4) 그 다음에, 이 미소성 적층체를 공기 중에서 1300℃로 1시간 소성하여 세라믹 적층체(1)(도 1)를 얻었다. 이 세라믹 적층체(1)의 치수는 폭(W)=0.8㎜, 길이(L)=1.6㎜, 두께(W)=0.8㎜이다.

(5) 이어서, 이 세라믹 적층체(1)의 양 끝면에 소성형 Cu 페이스트(Cu 분말을 도전 성분으로 하는 Cu 후막 페이스트)를 도포하고, 소성함으로써 외부전극 본체인 Cu 후막 전극(50)을 형성했다.

(6) 이어서, Cu-Ni 합금 도금액을 이용하여 상기 세라믹 적층체(1)의 양 끝면에 형성한 Cu 후막 전극(50) 상에 전해 도금을 행하고, Cu-Ni 합금층(도금층) 또는 Cu-Mn 합금층(도금층)(10)을 형성했다.

이 때, 도금액 중의 Cu 금속염과 Ni 금속염의 비율을 변화시킴으로써 표 1의 시료번호 1∼14의 합금 조성을 갖는 Cu-Ni 합금층 또는 Cu-Mn 합금층을 형성했다.

또한, 예를 들면 표 1의 시료번호 1의, 합금층 조성의 란에 있어서의 「Cu-5Ni」의 숫자 5는, 해당 성분(이 경우에는 Ni)의 중량%의 값을 나타내고 있다. 즉, 이 경우 Cu-Ni 합금 분말에 차지하는 Ni의 비율이 5중량%인 것을 나타내고 있다. 다른 시료에 대해서도 Ni의 비율 및 Mn의 비율은 같은 방법으로 표시하고 있다.

또한, 도금 처리의 시간을 변화시킴으로써 표 1의 시료번호 1∼14에 나타내는 Cu-Ni 합금층(도금층) 또는 Cu-Mn 합금층(도금층)의 두께를 조정했다.

(7) 그리고, 계속해서 Sn 도금액을 이용하여 상기 (6)의 공정에서 형성한 Cu-Ni 합금층 또는 Cu-Mn 합금층 상에 두께가 2㎛인 Sn 도금층(Sn 함유층)(20)을 형성함으로써 표 1의 시료번호 1∼14의, 본 발명의 실시형태 1에 의한 전자부품(적층 세라믹 콘덴서)(A1)(도 1 참조)을 제작했다.

또한 비교를 위해서, 상기 Cu-Ni 합금층 또는 Cu-Mn 합금층 대신에 두께가 10㎛인 Ni층(Ni 도금층)을 구비하고 있는 것을 제외하고, 상기 시료번호 1∼14의 시료와 같은 구조를 갖는 표 1의 시료번호 15의 시료[실시형태 1의 전자부품(A1)에 대응하는 비교예 1의 시료]를 제작했다.

[실시형태 2의 전자부품(적층 세라믹 콘덴서)(A2)의 제조]

이어서, 실시형태 2의 전자부품(적층 세라믹 콘덴서)(A2)(도 2 참조)의 제조방법에 대하여 설명한다.

(2) 그 다음에 내부전극 페이스트 패턴이 형성된 세라믹 그린시트를 복수매적층하고, 압착해서 적층체를 형성했다.

(3) 이어서, 이 적층체를 적층 방향, 즉 두께 방향을 따라 절단하고, 서로 대향하는 끝면(절단 끝면)의 한쪽과 다른쪽에 내부전극 페이스트 패턴이 교대로 노출된 칩 적층체[소성 후에 세라믹 적층체(1)(도 2)가 되는 미소성 적층체]를 얻었다.

(4) 그리고, 이 미소성 적층체를 공기 중에서 1300℃로 1시간 소성하여 세라믹 적층체(1)(도 2)를 얻었다. 이 세라믹 적층체(1)의 치수는 폭(W)=0.8㎜, 길이(L)=1.6㎜, 두께(W)=0.8㎜이다.

(5) 이어서, 이 세라믹 적층체(1)의 양 끝면(4, 4)에 외부전극 형성용의 도전성 페이스트로서 소성형의 Cu-Ni 후막 페이스트 또는 Cu-Mn 후막 페이스트를 도포했다.

Cu-Ni 후막 페이스트로서는 입경 3㎛의 Cu-Ni 분말과, 유리 프릿과, 유기 바인더와, 분산제와, 유기용제를 혼합하고, 볼밀과 롤밀로 분산, 혼련해서 페이스트 형상으로 한 것을 사용했다.

또한, Cu-Mn 후막 페이스트로서, 마찬가지로 입경 3㎛의 Cu-Mn 분말과, 유리 프릿과, 유기 바인더와, 분산제와, 유기용제를 혼합하고, 볼밀과 롤밀로 분산, 혼련해서 페이스트 형상으로 한 것을 사용했다.

그리고, Cu-Ni 후막 페이스트를 구성하는 Cu-Ni 합성 분말에 차지하는 Ni의 비율, 및,Cu-Mn 후막 페이스트를 구성하는 Cu-Mn 합성 분말에 차지하는 Mn의 비율을, 표 2의 시료번호 21∼30에 나타내는 바와 같은 범위로 변화시켰다.

(6) 그리고, 양 끝면(4, 4)에 상술한 바와 같이 해서 제작한 Cu-Ni 후막 페이스트 또는 Cu-Mn 후막 페이스트를 도포한 세라믹 적층체(1)를 소성함으로써 후막 Cu-Ni 합금층 또는 후막 Cu-Mn 합금층(10a)(도 2)을 형성했다.

또한, 소성 후의 합금층(10a)의 두께는 100∼150㎛인 것을 단면 관찰에 의해 확인하고 있다.

(7) 그 다음에, 상기 (6)의 공정에서 형성한 후막 Cu-Ni 합금층 또는 후막 Cu-Mn 합금층(10a) 상에 Sn 도금액을 이용하여 두께가 2㎛인 Sn 도금층(Sn 함유층)(20)을 형성함으로써 본 발명의 실시형태 2에 의한 표 2의 시료번호 21∼30의 전자부품(적층 세라믹 콘덴서)(A2)(도 2 참조)를 제작했다.

또한, 비교를 위해서 상기 후막 Cu-Ni 합금층 또는 후막 Cu-Mn 합금층 대신에 두께가 100∼150㎛인 Cu 후막층을 구비하는 것을 제외하고, 상기 시료번호 21∼30의 시료와 동일한 구성을 갖는 표 2의 시료번호 31의 시료[실시형태 2의 전자부품(A2)에 대응하는 비교예 2의 시료]를 제작했다.

그리고, 상술한 바와 같이 해서 제작한 표 1의 시료번호 1∼14의 시료(본 발명의 실시형태 1에 의한 시료)와 시료번호 15의 비교예 1의 시료, 및 표 2의 시료번호 21∼30의 시료(본 발명의 실시형태 2에 의한 시료)와 시료번호 31의 비교예 2의 시료를, 하기의 특성의 평가에 제공했다.

[특성의 평가] 특성을 평가함에 있어서, 상술한 바와 같이 해서 제작한 시료인 전자부품(적층 세라믹 콘덴서)을 납땜 실장하기 위한 기판으로서, Cu 전극(접합 대상물)을 구비한 기판(적층 세라믹 전자부품용 Cu 부착 FR4 유리 에폭시 기판)을 준비했다. 그리고, 메탈 마스크를 이용하여 Cu 전극의 표면에 센쥬 킨조쿠 고교 가부시키가이샤 제 Sn-3Ag-0.5Cu 솔더페이스트(구 MIL 규격 RA 플럭스)를 인쇄했다. 메탈 마스크의 두께는 50㎛로 했다.

또한, 상기 재료(솔더페이스트)의 표기에 있어서, 예를 들면 「Sn-3Ag-0.5Cu」의 숫자 3은 해당 성분(이 경우에는 Ag)의 중량%, 0.5는 Cu의 중량%의 값을 나타내고 있다.

그리고, 인쇄한 솔더페이스트 상에, 상술한 바와 같이 해서 제작한 시료인 각 전자부품(적층 세라믹 콘덴서)을 실장한 후, 리플로우 장치를 이용하여 예열 150℃, 본가열 250℃의 조건에서 전자부품의 외부전극과, 유리 에폭시 기판의 Cu 전극을 접합시킴으로써 외부전극과 Cu 전극을 전기적, 기계적으로 접속했다.

상술한 바와 같이 해서 얻은 접합 구조체를 특성 평가용 시료로 해서 이하 의 방법으로 특성을 평가했다.

≪땜납 폭발 평가≫ 상술한 바와 같이 해서 제작한 특성 평가용 시료를 10배로 실체현미경 관찰하고, 땜납 입자의 비산의 유무를 조사하여 비산이 확인된 것에 대해서는 불량(×), 확인되지 않은 것에 대해서는 양호(○)라고 평가했다.

≪휘스커 평가≫

특성 평가용 시료를 50℃의 항온조에 60일간 방치한 후, 도금층의 끝으로부터 5㎜의 주변 영역을 제외한 중앙 영역을 1000배로 SEM 관찰하고, 휘스커의 유무를 조사하여 휘스커가 확인된 것에 대해서는 불량(×), 확인되지 않은 것에 대해서는 양호(○)라고 평가했다.

≪고온강도 평가≫

기판의 전자부품(적층 세라믹 콘덴서)이 접합된 면을 하향으로 한 특성 평가용 시료를, 250℃ 열풍 강풍 순환 오븐에 5분간 넣은 후 인출하여 기판으로부터의 전자부품의 탈락 유무를 조사함으로써 고온시의 접합 강도(고온강도)를 평가했다.

이 때 전자부품의 탈락이 있은 것을 불량(×)이라 평가했다. 또한, 전자부품의 외부전극과, 기판의 Cu 전극의, 금속간 화합물에 의한 접합 형상체를 확인하기 위해서 미반응의 금속 Sn 성분을 에칭한 후 전자부품의 탈락의 유무를 조사했다.

그리고, 이 때 전자부품의 탈락이 확인된 것에 대해서는 일단 접합이 되어 있기 때문에 양호(○), 에칭 후에도 전자부품의 탈락이 없었던 것을 금속간 화합물에 보다 강고하게 접합되어 있다고 해서 우수(◎)라고 평가했다.

특성의 평가 결과를 표 1 및 표 2에 아울러 나타낸다.

(1) 도 1에 나타내는 구조를 갖는 표 1의 시료번호 1∼14의 시료[본 발명의 실시형태 1에 의한 전자부품(A1)] 및,

(2) 도 1에 나타내는 구조를 갖는 표 2의 시료번호 21∼30의 시료[본 발명의 실시형태 2에 의한 전자부품(A2)]

의 경우, 어느 것이나 땜납 폭발의 발생은 확인되지 않고, 실용적인 땜납 폭발 내성을 구비하고 있는 것이 확인되었다.

이것은 Cu-Ni 합금층 또는 Cu-Mn 합금층과, Sn 도금층 계면의 급속 확산 작용에 의해, 신속하게 융점이 높은 금속간 화합물층이 형성되어 고체화됨으로써 땜납 폭발 내성이 향상된 것이라 추찰된다.

또한, 도금 합금층(Cu-Ni 합금층 또는 Cu-Mn 합금층) 대신에 도금 Ni층을 구비하고 있는 표 1의 시료번호 15의 시료[실시형태 1의 전자부품(A1)에 대응하는 비교예 1의 시료]의 경우, 땜납 폭발의 발생이 확인되었다. 이것은 도금 Ni층과 Sn층의 계면에 급속 확산 작용이 발생하지 않기 때문에 땜납 폭발 내성이 불충분해진 것에 의한 것이다.

또한, 후막 합금층 대신에 후막 Cu층을 구비하고 있는 표 2의 시료번호 31의 시료[실시형태 2의 전자부품(A2)에 대응하는 비교예 2의 시료]의 경우도, 땜납 폭발 내성이 불충분해서 땜납 폭발의 발생이 확인되었다. 이것은 후막 Cu층과 Sn층의 계면에 급속 확산 작용이 발생하지 않기 때문에 땜납 폭발 내성이 불충분해진 것에 의한 것이다.

또한, 휘스커 평가에 있어서도 표 1의 시료번호 1∼14의 시료[본 발명의 실시형태 1에 의한 전자부품(A1)] 및, 표 2의 시료번호 21∼30의 시료[본 발명의 실시형태 2에 의한 전자부품(A2)]에 있어서는 휘스커의 발생은 확인되지 않았다.

이것은 표 1의 시료번호 1∼14의 시료, 및 표 2의 시료번호 21∼30의 시료의 경우, 납땜 공정에서 Sn이 Cu-Ni 합금층 또는 Cu-Mn 합금층에 신속하게 확산해서 금속간 화합물이 되고, 금속 Sn이 거의 잔류하지 않게 된 것에 의한 것이다.

단, 표 1에는 나타내고 있지 않지만, 도금 합금층의 두께가 0.5㎛ 이하로 되면 휘스커의 발생이 염려되는 거동이 확인되었다. 이것으로부터, 실시형태 1의 조건에 있어서는 도금 합금층(Cu-Ni 도금 합금층 또는 Cu-Mn 도금 합금층)의 두께를, 0.5㎛를 초과하는 두께로 하는 것이 바람직한 것을 알 수 있다.

단, 도금 합금에 포함되는 금속량(합금량)(즉, Cu-Ni 합금 또는 Cu-Mn 합금의 양)과, Sn 함유층에 포함되는 Sn량의 관계도 계면에서의 급속 확산 작용에 관계되기 때문에, 상기 도금 합금층의 두께만이 특별히 문제가 되는 것은 아니다.

또한, 고온강도 평가에 있어서도 표 1의 시료번호 1∼14의 시료[본 발명의 실시형태 1에 의한 전자부품(A1)] 및, 표 2의 시료번호 21∼30의 시료[본 발명의 실시형태 2에 의한 전자부품(A2)]의 경우, 어느 것이나 양호한 결과, 즉 양호(○)나 우수(◎)의 결과가 얻어졌다.

이것은 Cu-Ni 합금층 또는 Cu-Mn 합금층과, Sn 도금층의 계면의 급속 확산 작용에 의해, 신속하게 융점이 높은 금속간 화합물층이 형성되어 고체화됨으로써, 고온에서의 접합 강도가 향상된 것이라 추찰된다.

단, 표 1에는 나타내고 있지 않지만, 도금 합금층의 두께가 1㎛ 이하로 되면 고온강도가 저하하는 경향이 확인되었다. 이것으로부터, 실시형태 1의 조건에 있어서는 도금 합금층(Cu-Ni 도금 합금층 또는 Cu-Mn 도금 합금층)의 두께를, 1㎛를 초과하는 두께로 하는 것이 바람직한 것을 알 수 있다.

또한, 도금 합금층(Cu-Ni 도금 합금층 또는 Cu-Mn 도금 합금층)의 두께가 10㎛ 이상인 경우, 고온강도 평가가 우수(◎)로 되어 있어, 특히 바람직한 것을 알 수 있다.

단, 도금 합금에 포함되는 금속량(합금량)(즉, Cu-Ni 합금 또는 Cu-Mn 합금의 양)과, Sn 함유층에 포함되는 Sn량의 관계도 계면에서의 급속 확산 작용에 관계되기 때문에, 상기 도금 합금층의 두께만이 특히 문제가 되는 것은 아닌 것은 상술한 바와 같다.

또한, 합금층의 두께가 10㎛의 시료인 표 1의 시료번호 1∼10의 시료에 대해서 보면, 시료번호 5의 시료(Cu-Ni 합금에 있어서의 Ni의 비율이 30중량%인 시료) 및 시료번호 10의 시료(Cu-Mn 합금에 있어서의 Mn의 비율이 30중량%인 시료)는 고온강도 평가가 양호(○)인 것에 대해, 시료번호 1∼4 및 6∼9의 시료는 고온강도 평가가 우수(◎)로 되어 있고, 이 결과로부터 Cu-Ni 합금 또는 Cu-Mn 합금에 있어서의, Ni 또는 Mn의 비율이 5∼20중량%의 범위에 있는 것이 보다 바람직한 것을 알 수 있다.

이것은 Ni 또는 Mn의 비율이 5∼20중량%의 범위에 있을 때에는 보다 신속하게 급속 확산 작용이 발생하여 금속간 화합물을 생성하기 쉬워지고, 고온시의 강도저하 원인이 되는 Sn량이 적어지기 때문이라고 생각된다.

또한, 상기 실시형태 1의 전자부품(적층 세라믹 콘덴서)(A1)에서는 외부전극본체인 Cu 후막 전극 상에, 도금에 의해 형성한 Cu-Ni 합금층 또는 Cu-Mn 합금층(도금 합금층)을 설치하고, 또한 그 위에 Sn 도금층이 형성된 구조를 갖는 외부전극을 구비한 구성의 것을 나타내고, 또한 실시형태 2의 전자부품(적층 세라믹 콘덴서)(A2)에서는 외부전극 본체로서 전극 페이스트를 도포해서 베이킹함으로써 형성 한 Cu-Ni 합금층 또는 Cu-Mn 합금층(후막 합금층) 상에, Sn 도금층이 형성된 구조를 갖는 외부전극을 구비한 구성의 것을 나타내고 있지만, 본 발명에 있어서 땜납 폭발이 생기는 것을 방지하기 위해서는 합금층의 외측에 Sn 함유층을 구비하고 있으면 좋으므로, 예를 들면,

(a) Sn 도금층 등의 Sn 함유층의 외측에, 종류가 다른 금속 또는 합금의 층(예를 들면, Au나 Ag-Pd 등의 귀금속 도금층)이 더 설치된 구성으로 하거나,

(b) 합금층과 Sn 함유층 사이에 종류가 다른 금속 또는 합금의 층(예를 들면, Au나 Ag-Pd 등의 귀금속 도금층)이 설치된 구성으로 하거나 하는 것이 가능하고, 그 경우에도 동일한 효과를 얻을 수 있다.

또한, 상기 실시형태에서는 전자부품이 적층 세라믹 콘덴서이며, 외부전극이 세라믹 적층체(적층 세라믹 소자)의 끝면에 형성된 전극일 경우를 예로 들어서 설명했지만, 예를 들면 전자부품이 프린트 기판이나 다층 기판 등이며, 외부전극이 그 표면에 형성된 표면전극(실장용 전극)이라도 되고, 본 발명에서는 전자부품의 종류나 외부전극의 형태 등에 대해서 특별한 제약은 없다.

본 발명은 또한 그 밖의 점에 있어서도 상기 실시형태에 한정되는 것은 아니고, 발명의 범위 내에 있어서 여러가지 응용, 변형을 더하는 것이 가능하다.

A1 : 실시형태 1의 전자부품(적층 세라믹 콘덴서)
A2 : 실시형태 2의 전자부품(적층 세라믹 콘덴서)
1 : 세라믹 적층체(적층 세라믹 소자)
2 : 내부전극
3 : 세라믹층(유전체 세라믹층)
4 : 세라믹 적층체의 끝면
5 : 외부전극
10 : Cu-Ni 합금층 또는 Cu-Mn 합금층(도금 합금층)
10a : Cu-Ni 합금층 또는 Cu-Mn 합금층(후막 합금층)
20 : Sn 도금층(Sn 함유층)
50 : Cu 후막 전극층

Claims

전자부품 본체와, 상기 전자부품 본체의 표면에 형성된 외부전극을 구비한 전자부품으로서,
상기 외부전극은 Cu-Ni 합금층 및 Cu-Mn 합금층에서 선택되는 적어도 1종의 합금층과,
상기 합금층보다 외측에 형성된 Sn을 함유하는 Sn 함유층을 구비하고 있는 것을 특징으로 하는 전자부품.
제 1 항에 있어서,
상기 Sn 함유층은 상기 외부전극의 최외층에 형성되어 있는 것을 특징으로 하는 전자부품.
제 1 항 또는 제 2 항에 있어서,
상기 Sn 함유층은 상기 합금층에 접하고 있는 것을 특징으로 하는 전자부품.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 Sn 함유층은 도금층인 것을 특징으로 하는 전자부품.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 합금층은 도금층인 것을 특징으로 하는 전자부품.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 합금층은 후막 전극인 것을 특징으로 하는 전자부품.
제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 합금층은,
Ni를 5∼30중량%의 비율로 함유하는 Cu-Ni 합금층 및 Mn을 5∼30중량%의 비율로 함유하는 Cu-Mn 합금층 중 어느 1종인 것을 특징으로 하는 전자부품.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 합금층은,
Ni를 5∼20중량%의 비율로 함유하는 Cu-Ni 합금층 및 Mn을 5∼20중량%의 비율로 함유하는 Cu-Mn 합금층 중 어느 1종인 것을 특징으로 하는 전자부품.
제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
상기 전자부품 본체는 복수의 세라믹층과, 상기 세라믹층 사이에 일부가 끝면에 도출되는 형태로 설치된 내부전극층을 구비한 세라믹 적층체이며,
상기 외부전극은 상기 내부전극층이 도출된 끝면에 상기 내부전극층과 도통하도록 설치되어 있는 것을 특징으로 하는 전자부품.