JPH08138902A - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法

Info

Publication number
JPH08138902A
JPH08138902A JP6276391A JP27639194A JPH08138902A JP H08138902 A JPH08138902 A JP H08138902A JP 6276391 A JP6276391 A JP 6276391A JP 27639194 A JP27639194 A JP 27639194A JP H08138902 A JPH08138902 A JP H08138902A
Authority
JP
Japan
Prior art keywords
plating
chip resistor
layer
alloy
resistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6276391A
Other languages
English (en)
Inventor
Hiroyuki Yamada
博之 山田
Akio Fukuoka
章夫 福岡
Seiji Tsuda
清二 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6276391A priority Critical patent/JPH08138902A/ja
Publication of JPH08138902A publication Critical patent/JPH08138902A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 低い抵抗値および小さいTCRを有する、高
精度のチップ抵抗器を提供することを目的とする。 【構成】 基板1と、この基板1の少なくとも片面に形
成したCu−Ni合金からなる抵抗層3と、基板1の対
向する一対の両端部に抵抗層3と接続するように設けた
端面電極5とを有し、抵抗層3はCuおよびNiを含有
するめっき層を高温で熱処理することにより形成し、端
面電極5は、低温の金属薄膜堆積技術により形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子回路に広く使用さ
れるチップ抵抗器に関し、特に、抵抗値の低い領域で抵
抗温度係数の小さい、高精度のチップ抵抗器およびその
製造方法に関するものである。
【0002】
【従来の技術】電子機器の小型化に伴い、電子部品の実
装面積を縮小するために、表面実装部品への要求が高ま
っている。その中で、チップ抵抗器に対しても、従来用
いられている半固定ボリュームの代替として、高精度の
チップ抵抗器が要求されている。特に、電源回路に用い
られる、低抵抗であり、かつ抵抗温度係数の小さなチッ
プ抵抗器への要求が高まっている。
【0003】従来のチップ抵抗器の製造方法の一例につ
いて図面に基づいて説明する。図6は、従来の角形チッ
プ抵抗器の構造の一例を示す断面図である。まず、96
%アルミナからなるチップ状のアルミナ基板21の上面
と裏面に、それぞれ上面電極22と裏面電極23とを形
成する。次にアルミナ基板21の上面の一部に、上記上
面電極と接続するように、抵抗体24を形成する。この
抵抗体24を完全に覆うように、ホウケイ酸鉛系ガラス
からなる保護膜25を形成する。一般的には、上記保護
膜25は、スクリーン印刷によりパターン形成を行った
後、600℃〜850℃という高温で焼成することによ
り形成される。次に上記アルミナ基板21の端面部に、
上面電極22と裏面電極23とを接続するように、Ag
系の厚膜でなる端面電極26を形成する。この端面電極
26は、一般に600℃付近の高温で焼成することによ
り形成される。最後に、はんだ付けを行うときの信頼性
を確保するために、上記端面電極26を覆うようにNi
めっき膜27を、電気めっきにより形成し、そしてはん
だめっき膜28をこのNiめっき膜27を覆うように形
成する。
【0004】
【発明が解決しようとする課題】上記のような製造方法
で製造される従来のチップ抵抗器においては、抵抗体と
なる導電粒子として、一般に、酸化ルテニウムを主成分
とする厚膜グレーズ抵抗体材料が用いられている。酸化
ルテニウムのみからなる抵抗体材料では、抵抗値の温度
変化を示す抵抗温度係数(以下、TCRという)を、金
属酸化物などのTCR調整剤を添加することにより、±
50ppm/℃程度以内という低い値にすることが可能
である。しかし、このような抵抗体材料を用いた場合、
酸化ルテニウムの比抵抗値が高いため、1Ω以下の低い
抵抗値を有するチップ抵抗器を形成することができな
い。そのため、低い抵抗値を有するチップ抵抗器を得る
ためには、AgまたはPdなどの金属粉末を酸化ルテニ
ウムに添加することにより、抵抗値を1Ω以下の領域に
コントロールすることが行われている。
【0005】AgまたはPdなどの金属粉末は+600
〜+1000ppm/℃程度の高いTCR値を有してい
る。従って、上記のようにAgまたはPdを添加するこ
とにより抵抗値が1Ω以下の領域になるように調製され
た抵抗体の場合、抵抗体材料中のAgまたはPdの含有
率が高いために、得られる抵抗体のTCR値は、金属粉
末(すなわちAgまたはPd)自身が有する+600〜
+1000ppm/℃となる。すなわち、この場合、T
CR調製剤によるTCR値のコントロールは不可能であ
った。
【0006】上記のように、従来の製造方法では、低い
抵抗値を有するチップ抵抗器を製造することは可能であ
ったが、低い抵抗値を有しながら同時に小さいTCRを
有する高精度のチップ抵抗器を製造することはできなか
った。
【0007】本発明は上記従来の課題を解決するもので
あり、その目的とするところは、低い抵抗値と小さいT
CRとを同時に有するチップ抵抗器を提供することにあ
る。本発明の他の目的は、抵抗値のドリフトおよびTC
Rの変動の少ないチップ抵抗器を提供することにある。
本発明のさらに他の目的は、このようなチップ抵抗器を
製造する方法を提供することにある。
【0008】
【課題を解決するための手段】本発明のチップ抵抗器
は、絶縁基板と、この絶縁基板の少なくとも片面に形成
したCu−Ni合金からなる抵抗層と、前記絶縁基板の
対向する一対の両端部に前記抵抗層と接続するように設
けた端面電極とを有するものである。
【0009】
【作用】このような構成によって、低い抵抗値を有しな
がら同時に小さいTCRを有する高精度のチップ抵抗器
が得られる。
【0010】
【実施例】以下、本発明の一実施例におけるチップ抵抗
器について図面を参照しながら説明する。
【0011】(実施例1)図1は本実施例のチップ抵抗
器の断面図を示す。このチップ抵抗器においては、方形
の基板1の片面に、スクリーン印刷などの厚膜技術によ
りめっき下地層2を形成する。次にこのめっき下地層2
の上にCu−Ni合金からなる抵抗層3を形成し、そし
てこの抵抗層3の一部を覆うように保護層4を形成す
る。次に基板1の対向する一対の両端部をコ字状に覆
い、かつ、抵抗層3の保護層4で覆われていない部分と
接続するように、スパッタリング、イオンプレーティン
グ、プラズマCVDなどの薄膜堆積技術により、端面電
極5を形成する。さらにこの端面電極5を覆うNiめっ
き膜6を形成し、このNiめっき膜6上にはんだめっき
膜7を形成する。
【0012】次に、図2の工程図に従って、このチップ
抵抗器の具体的な製造方法を説明する。まずアルミナか
らなる基板1を用意する。次に、この基板の片面にめっ
き下地層2を形成する。このめっき下地層2は、Pdを
含有するめっき活性化用ペーストをスクリーン印刷法に
より基板1上に印刷し、そしてベルト式連続焼成炉でピ
ーク温度400℃、ピーク保持時間5分で焼成すること
により形成される。形成されためっき下地層2は、アル
ミナ基板1の表面の凹凸部に入り込んだ、膜厚1μm以
下の非常に薄い金属皮膜である。このめっき下地層2
は、次の無電解めっき工程においてめっき成長の核とな
るとともに、Cu−Ni合金からなる抵抗層3と基板1
との密着性を高める働きをする。
【0013】次にPdを含有するめっき下地層上2に、
無電解めっき法によりNiめっき層を形成する。次に上
記無電解Niめっき層上に、電気めっき法によりCuめ
っき(シアン化銅めっき)およびNiめっきを交互に複
数回繰り返して、CuとNiの積層めっき層を形成す
る。この電気めっき工程は、Niめっきは必ずCuめっ
きの後に行い、そして最外層は必ずNiめっきとなるよ
うに行う。ここで、無電解めっき法によりNiめっき層
を形成する代わりに、無電解めっき法でCuめっき層を
形成してもよい。その場合は次の電気めっき工程はNi
めっきからはじめて上記のようにCuめっきとNiめっ
きとを交互に複数回繰り返す。いずれの場合でも最外層
はNiめっき層となるように行う。なおCu電気めっき
としてシアン化銅めっき以外の、他の任意の公知の種類
のCuめっきを用いることができる。上記工程において
電気めっき法によりCuめっき層とNiめっき層とを形
成する代わりに、無電解めっき法によっても同様にCu
めっき層およびNiめっき層を形成し得る。ただし、無
電解めっき法の場合めっき層の成長が遅いため、高い生
産性のためには電気めっき法が好ましい。
【0014】次に、熱処理により、上記のCuとNiの
積層めっき層をCu−Ni合金化することにより、Cu
−Ni合金からなる抵抗層3を形成する。この熱処理
は、上記積層めっき層が形成された基板を、800℃に
設定した熱処理炉に2時間放置することにより行う。こ
のとき抵抗層3の酸化を防止するために、グリーンガス
(水素10%を含む窒素ガス)を炉に供給する。この高
温の熱処理により、Cuめっき層とNiめっき層とから
Cu−Ni合金抵抗層3が形成される。図4Aおよび図
4BにCuめっき層とNiめっき層とからCu−Ni合
金抵抗層3が形成されるプロセスを示す模式図を示す。
図4Aは基板1上に形成された熱処理前のCuとNiの
積層めっき層を表し、図4Bは熱処理後のCu−Ni合
金抵抗層3を表す。Ni無電解めっき層31、Cuめっ
き層32、およびNiめっき層33は熱処理によって合
金化し、Cu−Ni合金抵抗層3となる。さらに、抵抗
層3を形成した後、目的の抵抗値を得るために、レーザ
ートリミングにより、抵抗層3の抵抗値の修正を行う。
【0015】Cu−Ni合金の金属組成と、抵抗値およ
びTCRは相関関係がある。従って、図3に示すよう
に、Cu−Ni合金中のCuとNiの比率を変えること
により、TCRをコントロールすることが可能である。
図3に示すように、Cu:Niが60:40(重量比)
のときにTCRが最小になる。TCRの小さい高精度の
チップ抵抗器を得るために望ましいCu−Ni合金抵抗
層3中のCuとNiの比率は、55:44〜65:35
であり、本実施例ではCu:Niを60:40となるよ
うにする。このような合金膜を得るために、上記の、C
uめっき層とNiめっき層の積層めっき層を形成する工
程において、CuとNiの比率がほぼ60:40となる
ように、めっき時間、めっき電流、めっき回数などのめ
っき条件を設定する。図3に示すように、抵抗値もCu
とNiの比率により変化する。しかし、抵抗値は抵抗層
の膜厚を変えることによりコントロールできるので、す
なわち膜厚が厚いほど抵抗値は低くなるので、低い抵抗
値でかつTCRが小さい抵抗層を得ることができる。さ
らに、上記のようにレーザートリミングなどの手段によ
り抵抗値を調製できる。
【0016】上記の工程により、所望の抵抗値およびT
CRを有するCu−Ni合金抵抗層3が形成される。従
って、これ以降の工程では抵抗特性に影響を与えるよう
な高温工程がないことが必要である。従って、以下に示
すような低温プロセスにより、これ以降の工程を行う。
まず、図2に示すように、抵抗値を修正した後の抵抗層
3の一部に、耐湿性および耐熱性に優れたエポキシ系樹
脂のペーストをスクリーン印刷し、そして200℃のB
OX乾燥機で、30分間乾燥し、上記樹脂を硬化するこ
とにより保護層4を形成する。次に、基板1の対向する
一対の両端部をコ字状に覆い、かつ抵抗層3の保護層4
に覆われていない露出された部分と接続するように、端
面電極5を形成する。この端面電極5は、基板1を20
0℃で10分間加熱した後、Cu−Ni合金抵抗層3と
の密着性のよいNi−Crのターゲット(Ni:Cr=
1:1)を用いて、スパッタリングにより金属薄膜を堆
積することにより形成される。この端面電極5は、上記
のNi−Cr以外に、Cr、Ni−Cr以外のCr合
金、Ti、Niなどの金属で形成されてもよい。この端
面電極は、スパッタリングの他に、高温での熱処理を必
要としない任意の方法により形成し得る。特にこの端面
電極は金属薄膜で形成されることが好ましく、この金属
薄膜はスパッタリングの他に、イオンプレーティング、
プラズマCVDなどの、高温、すなわち約300℃以上
での熱処理を必要としない薄膜堆積技術により形成し得
る。本明細書中では、このような薄膜体積技術を、低温
での薄膜堆積技術とも言う。
【0017】最後に、電極部のはんだ付けを行う際の信
頼性を確保するために、端面電極5を覆うように電気め
っきによりNiめっき膜6を形成し、そしてこのNiめ
っき膜6を覆うように電気めっきによりはんだめっき膜
7を形成し、本発明による角形チップ抵抗器を製造す
る。
【0018】以上の構成により製造されたチップ抵抗器
は、約20mΩから約200mΩという低い抵抗を有し
ながら、約+30ppm/℃という低いTCRを有する
高精度な製品であった。
【0019】(実施例2)以下に、本発明の第2の実施
例について説明する。この実施例2において、実施例1
の製造方法と異なる点は、めっき下地層2およびCu−
Ni合金抵抗層3の形成方法である。以下、図5の工程
図に従って、具体的な製造方法を説明する。まずアルミ
ナからなる基板1に表面処理を施し、その表面を一様に
粗化する。この表面処理によって、後の工程で形成する
Cu−Ni合金抵抗層3が、めっき下地層2を通して、
基板1に強固に密着される(すなわちアンカー効果が得
られる)。この表面処理は、アルミナ基板1をフッ酸お
よび硝酸の混合液に浸漬することにより行う。次に、後
の工程で抵抗層3を形成する部分にのみめっき下地層2
を形成するために、それ以外の部分に耐めっき性レジス
トペーストをスクリーン印刷法により印刷し、そして硬
化する。次に、このレジストを有する基板1をPdを含
有するめっき活性化溶液に浸漬することにより、めっき
下地層2を形成する。このPdは、基板1の表面の凹凸
部に入り込み、次の無電解めっき工程においてめっき成
長の核となる。
【0020】次にめっき下地層2上に、無電解めっき法
によりNiめっき層またはCuめっき層を形成する。こ
の無電解めっき層上に、電気めっき法により、Cu−N
i合金めっき層を形成する。本実施例においては、ピロ
リン酸浴によるCu−Ni合金めっきを行い、この浴中
のCuとNiの比率は、Cu−Ni合金めっき層におけ
るCuとNiの比率がほぼ60:40となるように調製
する。めっき層の膜厚を調整するためにめっき時間、め
っき電流などのめっき条件を設定し、所望の抵抗値を得
る。次に得られたCu−Ni合金めっき層を完全に合金
化させてCu−Ni合金抵抗層3を得るとともに、抵抗
特性(特にTCR)を安定化させるために、熱処理を行
う。この熱処理は、上記合金めっき層が形成された基板
を、800℃に設定した熱処理炉に1時間放置すること
により行う。このとき抵抗層3の酸化を防止するため
に、グリーンガス(水素10%を含む窒素ガス)を炉に
供給する。
【0021】以下、実施例1の方法と同様に、抵抗値修
正、保護層印刷および硬化、端面電極のスパッタリン
グ、電気Niめっき、および電気はんだめっきの各工程
を行い、本発明による角形チップ抵抗器を製造する。以
上の工程により製造された角形チップ抵抗器は、実施例
1で製造されたチップ抵抗器と同様に、約20mΩから
約200mΩという低い抵抗を有しながら、約+30p
pm/℃という低いTCRを有する高精度な製品であっ
た。
【0022】本実施例においては、CuおよびNiを含
有するめっき層をCu−Ni合金めっきにより形成し
た。このことにより、CuめっきおよびNiめっきを交
互に複数回繰り返してCuとNiとの積層めっき層を形
成する実施例1の場合と比べて、めっき層の膨れやめく
れが発生しにくくなり、抵抗層3と基板1との密着性が
より良好となる。これは、めっき層間の内部応力、特に
Niめっき層における内部応力の発生が低減されるため
である。
【0023】上記実施例1および2では、個片状のチッ
プ抵抗器の製造工程を説明したが、一般的には、生産性
を向上させるために、縦横方向に複数の分割用スリット
が形成されたシート状のアルミナ基板を使用して、複数
のチップを同時に生産する。この場合、端面電極を形成
する前の工程として、基板の端面部を露出されるための
一次分割工程が付加され、さらに端面電極を形成した後
に、個片状のチップ抵抗器とするための二次分割工程が
付加される。
【0024】上記実施例においては、アルミナ基板を用
いたが、窒化アルミニウムなどのアルミナ以外の公知の
絶縁材料からなる基板を用いることも可能である。
【0025】さらに、上記実施例1および2において
は、抵抗層3を形成する方法が異なる以外に、それぞれ
めっき下地層2を形成する方法が異なるが、実施例1に
おけるめっき下地層2の形成方法(すなわち活性化ペー
ストを用いる方法)を実施例2における抵抗層3の形成
方法に適用することも可能であるし、その逆に、実施例
2におけるめっき下地層2の形成方法(すなわち活性化
溶液を用いる方法)を、実施例1における抵抗層3の形
成方法に適用することも可能である。あるいは、上記の
実施例で説明しためっき下地層の形成方法の他にも、無
電解めっき法に適用できる任意の公知の下地層形成方
法、すなわち基板の表面処理方法を用いることができ
る。無電解めっき形成の核としては、上記のPd以外に
もAg,Auなどを用い得る。また、上記実施例では、
基材の抵抗層を形成する面に電極を形成しなかったが、
このような電極を形成することも可能である。例えば、
MO(メタルオーガニック)金ペーストを使用して、基
材上にスクリーン印刷を行い、そして850℃程度で焼
成して、非常に薄い金系の金属皮膜を形成して電極を形
成した後、実施例1の方法に従って活性化ペーストを用
いてめっき下地層を形成し、以下実施例1または2の方
法に従ってチップ抵抗器を形成することができる。この
ように基材の抵抗層を形成する面にも電極を形成するこ
とにより、さらに抵抗値の精度を高めることが可能とな
る。
【0026】さらに、上記実施例においては、保護層4
はエポキシ系樹脂により形成したが、高温の熱処理を必
要としない任意の公知の材料を使用することができる。
保護層を形成するための熱処理は、必要な場合には、3
00℃以下が好ましく、より好ましくは200℃以下で
ある。
【0027】上記実施例においては、電極部のはんだ付
けの際の信頼性を確保するために、Niめっき膜6およ
びはんだめっき膜7を形成したが、Niめっき膜6を形
成せずに直接はんだめっき膜7を形成することも可能で
ある。
【0028】
【発明の効果】以上の説明から明らかなように、本発明
によれば、Cu−Ni合金により抵抗層を形成すること
により、低い抵抗値、好ましくは1Ω以下の抵抗値を有
し、かつ小さいTCR、好ましくは±50ppm/℃以
内のTCRを有する、高精度のチップ抵抗器が製造され
る。このチップ抵抗器は、従来の厚膜チップ抵抗器の生
産設備である、焼成炉、めっき設備などをほぼそのまま
使用できるので、量産が容易であり、かつ安価に製造す
ることができる。
【0029】さらに、本発明によれば、端面電極を高温
での熱処理を必要としない薄膜堆積技術により形成する
ので、抵抗値のドリフトやTCRの変動の少ない、高精
度のチップ抵抗器が得られる。また、Cu−Ni合金め
っきを形成した後、高温で熱処理することにより、極め
て均一な組成のCu−Ni合金の抵抗層が基板と密着性
よく形成されるので、抵抗値特性の優れたチップ抵抗器
が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施例および第2の実施例にお
ける角形チップ抵抗器の構造を示す断面図
【図2】本発明の第1の実施例における角形チップ抵抗
器の製造方法を示す工程図
【図3】Cu−Ni合金抵抗層のNi含有率と抵抗値お
よびTCRとの関係を示すグラフ
【図4】本発明の第1の実施例における角形チップ抵抗
器の製造において、Cuめっき層とNiめっき層とから
Cu−Ni合金抵抗層が形成されるプロセスを示す模式
【図5】本発明の第2の実施例における角形チップ抵抗
器の製造方法を示す工程図
【図6】従来の角形チップ抵抗器の構造を示す断面図
【符号の説明】 1 基板 2 めっき下地層 3 抵抗層 4 保護層 5 端面電極 6 Niめっき膜 7 はんだめっき膜 31 Ni無電解めっき層 32 Cuめっき層 33 Niめっき層

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板と、この絶縁基板の少なくとも
    片面に形成したCu−Ni合金からなる抵抗層と、前記
    絶縁基板の対向する一対の両端部に前記抵抗層と接続す
    るように設けた端面電極とを有するチップ抵抗器。
  2. 【請求項2】 抵抗層が、CuおよびNiを含有するめ
    っき層を熱処理することにより形成されるCu−Ni合
    金からなることを特徴とする請求項1記載のチップ抵抗
    器。
  3. 【請求項3】 抵抗層が、CuとNiとの重量比が5
    5:45〜65:35のCu−Ni合金からなることを
    特徴とする請求項1記載のチップ抵抗器。
  4. 【請求項4】 抵抗層が、CuとNiとの重量比が6
    0:40のCu−Ni合金からなることを特徴とする請
    求項3記載のチップ抵抗器。
  5. 【請求項5】 端面電極が、CrまたはCr合金または
    TiまたはNiからなり低温での薄膜堆積技術によって
    形成される金属薄膜であることを特徴とする請求項1記
    載のチップ抵抗器。
  6. 【請求項6】 端面電極が、Ni−Cr合金からなる金
    属薄膜であることを特徴とする請求項5記載のチップ抵
    抗器。
  7. 【請求項7】 端面電極が、絶縁基板の対向する一対の
    両端部をコ字状に囲むように設けられたことを特徴とす
    る請求項1記載のチップ抵抗器。
  8. 【請求項8】 抵抗層上の少なくとも端面電極に覆われ
    ていない部分に設けられた保護層を有することを特徴と
    する請求項1記載のチップ抵抗器。
  9. 【請求項9】 絶縁基板の少なくとも片面にめっき下地
    層を形成する工程と、このめっき下地層上にCuおよび
    Niを含有するめっき層を形成する工程と、前記Cuお
    よびNiを含有するめっき層に熱処理を施し、抵抗層を
    形成する工程と、前記絶縁基板の対向する一対の両端部
    に前記抵抗層と接続するように低温で金属薄膜を堆積し
    て、端面電極を形成する工程とを有することを特徴とす
    るチップ抵抗器の製造方法。
  10. 【請求項10】 CuおよびNiを含有するめっき層
    が、CuめっきおよびNiめっきを交互に複数回繰り返
    すことにより形成されることを特徴とする請求項9記載
    のチップ抵抗器の製造方法。
  11. 【請求項11】 CuおよびNiを含有するめっき層
    が、下地層上に、Cuめっき層またはNiめっき層から
    なる第1のめっき層を形成し、この第1のめっき層上に
    Cu−Ni合金を含有する第2のめっき層を形成するこ
    とにより形成されることを特徴とする請求項9記載のチ
    ップ抵抗器の製造方法。
  12. 【請求項12】 抵抗層がCuとNiとの重量比が5
    5:45〜65:45のCu−Ni合金からなるよう
    に、CuおよびNiを含有するめっき層を形成すること
    を特徴とする請求項9記載のチップ抵抗器の製造方法。
  13. 【請求項13】 抵抗層がCuとNiとの重量比が6
    0:40のCu−Ni合金からなるように、Cuおよび
    Niを含有するめっき層を形成することを特徴とする請
    求項12記載のチップ抵抗器の製造方法。
  14. 【請求項14】 端面電極が、CrまたはCr合金また
    はTiまたはNiからなることを特徴とする請求項9記
    載のチップ抵抗器の製造方法。
  15. 【請求項15】 端面電極が、Ni−Cr合金から形成
    される金属薄膜であることを特徴とする請求項14記載
    のチップ抵抗器の製造方法。
  16. 【請求項16】 金属薄膜が、スパッタリングまたはイ
    オンプレーティングまたはプラズマCVDにより堆積さ
    れることを特徴とする請求項9記載のチップ抵抗器の製
    造方法。
  17. 【請求項17】 端面電極が、絶縁基板の対向する一つ
    の両端部をコ字状に囲むように形成されることを特徴と
    する請求項9記載のチップ抵抗器の製造方法。
  18. 【請求項18】 抵抗層上に保護層を形成する工程を有
    することを特徴とする請求項9記載のチップ抵抗器の製
    造方法。
JP6276391A 1993-11-11 1994-11-10 チップ抵抗器およびその製造方法 Pending JPH08138902A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6276391A JPH08138902A (ja) 1993-11-11 1994-11-10 チップ抵抗器およびその製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP28240793 1993-11-11
JP22010994 1994-09-14
JP5-282407 1994-09-14
JP6-220109 1994-09-14
JP6276391A JPH08138902A (ja) 1993-11-11 1994-11-10 チップ抵抗器およびその製造方法

Publications (1)

Publication Number Publication Date
JPH08138902A true JPH08138902A (ja) 1996-05-31

Family

ID=27330399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6276391A Pending JPH08138902A (ja) 1993-11-11 1994-11-10 チップ抵抗器およびその製造方法

Country Status (1)

Country Link
JP (1) JPH08138902A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0836198A2 (en) * 1996-10-09 1998-04-15 Murata Manufacturing Co., Ltd. Thermistor chips and methods of making same
EP0836199A2 (en) * 1996-10-09 1998-04-15 Murata Manufacturing Co., Ltd. Thermistor chips and methods of making same
JP2001307903A (ja) * 2000-04-11 2001-11-02 Koketsu Kagi Kofun Yugenkoshi 薄膜抵抗器の製造方法
JP2006140296A (ja) * 2004-11-11 2006-06-01 Koa Corp 電子部品の製造方法及び電子部品
JP2008244343A (ja) * 2007-03-28 2008-10-09 Mitsubishi Materials Corp 薄膜サーミスタ及び薄膜サーミスタの製造方法
JP2009043958A (ja) * 2007-08-09 2009-02-26 Panasonic Corp チップ型金属板抵抗器およびその製造方法
JP2010161401A (ja) * 2010-03-16 2010-07-22 Rohm Co Ltd チップ抵抗器およびその製造方法
JP2013030795A (ja) * 2012-10-01 2013-02-07 Rohm Co Ltd チップ抵抗器およびその製造方法
WO2013132965A1 (ja) * 2012-03-05 2013-09-12 株式会社村田製作所 電子部品
JPWO2013132966A1 (ja) * 2012-03-05 2015-07-30 株式会社村田製作所 電子部品および電子部品と接合対象物との接合構造体の形成方法
JP2019024037A (ja) * 2017-07-24 2019-02-14 國立成功大學National Cheng Kung University 高伝導卑金属電極と合金ローオームチップ抵抗の作製方法
JP2019195065A (ja) * 2019-05-22 2019-11-07 國立成功大學National Cheng Kung University 高伝導卑金属電極と合金ローオームチップ抵抗の作製方法
CN110459373A (zh) * 2019-08-19 2019-11-15 南京隆特电子有限公司 一种低阻电阻器及制造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0836198A2 (en) * 1996-10-09 1998-04-15 Murata Manufacturing Co., Ltd. Thermistor chips and methods of making same
EP0836199A2 (en) * 1996-10-09 1998-04-15 Murata Manufacturing Co., Ltd. Thermistor chips and methods of making same
EP0836198A3 (en) * 1996-10-09 1999-01-07 Murata Manufacturing Co., Ltd. Thermistor chips and methods of making same
EP0836199A3 (en) * 1996-10-09 1999-01-07 Murata Manufacturing Co., Ltd. Thermistor chips and methods of making same
US5952911A (en) * 1996-10-09 1999-09-14 Murata Manufacturing Co., Ltd. Thermistor chips and methods of making same
US6100110A (en) * 1996-10-09 2000-08-08 Murata Manufacturing Co., Ltd. Methods of making thermistor chips
JP2001307903A (ja) * 2000-04-11 2001-11-02 Koketsu Kagi Kofun Yugenkoshi 薄膜抵抗器の製造方法
JP2006140296A (ja) * 2004-11-11 2006-06-01 Koa Corp 電子部品の製造方法及び電子部品
JP2008244343A (ja) * 2007-03-28 2008-10-09 Mitsubishi Materials Corp 薄膜サーミスタ及び薄膜サーミスタの製造方法
JP2009043958A (ja) * 2007-08-09 2009-02-26 Panasonic Corp チップ型金属板抵抗器およびその製造方法
JP2010161401A (ja) * 2010-03-16 2010-07-22 Rohm Co Ltd チップ抵抗器およびその製造方法
WO2013132965A1 (ja) * 2012-03-05 2013-09-12 株式会社村田製作所 電子部品
JPWO2013132966A1 (ja) * 2012-03-05 2015-07-30 株式会社村田製作所 電子部品および電子部品と接合対象物との接合構造体の形成方法
JPWO2013132965A1 (ja) * 2012-03-05 2015-07-30 株式会社村田製作所 電子部品
US9412517B2 (en) 2012-03-05 2016-08-09 Murata Manufacturing Co., Ltd. Electronic part
US9691546B2 (en) 2012-03-05 2017-06-27 Murata Manufacturing Co., Ltd. Electronic part and method for forming joint structure of electronic part and joining object
JP2013030795A (ja) * 2012-10-01 2013-02-07 Rohm Co Ltd チップ抵抗器およびその製造方法
JP2019024037A (ja) * 2017-07-24 2019-02-14 國立成功大學National Cheng Kung University 高伝導卑金属電極と合金ローオームチップ抵抗の作製方法
JP2019195065A (ja) * 2019-05-22 2019-11-07 國立成功大學National Cheng Kung University 高伝導卑金属電極と合金ローオームチップ抵抗の作製方法
CN110459373A (zh) * 2019-08-19 2019-11-15 南京隆特电子有限公司 一种低阻电阻器及制造方法

Similar Documents

Publication Publication Date Title
US5680092A (en) Chip resistor and method for producing the same
US8058968B2 (en) Method for manufacturing rectangular plate type chip resistor and rectangular plate type chip resistor
EP0191538B1 (en) Chip resistor and method for the manufacture thereof
JPH08138902A (ja) チップ抵抗器およびその製造方法
JPH11222664A (ja) メタルマスク、このメタルマスクを用いた抵抗体の形成方法およびこのメタルマスクを用いた抵抗器の製造方法
JPH11204304A (ja) 抵抗器およびその製造方法
JPH11204315A (ja) 抵抗器の製造方法
JP2003045703A (ja) チップ抵抗器及びその製造方法
JPH0136243B2 (ja)
JP3642100B2 (ja) チップ抵抗器およびその製造方法
JP3825576B2 (ja) チップ抵抗器の製造方法
JP2001155902A (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP3092451B2 (ja) 角形薄膜チップ抵抗器およびその製造方法
JPH08213221A (ja) 角形薄膜チップ抵抗器の製造方法
JP2641530B2 (ja) チップ状電子部品の製造方法
JPH08316003A (ja) 角形チップ抵抗器およびその製造方法
JP2839262B2 (ja) チップ抵抗器とその製造方法
JP2006080322A (ja) チップ型複合電子部品
JP2757949B2 (ja) チップ状電子部品
JP3246229B2 (ja) チップ状電子部品およびその製造方法
JP2718232B2 (ja) 角板型薄膜チップ抵抗器の製造方法
JP2718196B2 (ja) 角板型薄膜チップ抵抗器の製造方法
JP2718178B2 (ja) 角板型薄膜チップ抵抗器の製造方法
JPH09246004A (ja) 抵抗器とその製造方法
JPH08316004A (ja) 角形チップ抵抗器およびその製造方法