JP2013030795A - チップ抵抗器およびその製造方法 - Google Patents
チップ抵抗器およびその製造方法 Download PDFInfo
- Publication number
- JP2013030795A JP2013030795A JP2012219055A JP2012219055A JP2013030795A JP 2013030795 A JP2013030795 A JP 2013030795A JP 2012219055 A JP2012219055 A JP 2012219055A JP 2012219055 A JP2012219055 A JP 2012219055A JP 2013030795 A JP2013030795 A JP 2013030795A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- pair
- electrodes
- insulating layer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 238000000034 method Methods 0.000 title claims description 14
- 229910000679 solder Inorganic materials 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims description 52
- 238000005520 cutting process Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 7
- 238000007747 plating Methods 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 229910017566 Cu-Mn Inorganic materials 0.000 description 1
- 229910017871 Cu—Mn Inorganic materials 0.000 description 1
- 229910018054 Ni-Cu Inorganic materials 0.000 description 1
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- 229910018481 Ni—Cu Inorganic materials 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
【解決手段】厚み方向に間隔を隔てた表裏面10a,10bおよび幅方向に間隔を隔てて一定方向に延びた一対の側面10cを有するチップ状の金属製抵抗体1と、上記抵抗体1の裏面10bに上記一定方向において間隔を隔てて並ぶように設けられた一対の電極3と、を備えているチップ抵抗器A1であって、上記抵抗体1の裏面10bのうち、上記一対の電極3間の領域を全て覆い、上記一対の電極の形成前に形成されることにより上記一対の電極の形成領域を規定する第1の絶縁層2Aと、上記抵抗体1の上記一対の側面をそれぞれ全て覆う第2の絶縁層2Bと、を備えており、上記一対の電極3には、ハンダ層39が積層されており、かつ、上記一対の電極3と、上記ハンダ層39とは、それらの一部が上記第1の絶縁層2Aの縁部に直接オーバラップしている。
【選択図】 図3
Description
設けられた一対の電極と、上記一対の電極に積層されたハンダ層と、上記抵抗体の裏面のうち、上記一対の電極間の領域を全て覆い、上記一対の電極の形成前に形成されることにより上記一対の電極の形成領域を規定する第1の絶縁層と、上記抵抗体の上記一対の側面をそれぞれ全て覆う第2の絶縁層と、を備えており、上記一対の電極と、上記ハンダ層とは、それらの一部が上記第1の絶縁層の縁部に直接オーバラップしているとともに、上記第2の絶縁層は上記一対の電極と上記ハンダ層の形成前に形成されることにより、上記一対の電極は、その一部が上記第2の絶縁層の端縁にオーバラップしているチップ抵抗器の製造方法であって、それ自体がバー状の抵抗体材料の裏面にこの抵抗体材料の長手方向に間隔を隔てて並んだ複数の電極と、上記複数の電極に積層されたハンダ層と、上記抵抗体材料の上記裏面の上記複数の電極間領域を全て覆い、上記電極の形成前に形成されることにより上記電極の形成領域を規定する第1の絶縁層と、上記抵抗体材料の一対の側面の全てを覆う第2の絶縁層とが形成され、上記複数の電極と上記ハンダ層とはそれらの一部が上記第1の絶縁層の縁部に直接オーバラップしている、バー状の抵抗器集合体を作製する工程と、上記抵抗器集合体をその長手方向の複数箇所において切断することにより、複数の上記チップ抵抗器に分割する工程と、を有しており、上記バー状の抵抗器集合体を作製する工程は、抵抗体材料としてのプレートの片面に上記第1絶縁層のための絶縁層をパターン形成した後に、上記プレートを上記バー状の抵抗体材料に分割する工程と、上記バー状の抵抗体材料の一対の側面に上記第2絶縁層を形成する工程と、上記パターン形成された絶縁層が形成されている面に複数の電極をその一部が上記パターン形成された絶縁層の縁部と、上記第2絶縁層の端縁とに直接オーバラップするように形成する工程と、上記複数の電極上に上記ハンダ層をその一部が上記パターン形成された絶縁層の縁部に直接オーバラップするように形成する工程と、を含んでいることを特徴とする。
。この第3の絶縁層2C'の形成は、たとえばエポキシ樹脂をベタ塗り状に厚膜印刷して行なう。この第3の絶縁層2C'の表面に標印を施す工程を行なってもよい。
のチップ抵抗器に分割した後に、それら複数のチップ抵抗器の各抵抗体の側面に個別に塗装を施すなどして第2の絶縁層を形成してもかまわない。このような方法によっても、本願発明が意図するチップ抵抗器を製造することができる。
1 抵抗体
1A プレート
2A,2A' 第1の絶縁層
2B,2B' 第2の絶縁層
2C,2C' 第3の絶縁層
3 電極
39 ハンダ層
10a 表面(抵抗体の)
10b 裏面(抵抗体の)
10c 側面(抵抗体の)
Claims (7)
- 厚み方向に間隔を隔てた表裏面および幅方向に間隔を隔てて一定方向に延びた一対の側面を有するチップ状の金属製抵抗体と、
上記抵抗体の裏面に上記一定方向において間隔を隔てて並ぶように設けられた一対の電極と、を備えているチップ抵抗器であって、
上記抵抗体の裏面のうち、上記一対の電極間の領域を全て覆い、上記一対の電極の形成前に形成されることにより上記一対の電極の形成領域を規定する第1の絶縁層と、上記抵抗体の上記一対の側面をそれぞれ全て覆う第2の絶縁層と、を備えており、
上記一対の電極には、ハンダ層が積層されており、かつ、
上記一対の電極と、上記ハンダ層とは、それらの一部が上記第1の絶縁層の縁部に直接オーバラップしていることを特徴とする、チップ抵抗器。 - 上記第2の絶縁層は、上記一対の電極と上記ハンダ層の形成前に形成されることにより、上記一対の電極は、その一部が上記第2の絶縁層の端縁にオーバラップしている、請求項1に記載のチップ抵抗器。
- 上記抵抗体の表面を全て覆う第3の絶縁層をさらに備えている、請求項1または2に記載のチップ抵抗器。
- 上記各電極の厚みは、上記第1の絶縁層の厚みよりも大きくされている、請求項1ないし3のいずれかに記載のチップ抵抗器。
- 厚み方向に間隔を隔てた表裏面および幅方向に間隔を隔てて一定方向に延びた一対の側面を有するチップ状の金属製抵抗体と、上記抵抗体の裏面に上記一定方向において間隔を隔てて並ぶように設けられた一対の電極と、上記一対の電極に積層されたハンダ層と、上記抵抗体の裏面のうち、上記一対の電極間の領域を全て覆い、上記一対の電極の形成前に形成されることにより上記一対の電極の形成領域を規定する第1の絶縁層と、上記抵抗体の上記一対の側面をそれぞれ全て覆う第2の絶縁層と、を備えており、上記一対の電極と、上記ハンダ層とは、それらの一部が上記第1の絶縁層の縁部に直接オーバラップしているチップ抵抗器の製造方法であって、
それ自体がバー状の抵抗体材料の裏面にこの抵抗体材料の長手方向に間隔を隔てて並んだ複数の電極と、上記複数の電極に積層されたハンダ層と、上記抵抗体材料の上記裏面の上記複数の電極間領域を全て覆い、上記電極の形成前に形成されることにより上記電極の形成領域を規定する第1の絶縁層と、上記抵抗体材料の一対の側面の全てを覆う第2の絶縁層とが形成され、上記複数の電極と上記ハンダ層とはそれらの一部が上記第1の絶縁層の縁部に直接オーバラップしている、バー状の抵抗器集合体を作製する工程と、
上記抵抗器集合体をその長手方向の複数箇所において切断することにより、複数の上記チップ抵抗器に分割する工程と、
を有していることを特徴とする、チップ抵抗器の製造方法。 - 上記バー状の抵抗器集合体を作製する工程は、
抵抗体材料としてのプレートの片面にパターン形成された絶縁層と、上記各電極となり、一部が上記絶縁層の縁部に直接オーバラップするように形成した導電層と、上記導体層上に一部が上記絶縁層の縁部に直接オーバラップするように形成したハンダ層とを順次設けた後に、上記プレートを上記バー状の抵抗体材料に分割する工程と、
上記バー状の抵抗体材料の一対の側面に絶縁層を形成する工程と、
を含んでいる、請求項5に記載のチップ抵抗器の製造方法。 - 厚み方向に間隔を隔てた表裏面および幅方向に間隔を隔てて一定方向に延びた一対の側
面を有するチップ状の金属製抵抗体と、上記抵抗体の裏面に上記一定方向において間隔を隔てて並ぶように設けられた一対の電極と、上記一対の電極に積層されたハンダ層と、上記抵抗体の裏面のうち、上記一対の電極間の領域を全て覆い、上記一対の電極の形成前に形成されることにより上記一対の電極の形成領域を規定する第1の絶縁層と、上記抵抗体の上記一対の側面をそれぞれ全て覆う第2の絶縁層と、を備えており、上記一対の電極と、上記ハンダ層とは、それらの一部が上記第1の絶縁層の縁部に直接オーバラップしているとともに、上記第2の絶縁層は上記一対の電極と上記ハンダ層の形成前に形成されることにより、上記一対の電極は、その一部が上記第2の絶縁層の端縁にオーバラップしているチップ抵抗器の製造方法であって、
それ自体がバー状の抵抗体材料の裏面にこの抵抗体材料の長手方向に間隔を隔てて並んだ複数の電極と、上記複数の電極に積層されたハンダ層と、上記抵抗体材料の上記裏面の上記複数の電極間領域を全て覆い、上記電極の形成前に形成されることにより上記電極の形成領域を規定する第1の絶縁層と、上記抵抗体材料の一対の側面の全てを覆う第2の絶縁層とが形成され、上記複数の電極と上記ハンダ層とはそれらの一部が上記第1の絶縁層の縁部に直接オーバラップしている、バー状の抵抗器集合体を作製する工程と、
上記抵抗器集合体をその長手方向の複数箇所において切断することにより、複数の上記チップ抵抗器に分割する工程と、
を有しており、
上記バー状の抵抗器集合体を作製する工程は、
抵抗体材料としてのプレートの片面に上記第1絶縁層のための絶縁層をパターン形成した後に、上記プレートを上記バー状の抵抗体材料に分割する工程と、
上記バー状の抵抗体材料の一対の側面に上記第2絶縁層を形成する工程と、
上記パターン形成された絶縁層が形成されている面に複数の電極をその一部が上記パターン形成された絶縁層の縁部と、上記第2絶縁層の端縁とに直接オーバラップするように形成する工程と、
上記複数の電極上に上記ハンダ層をその一部が上記パターン形成された絶縁層の縁部に直接オーバラップするように形成する工程と、
を含んでいることを特徴とする、チップ抵抗器の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012219055A JP5490861B2 (ja) | 2012-10-01 | 2012-10-01 | チップ抵抗器およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012219055A JP5490861B2 (ja) | 2012-10-01 | 2012-10-01 | チップ抵抗器およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010058657A Division JP5242614B2 (ja) | 2010-03-16 | 2010-03-16 | チップ抵抗器およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013030795A true JP2013030795A (ja) | 2013-02-07 |
JP5490861B2 JP5490861B2 (ja) | 2014-05-14 |
Family
ID=47787480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012219055A Expired - Lifetime JP5490861B2 (ja) | 2012-10-01 | 2012-10-01 | チップ抵抗器およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5490861B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018110288A1 (ja) * | 2016-12-16 | 2018-06-21 | パナソニックIpマネジメント株式会社 | チップ抵抗器およびその製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6447002A (en) * | 1987-08-18 | 1989-02-21 | Koa Corp | Chip-like resistor |
JPH08138902A (ja) * | 1993-11-11 | 1996-05-31 | Matsushita Electric Ind Co Ltd | チップ抵抗器およびその製造方法 |
JPH10144504A (ja) * | 1996-11-06 | 1998-05-29 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
JPH11329802A (ja) * | 1998-05-12 | 1999-11-30 | Murata Mfg Co Ltd | チップ型抵抗器及びその製造方法 |
JP2001155903A (ja) * | 1999-11-30 | 2001-06-08 | Kyocera Corp | 電子部品 |
JP2002057009A (ja) * | 2000-08-07 | 2002-02-22 | Koa Corp | 抵抗器の製造方法および抵抗器 |
JP2002184601A (ja) * | 2000-12-14 | 2002-06-28 | Koa Corp | 抵抗器 |
-
2012
- 2012-10-01 JP JP2012219055A patent/JP5490861B2/ja not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6447002A (en) * | 1987-08-18 | 1989-02-21 | Koa Corp | Chip-like resistor |
JPH08138902A (ja) * | 1993-11-11 | 1996-05-31 | Matsushita Electric Ind Co Ltd | チップ抵抗器およびその製造方法 |
JPH10144504A (ja) * | 1996-11-06 | 1998-05-29 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
JPH11329802A (ja) * | 1998-05-12 | 1999-11-30 | Murata Mfg Co Ltd | チップ型抵抗器及びその製造方法 |
JP2001155903A (ja) * | 1999-11-30 | 2001-06-08 | Kyocera Corp | 電子部品 |
JP2002057009A (ja) * | 2000-08-07 | 2002-02-22 | Koa Corp | 抵抗器の製造方法および抵抗器 |
JP2002184601A (ja) * | 2000-12-14 | 2002-06-28 | Koa Corp | 抵抗器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018110288A1 (ja) * | 2016-12-16 | 2018-06-21 | パナソニックIpマネジメント株式会社 | チップ抵抗器およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5490861B2 (ja) | 2014-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4358664B2 (ja) | チップ抵抗器およびその製造方法 | |
JP4047760B2 (ja) | チップ抵抗器およびその製造方法 | |
US8044765B2 (en) | Chip resistor and method of making the same | |
US7327214B2 (en) | Chip resistor and method of making the same | |
JP4640952B2 (ja) | チップ抵抗器およびその製造方法 | |
JP3848286B2 (ja) | チップ抵抗器 | |
WO2004040592A1 (ja) | チップ抵抗器、その製造方法およびその製造方法に用いられるフレーム | |
JP4460564B2 (ja) | チップ抵抗器 | |
JP5242614B2 (ja) | チップ抵抗器およびその製造方法 | |
JP3848247B2 (ja) | チップ抵抗器およびその製造方法 | |
JP3848245B2 (ja) | チップ抵抗器 | |
JP5490861B2 (ja) | チップ抵抗器およびその製造方法 | |
JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
JP5037288B2 (ja) | チップ抵抗器およびその製造方法 | |
JP2006157064A (ja) | チップ抵抗器およびその製造方法 | |
JP3653076B2 (ja) | チップ抵抗器の製造方法およびそれに用いられるフレーム | |
JP2017069441A (ja) | チップ抵抗器 | |
JP2004153160A (ja) | チップ抵抗器およびその製造方法 | |
JP2007165358A (ja) | チップ型コンデンサ | |
JP2013254983A (ja) | チップ抵抗器およびその製造方法 | |
JP2004022659A (ja) | 低い抵抗値を有するチップ抵抗器とその製造方法 | |
JP2006013002A (ja) | 低い抵抗値を有するチップ抵抗器とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5490861 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |