JP5037288B2 - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法 Download PDF

Info

Publication number
JP5037288B2
JP5037288B2 JP2007257218A JP2007257218A JP5037288B2 JP 5037288 B2 JP5037288 B2 JP 5037288B2 JP 2007257218 A JP2007257218 A JP 2007257218A JP 2007257218 A JP2007257218 A JP 2007257218A JP 5037288 B2 JP5037288 B2 JP 5037288B2
Authority
JP
Japan
Prior art keywords
resistor
electrodes
insulating layer
chip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007257218A
Other languages
English (en)
Other versions
JP2008016870A (ja
Inventor
虎之 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007257218A priority Critical patent/JP5037288B2/ja
Publication of JP2008016870A publication Critical patent/JP2008016870A/ja
Application granted granted Critical
Publication of JP5037288B2 publication Critical patent/JP5037288B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本願発明は、チップ抵抗器およびその製造方法に関する。
従来のチップ抵抗器の一例としては、図9に示すようなものがある(特許文献1参照)。図示されたチップ抵抗器Bは、金属製のチップ状の抵抗体90の下面に、一対の電極91が設けられた構成を有している。一対の電極91は、空隙部93を介して離間しており、抵抗体90の下面のうち、空隙部93を除く全域にわたって比較的広い面積で形成されている。各電極91の下面には、実装時のハンダ付け性を良くするための手段として、ハンダ層92が形成されている。
このチップ抵抗器Bは、図10に示すような方法により製造される。まず、同図(a)に示すように、抵抗体90および電極91のそれぞれの材料として、2枚の金属板90’, 91’を準備し、同図(b)に示すように、金属板90’の下面に金属板91’を重ね合わせて接合する。次いで、同図(c)に示すように、金属板91’の一部を機械加工によって切削し、空隙部93を形成する。その後は、同図(d)に示すように、金属板91’の下面にハンダ層92’を形成してから、同図(e)に示すように、金属板90’, 91’を切断する。このことにより、チップ抵抗器Bが製造される。
特開2002−57009号公報(図1)
上記したチップ抵抗器Bは、一対の電極91が並ぶ方向において各電極91の幅Saが大きなものとなっている。したがって、一対の電極91に測定プローブを接触させて抵抗値を測定する場合において、測定プローブを一対の電極91のそれぞれの内側縁部91aに接触させた場合の抵抗値Raと、外側縁部91bに接触させた場合の抵抗値Rbとの差も大きくなっていた。このように測定プローブを各電極91のどの部分に接触させるかによって抵抗値が大きく相違したのでは、チップ抵抗器Bを使用する場合に、その使用の仕方により抵抗値に大きなばらつきが発生することとなり、好ましいものではない。
より具体的には、たとえばハンダを利用してチップ抵抗器Bを所望箇所に面実装する場合に、上記ハンダが各電極91の下面全域に対して密着するのではなく、たとえば各電極91の内側縁部91a寄り部分のみに偏って接触する場合がある。これとは反対に、上記ハンダが各電極91の下面の外側縁部91b寄り部分のみに偏って接触する場合もある。従来においては、このような状態で実装がなされると、抵抗値に大きなばらつきが発生し、チップ抵抗器Bを利用して構成される電気回路の仕様に狂いを生じる虞れがあった。チップ抵抗器Bをたとえば10mΩ以下の低抵抗のものとする場合には、上記した抵抗値Raと抵抗値Rbとの差が小さいとしても、チップ抵抗器Bの全体の抵抗値と比較すると、その差の割合は非常に大きくなる。したがって、チップ抵抗器Bの低抵抗化が図られるほど、上記したような不具合は深刻となる。
上記不具合を抑制する手段としては、たとえば各電極91の厚みを大きくし、各電極91自体の電気抵抗を小さくする手段が考えられる。ところが、このような手段によれば、チップ抵抗器Bの全体の厚みが大きくなるのに加え、空隙部93を形成するときの金属板91’の切削量が多くなり、チップ抵抗器Bの製造コストが高価になるといった不具合を招いてしまう。
また、上記従来技術においては、チップ抵抗器Bの製造作業が煩雑であり、その生産性が悪いという不具合もあった。より具体的には、従来においては、空隙部93の形成は、機械加工により行なっている。また、その加工は、一対の電極91間の寸法を精度良く仕上げなければならず、かつ金属板90’の表面が凹状に切削されないように注意する必要もある。このため、上記加工はかなり慎重に行なう必要があり、チップ抵抗器Bの生産性が悪くなっていた。さらに、上記従来技術においては、切削加工を経てチップ抵抗器Bが製造されるために、その切削加工精度に起因する電極間抵抗値の誤差も発生していた。
本願発明は、上記した事情のもとで考え出されたものであって、電極に対するハンダの接触の仕方によって抵抗値に大きなばらつきが発生するといった不具合を解消しまたは抑制することが可能なチップ抵抗器およびその製造方法を提供することをその課題としている。
上記課題を解決するため、本願発明では、次の技術的手段を講じている。
すなわち、本願発明の第1の側面に係るチップ抵抗器は、一様な金属材料からなる矩形チップ状の抵抗体と、この抵抗体の片面に設けられ、かつ互いに離間して並んだ一対の電極と、を備えているチップ抵抗器であって、上記一対の電極は、それぞれ、それらの並び方向において上記抵抗体の端縁から離間して、メッキにより形成されているとともに、上記並び方向と直交する上記抵抗体の全幅にわたって形成されており、上記抵抗体の上記片面のうち、上記一対の電極の間の領域、および上記抵抗体の上記端縁から上記各電極までの間の領域は、絶縁層によって覆われており、上記各電極には、その表面の全面を覆うようにハンダメッキ層が形成されているとともに、上記各電極の上記並び方向の両端縁および上記ハンダメッキ層の上記並び方向の両端縁は、上記絶縁層に直接接触するように当該絶縁層上にオーバラップしていることを特徴としている。
好ましい実施の形態ではまた、上記絶縁層は、厚膜印刷により形成されたものである。
好ましい実施の形態ではさらに、上記抵抗体の上記片面とは反対の面には、電気絶縁性を有するオーバコート層が設けられている。
好ましい実施の形態ではまた、上記オーバコート層と上記絶縁層とは、同一の材質とされている。
好ましい実施の形態ではさらに、上記各電極の厚みは、上記絶縁層の厚みよりも大きくされている。
本願発明の第2の側面に係るチップ抵抗器の製造方法は、本願発明の第1の側面に係るチップ抵抗器の製造方法であって、抵抗体の材料となるプレートの片面に、絶縁層をパターン形成する工程と、上記プレートの上記片面のうち、上記絶縁層が形成されていない領域に、その端縁を上記絶縁層上にオーバラップするように導電層を形成する工程と、上記導電層の表面全面に、その端縁が上記絶縁層上にオーバラップするようにハンダメッキ層を形成する工程と、上記プレートをチップ状の複数の抵抗体に分割する工程とを有し、上記プレートの分割は、上記各抵抗体の片面において上記導電層の一部が上記絶縁層の一部を挟んで互いに離間する一対の電極として形成され、かつこれら一対の電極はこれらが並ぶ方向において上記抵抗体の端縁から離間するように行うことを特徴としている。
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。
図1〜図3は、チップ抵抗器の一実施形態を示している。図1および図2によく表われているように、チップ抵抗器Aは、抵抗体1、オーバコート層2、一対の電極3、および絶縁層4を具備している。
抵抗体1は、各部の厚みが一定の矩形チップ状であり、金属製である。その具体的な材質としては、Cu−Mn系合金、Ni−Cu系合金、Ni−Cr系合金などが挙げられるが、これらに限定されるものではなく、チップ抵抗器Aのサイズや目標抵抗値に見合った抵抗率をもつものを適宜選択すればよい。あまり現実的ではないが、抵抗体1を非金属製とすることも可能である。
オーバコート層2は、抵抗体1の表面10aの全体を覆うように設けられており、電気絶縁性を有している。このオーバコート層2は、厚膜印刷により形成されたものであり、たとえばエポキシ樹脂系の樹脂膜である。
絶縁層4は、抵抗体1の裏面10bに計3箇所形成されており、抵抗体1の幅方向(図1および図2の左右の幅方向)中間部に形成された第1の領域4aと、抵抗体1の幅方向両端部に形成された一対の第2の領域4bとがある。この絶縁層4は、オーバコート層2と同一の材質であり、またオーバコート層2と同様に厚膜印刷により形成された樹脂製の膜である。
一対の電極3は、抵抗体1の裏面10bに設けられており、後述するように、たとえば抵抗体1に銅メッキを施すことにより形成されたものである。これら一対の電極3は、絶縁層4の第1の領域4aを挟んで抵抗体1の上記幅方向において互いに離間しているとともに、第1および第2の領域4a,4b間に挟まれている。したがって、各電極3は、抵抗体1の上記幅方向において抵抗体1の端縁1aから第2の領域4bの幅s1だけ離間しており、その分だけ各電極3の幅s2の縮小化が図られた構造となっている。
各電極3は、絶縁層4の第1の領域4aの幅方向の端面40aとの間に隙間が生じないように端面40aに接している。このことにより、一対の電極3間の寸法s3は、絶縁層4によって正確に規定されている。すなわち、一対の電極3間の寸法s3は、第1の領域4aの幅と同一の寸法となっている。各電極3の下面には、ハンダ付け性を良好にするためのハンダ層39が形成されている。
図1および図2においては、電極3やハンダ層39の端部を概略的に示しているが、これら電極3やハンダ層39はメッキにより形成されているために、実際には、図3に示すように、それらの一部分は絶縁層4上にオーバラップしている。ただし、このオーバラップしている部分自体は、抵抗体1の裏面10bに直接接触している訳ではないため、抵抗体1の電極間抵抗値に誤差を生じさせる要因にはならない。したがって、上記オーバラップの幅は比較的大きくなっていてもかまわない。また、電極3は絶縁層4の第2の領域4bの端面40bに対しても隙間が生じないように接している。したがって、電極3の幅s2も絶縁層4によって正確に規定された構成となっている。
各電極3と各ハンダ層39とをトータルした厚みt1は、絶縁層4の厚みt2よりも大きくされており、各ハンダ層39は、絶縁層4の下面よりも下方に突出した構造となっている。本実施形態においては、各電極3の単独の厚みt3についても、絶縁層4の厚みt2よりも大きくされている。
上記各部の厚みの一例を挙げると、オーバコート層2および絶縁層4がそれぞれ20μm程度、各電極3が30μm程度、各ハンダ層39が5μm程度である。抵抗体1については、その厚みが0.1mm〜1mm程度、縦および横の寸法はそれぞれ2mm〜7mm程度である。ただし、この抵抗体1のサイズについては、目標抵抗値の大きさに応じて種々に変更されることは言うまでもない。また、このチップ抵抗器Aは、0.5mΩ〜50mΩ程度の低抵抗のものとして構成されている。
次に、上記したチップ抵抗器Aの製造方法の一例について、図4〜図6を参照して説明する。
まず、図4(a)に示すように、抵抗体1の材料となる金属製のプレート1Aを準備する。このプレート1Aは、抵抗体1を複数個取り可能な縦横のサイズを有するものであり、全体にわたって厚みの均一化が図られたものである。同図(b)に示すように、このプレート1Aの上向きの片面10aの全体または略全体には、オーバコート層2Aを形成する。このオーバコート層2Aは、このオーバコート層2Aの材料となる樹脂をベタ塗り状に厚膜印刷することによって形成する。このオーバコート層2Aの形成後には、このオーバコート層2Aに標印を施す工程を行なってもかまわない。
次いで、同図(c)に示すように、プレート1Aを表裏反転させてから、プレート1Aの上向きとなった面10bに、複数の絶縁層4Aをストライプ状に並べるように形成する。これら複数の絶縁層4Aの形成は、オーバコート層2の形成に用いたのと同一の樹脂および装置を用いて厚膜印刷により行なう。このようにすれば、複数種類の材料や装置を用いる場合と比較すると、チップ抵抗器Aの製造コストを削減するのに好ましい。上記厚膜印刷の手法によれば、各絶縁層4Aの幅などを所定の寸法に正確に仕上げることができる。
プレート1Aの面10bのうち、複数の絶縁層4Aどうしの間の領域には、図5(d)に示すように、導電層3Aおよびハンダ層39Aを順次形成する。導電層3Aの形成は、たとえば銅をメッキすることにより行なう。このメッキ処理によれば、導電層3Aと絶縁層4Aとの間に隙間を生じさせないようにして、隣り合う絶縁層4A間の領域に導電層3Aを均一に形成することが可能である。ハンダ層39Aの形成もメッキ処理によって行なう。
その後は、図5(e)に示すように、プレート1Aに打ち抜き加工(ブランキング)を繰り返して施し、プレート1Aを複数のチップ状の抵抗体1に分割していく(同図において、クロスハッチングを入れた部分は、絶縁層4,4Aに相当する部分である。以降の図面についても同様である)。このような打ち抜き作業を繰り返して行う場合、好ましくは1つの打ち抜き用型(図示略)を繰り返して使用する。
上記打ち抜き作業においては、互いに隣り合う2つの導電層3Aおよびハンダ層39Aのそれぞれの一部と、これらの間に挟まれた1つの絶縁層4Aの一部と、これらの両脇に位置する2つの絶縁層4Aのそれぞれの一部とが、抵抗体1の片面上に残存するようにプレート1Aを打ち抜く。この打ち抜きにより、2つの導電層3Aのそれぞれの一部は、図1および図2に示したチップ抵抗器Aにおける一対の電極3となり、絶縁層4Aの一部分は、絶縁層4の第1および第2の領域4a,4bとなる。このようなことにより、プレート1Aから複数のチップ抵抗器Aを適切に複数個取りすることができる。図5(e)においては、打ち抜き領域を仮想線で示しているが、同図のように、プレート1Aの打ち抜きは、複数の打ち抜き領域が適当な間隔s4を隔ててマトリクス状に並んでいくように進めればよい。
上記したように、プレート1Aを複数の抵抗体1に分割する手段として打ち抜き手段を採用すれば、抵抗体1の縦横の寸法を殆ど誤差の無い正確な寸法に仕上げることができる。また、上記打ち抜き作業を1つの打ち抜き用型を繰り返して用いて行なえば、複数の打ち抜き用型を交互に用いる場合とは異なり、複数の打ち抜き用型の寸法のバラツキに起因する複数のチップ抵抗器間に寸法のバラツキが生じることも無い。
このチップ抵抗器Aは、所望の実装対象物に対し、たとえばハンダリフローの手法を用いて面実装される。ハンダ層39は、絶縁層4の下面よりも下方に突出しているために、面実装時のハンダ付けを適切に行なうことができる。とくに、各電極3の厚みt3が絶縁層4の厚みt2よりも大きくされており、各電極3自体が絶縁層4よりも下方に突出しているために、各電極3へのハンダ付けをより適切に行なわせることができる。抵抗体1の上面全体はオーバコート層2によって覆われているために、この抵抗体1と他の部材や機器との間に不当な電気導通が生じることも防止される。
各電極3は、既述したとおり、抵抗体1の上記幅方向において抵抗体1の端縁1aから適当な寸法s1だけ離間しており、各電極3の幅s2は、たとえば各電極3を抵抗体1の端縁1aまで延びるように形成した場合よりも狭くなる。このように各電極3の幅s2を狭くすると、一対の電極3のそれぞれの内側縁部間の抵抗値R1と、外側縁部間の抵抗値R2との差は小さくなる(図2参照)。その結果、このチップ抵抗器Aを所望箇所に面実装した場合に、たとえばハンダが一対の電極3の内側縁部寄りの部分に偏って接触したり、あるいはそれとは反対に一対の電極3の外側縁部寄りの部分に偏って接触するような事態が発生しても、抵抗値に大きな差が生じないようにすることができる。本参考例によれば、上記した抵抗値R1,R2の差を小さくする手段として、各電極3の厚みを大きくしてその電気抵抗を下げる必要はない。したがって、そのような観点から各電極3の厚みを大きくする必要が無い分だけ、チップ抵抗器A全体の薄型化を図るのにも好ましいものとなる。
電極3の幅に起因する抵抗値の誤差を考えないとすると、チップ抵抗器Aの電極間抵抗は、抵抗体1の抵抗率、一対の電極3間の寸法s3、および抵抗体1のサイズにより決定される。一方、このチップ抵抗器Aにおいては、既述したように、抵抗体1の縦横の寸法は、打ち抜き加工によって所望の寸法に高い精度に仕上げることが可能であるとともに、抵抗体1の厚みについては、プレート1Aの段階から正確に仕上げることができる。一対の電極3間の寸法s3は、絶縁層4の第1の領域4aの幅と一致しているが、この第1の領域4aの幅は厚膜印刷によってかなり高い寸法精度で形成することが可能であるから、上記寸法s3も高い精度で所望の値に仕上げられる。このように、抵抗体1のサイズおよび一対の電極3間の寸法s1が所望の値に高い精度に仕上げられると、目標抵抗値に対するチップ抵抗器Aの実際の電極間抵抗の誤差が非常に小さくなる。その結果、このチップ抵抗器Aにおいては、その製造後に抵抗値調整用のトリミングを行なう必要を無くすことも可能となる。
図6図8は、本願発明に係るチップ抵抗器の参考例を示している。これらの図において、上記の実施形態と同一または類似の要素には、同一の符号を付している。
図6(a),(b)に示すチップ抵抗器Aaは、抵抗体1の裏面に4つの電極3(3a,3b)が形成されている。これらのうち、2つの電極3aは対をなしており、これらが並ぶ方向(同図左右方向)において抵抗体1の端縁1aから適当な距離s5だけ離間している。同様に、2つの電極3bも対をなしており、端縁1aから適当な距離だけ離間している。このチップ抵抗器Aaを製造するには、プレート1Aの片面に形成する絶縁層4Aを、同図(c)に示すような形状とし、同図の仮想線で示す箇所においてプレート1Aを切断すればよい。プレート1Aをチップ状の複数の抵抗体1に分断する手段としては、打ち抜きに代えて、たとえばシャー(せん断機)やロータリ式カッターを用いるなどの切断手段を用いることもできる。
このようなチップ抵抗器Aaにおいては、4つの電極3を有しているために、たとえば次のような使用が可能となる。すなわち、4つの電極3(3a,3b)のうち、一対の電極3aを電流用電極として用いるとともに、他の一対の電極3bを電圧用電極として用いる。電気回路の電流検出を行なう場合、一対の電流用電極3aについては上記電気回路の電流が流れるように上記電気回路との電気接続を図る。一対の電圧用電極3bには、電圧計を接続する。チップ抵抗器Aaの抵抗値は既知であるため、このチップ抵抗器Aaの抵抗体1における電圧降下を上記電圧計を利用して測定し、かつこの測定値をオームの式にあてはめることにより、抵抗体1に流れる電流の値を正確に知ることができる。4つの電極3(3a,3b)の配置は対称であるから、チップ抵抗器Aaを180°回転させて実装しても不具合は無く、便利である。むろん、各電極3は、抵抗体1の端縁1aから離間していることによりその幅s6が小さくされているために、実装の仕方により抵抗値に大きなばらつきが生じないようにすることができる。
図7および図8に示すチップ抵抗器Ab,Acは、いずれも2つの電極3cどうし、および2つの電極3dどうしがそれぞれ対をなしており、かつ電極3cと電極3dとは、互いに形状およびサイズが相違したものとなっている。また、電極3cは、抵抗体1の端縁1aから適当な寸法s7だけ離間しているのに対し、電極3dは、端縁1aから離間していない構成とされている。これらのチップ抵抗器Ab,Acを製造するには、プレート1A上に形成する絶縁層4Aを、たとえば図7(c)および図8(c)に示すような形状とし、かつそれらの図の仮想線で示す箇所においてプレート1Aを切断すればよい。
これらのチップ抵抗器Ab,Acにおいては、細幅とされている一対の電極3cを電圧用電極として用い、かつそれらよりも幅広な一対の電極3dを電流用電極として用いる。電圧用電極は、電圧降下量を正確に測定するのに利用されるものであるから、細幅とされた一対の電極3cを電圧用電極とすれば、正確な電圧降下量を求めることが可能となる。このように、本願発明においては、4つの電極を設けた場合に、それらのうちの一対の電極のみが抵抗体の端縁から離間した構成とされていてもかまわない。
本願発明は、上述した実施形態の内容に限定されない。本願発明に係るチップ抵抗器の各部の具体的な構成は、種々に設計変更自在である。
電極については、メッキ処理によって形成することが簡易であるが、やはり本願発明はこれに限定されず、他の方法を用いてもかまわない。抵抗体の片面に絶縁層を形成する手段としては、転写などの手段を採用することもできる。本願発明は、チップ抵抗器を低抵抗にする場合に好適であるが、その具体的な抵抗値も限定されるものではない。
チップ抵抗器の一実施形態を示す斜視図である。 図1のII-II 断面図である。 図2の要部拡大図である。 (a)〜(c)は、図1に示すチップ抵抗器の製造工程の一部を示す斜視図である。 (d)は、図1に示すチップ抵抗器の製造工程の一部を示す斜視図であり、(e)は、図1に示すチップ抵抗器の製造工程の一部を示す平面図である。 (a)は、チップ抵抗器の参考例を示す正面図であり、(b)は、(a)の底面図であり、(c)は、(a)に示すチップ抵抗器を製造する工程例を示す要部平面図である。 (a)は、本願発明に係るチップ抵抗器の他の参考例を示す正面図であり、(b)は、(a)の底面図であり、(c)は、(a)に示すチップ抵抗器を製造する工程例を示す要部平面図である。 (a)は、本願発明に係るチップ抵抗器のさらに他の参考例を示す正面図であり、(b)は、(a)の底面図であり、(c)は、(a)に示すチップ抵抗器を製造する工程例を示す要部平面図である。 従来のチップ抵抗器の一例を示す斜視図である。 (a)〜(e)は、従来のチップ抵抗器の製造方法の一例を示す説明図である。
符号の説明
A チップ抵抗器
1 抵抗体
1a 端縁(抵抗体の)
1A プレート
2 オーバコート層
3 電極
4 絶縁層
39 ハンダ層

Claims (6)

  1. 一様な金属材料からなる矩形チップ状の抵抗体と、この抵抗体の片面に設けられ、かつ互いに離間して並んだ一対の電極と、を備えているチップ抵抗器であって、
    上記一対の電極は、それぞれ、それらの並び方向において上記抵抗体の端縁から離間して、メッキにより形成されているとともに、上記並び方向と直交する上記抵抗体の全幅にわたって形成されており、
    上記抵抗体の上記片面のうち、上記一対の電極の間の領域、および上記抵抗体の上記端縁から上記各電極までの間の領域は、絶縁層によって覆われており、
    上記各電極には、その表面の全面を覆うようにハンダメッキ層が形成されているとともに、上記各電極の上記並び方向の両端縁および上記ハンダメッキ層の上記並び方向の両端縁は、上記絶縁層に直接接触するように当該絶縁層上にオーバラップしていることを特徴とする、チップ抵抗器。
  2. 上記絶縁層は、厚膜印刷により形成されたものである、請求項1に記載のチップ抵抗器。
  3. 上記抵抗体の上記片面とは反対の面には、電気絶縁性を有するオーバコート層が設けられている、請求項1または2に記載のチップ抵抗器。
  4. 上記オーバコート層と上記絶縁層とは、同一の材質とされている、請求項3に記載のチップ抵抗器。
  5. 上記各電極の厚みは、上記絶縁層の厚みよりも大きくされている、請求項4に記載のチップ抵抗器。
  6. 一様な金属材料からなる矩形チップ状の抵抗体と、この抵抗体の片面に設けられ、かつ互いに離間して並んだ一対の電極と、を備え、上記一対の電極は、それぞれ、それらの並び方向において上記抵抗体の端縁から離間して、メッキにより形成されているとともに、上記並び方向と直交する上記抵抗体の全幅にわたって形成されており、上記抵抗体の上記片面のうち、上記一対の電極の間の領域、および上記抵抗体の上記端縁から上記各電極までの間の領域は、絶縁層によって覆われており、上記各電極には、その表面の全面を覆うようにハンダメッキ層が形成されているとともに、上記各電極の上記並び方向の両端縁および上記ハンダメッキ層の上記並び方向の両端縁は、上記絶縁層に直接接触するように当該絶縁層上にオーバラップしているチップ抵抗器の製造方法であって、
    抵抗体の材料となるプレートの片面に、絶縁層をパターン形成する工程と、
    上記プレートの上記片面のうち、上記絶縁層が形成されていない領域に、その端縁が上記絶縁層上にオーバラップするように導電層を形成する工程と、
    上記導電層の表面全面に、その端縁が上記絶縁層上にオーバラップするようにハンダメッキ層を形成する工程と、
    上記プレートをチップ状の複数の抵抗体に分割する工程とを有し、
    上記プレートの分割は、上記各抵抗体の片面において上記導電層の一部が上記絶縁層の一部を挟んで互いに離間する一対の電極として形成され、かつこれら一対の電極はこれらの並び方向において上記抵抗体の端縁から離間するように行うことを特徴とする、チップ抵抗器の製造方法。
JP2007257218A 2007-10-01 2007-10-01 チップ抵抗器およびその製造方法 Expired - Lifetime JP5037288B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007257218A JP5037288B2 (ja) 2007-10-01 2007-10-01 チップ抵抗器およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007257218A JP5037288B2 (ja) 2007-10-01 2007-10-01 チップ抵抗器およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002318648A Division JP2004153160A (ja) 2002-10-31 2002-10-31 チップ抵抗器およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008016870A JP2008016870A (ja) 2008-01-24
JP5037288B2 true JP5037288B2 (ja) 2012-09-26

Family

ID=39073528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007257218A Expired - Lifetime JP5037288B2 (ja) 2007-10-01 2007-10-01 チップ抵抗器およびその製造方法

Country Status (1)

Country Link
JP (1) JP5037288B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496077B2 (en) 2011-05-17 2016-11-15 Rohm Co., Ltd. Chip resistor, method of producing chip resisitor and chip resistor packaging structure
JP6038439B2 (ja) * 2011-10-14 2016-12-07 ローム株式会社 チップ抵抗器、チップ抵抗器の実装構造

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4727876Y1 (ja) * 1969-10-11 1972-08-24
JPH0385621A (ja) * 1989-08-30 1991-04-10 Toshiba Corp 操作盤
JP3109700B2 (ja) * 1993-07-09 2000-11-20 三菱マテリアル株式会社 チップ型サーミスタ及びその製造方法
JP3758331B2 (ja) * 1997-09-18 2006-03-22 富士電機デバイステクノロジー株式会社 半導体装置用のシャント抵抗素子およびその実装方法並びに半導体装置
JP2002184601A (ja) * 2000-12-14 2002-06-28 Koa Corp 抵抗器

Also Published As

Publication number Publication date
JP2008016870A (ja) 2008-01-24

Similar Documents

Publication Publication Date Title
JP4358664B2 (ja) チップ抵抗器およびその製造方法
US7755468B2 (en) Chip resistor and manufacturing method therefor
US20040252009A1 (en) Chip resistor and method of making the same
KR100730850B1 (ko) 칩 저항기 및 그 제조 방법
JP4460564B2 (ja) チップ抵抗器
JP2013157596A (ja) チップ抵抗器、およびチップ抵抗器の製造方法
JP5544839B2 (ja) 抵抗器の抵抗値調整方法
WO2004040592A1 (ja) チップ抵抗器、その製造方法およびその製造方法に用いられるフレーム
US20060273423A1 (en) Chip resistor and method for manufacturing same
JP3930390B2 (ja) チップ抵抗器の製造方法
JP5037288B2 (ja) チップ抵抗器およびその製造方法
JP2020074456A (ja) 抵抗器
JP3848245B2 (ja) チップ抵抗器
JP2004153160A (ja) チップ抵抗器およびその製造方法
JP5242614B2 (ja) チップ抵抗器およびその製造方法
JP5490861B2 (ja) チップ抵抗器およびその製造方法
JP3653076B2 (ja) チップ抵抗器の製造方法およびそれに用いられるフレーム
JP2006157064A (ja) チップ抵抗器およびその製造方法
JP2009016472A (ja) チップ型抵抗器の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110126

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110202

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120606

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5037288

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term