JP3758331B2 - 半導体装置用のシャント抵抗素子およびその実装方法並びに半導体装置 - Google Patents
半導体装置用のシャント抵抗素子およびその実装方法並びに半導体装置 Download PDFInfo
- Publication number
- JP3758331B2 JP3758331B2 JP25304597A JP25304597A JP3758331B2 JP 3758331 B2 JP3758331 B2 JP 3758331B2 JP 25304597 A JP25304597 A JP 25304597A JP 25304597 A JP25304597 A JP 25304597A JP 3758331 B2 JP3758331 B2 JP 3758331B2
- Authority
- JP
- Japan
- Prior art keywords
- shunt resistor
- substrate
- resistor element
- semiconductor device
- shunt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Details Of Resistors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、インバータ装置に適用するＩＧＢＴモジュールなどを実施対象に、半導体装置に組み込んでその主回路電流を検出するシャント抵抗素子、およびその実装方法に関する。
【０００２】
【従来の技術】
まず、図７に頭記したシャント抵抗素子を内蔵したＩＧＢＴモジュールの回路図を示す。なお、図示例はモータ運転制御用のインバータに適用した６個組のＩＧＢＴモジュールである。図において、１はＩＧＢＴ、２はフリーホイーリングダイオード、３が出力電流検出用のシャント抵抗素子であり、ＩＧＢＴ１，ダイオード２，およびシャント抵抗素子３を半導体実装用基板（図示せず）に実装してモジュールを組み立てており、ここでシャント抵抗素子３は負荷（モータ）４に給電する出力回路に接続されている。
【０００３】
また、図８は前記シャント抵抗素子３の従来構造例を示すものであり、計測用抵抗材料（銅合金）の板を図示のようにＵ字形に曲げ加工し、その両端に形成した電極部を半導体実装用基板の回路パターンに半田付けしている。
【０００４】
【発明が解決しようとする課題】
ところで、前記した従来構造のシャント抵抗素子は、製作面で加工精度を上げることが難しくて製品の抵抗値にばらつきが生じ易く、このことが電流検出精度を低める原因となっている。
なお、銅ベース上に絶縁層，銅合金の抵抗層を接着剤で接合し、抵抗層にニッケルメッキを施して電流，電圧検出用のボンディング電極部を形成したチップ型の抵抗素子も知られているが、この抵抗素子は耐熱温度が低く、そのためにパワー半導体モジュールに組み付ける際の半田付け温度が制限されるなどの問題があってその取り扱い性に難点がある。
【０００５】
そこで、従来のシャント抵抗素子に代わるものとして、抵抗値精度，耐熱性，組立性の面に優れたシャント抵抗素子の出現が望まれている。
この発明は上記の点に鑑みなされたものであり、その目的は前記要望に応えて抵抗値精度，耐熱性，放熱性が高く，かつモジュールへの組付けが容易な半導体装置用のシャント抵抗素子、およびその実装方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、この発明のシャント抵抗素子は、セラミックス基板を挟んでその表面に所定の抵抗値に合わせて設計したサイズの計測用精密抵抗材料からなるシート状抵抗体，および裏面に銅板を活性化金属法により一体に接合し、かつ前記抵抗体に電流，電圧検出用のボンディング電極部を形成した構成とする（請求項１）。
【０００７】
上記のように、計測用精密抵抗材料（抵抗の温度係数が小さく、特性の経年変化が少ない）として知られている銅−マンガン合金（マンガニン），あるいは銅−ニッケル合金（コンスタンタン）を採用し、所要の抵抗値に合わせてエッチング，プレスなどにより高精度に加工したシート状の抵抗体を、銀ロウなどを用いた活性化金属法により耐熱，伝熱性の高いセラミックス基板（アルミナ，窒化アルミニウム，窒化けい素など）に接合することにより、チップ型のシャント抵抗体として、高い抵抗値精度，並びに高温での半田付けにも耐える高い耐熱性，伝熱性が確保できる。
【０００８】
また、この発明によれば、前記構成のシャント抵抗素子の耐熱性を活かし、次記の実装方法を採用して半導体装置の組立工程の合理化を図ることができる。
(1) 半導体実装用基板の回路パターン上に半導体チップ，およびシャント抵抗素子を載置し、同じ半田付け工程で基板に半導体チップ，およびシャント抵抗素子を半田付けする（請求項２）。
【０００９】
(2) 半導体装置の銅ベース板上に半導体チップを実装した基板，およびシャント抵抗素子を載置し、同じ半田付け工程で銅ベースに半導体実装基板，およびシャント抵抗素子を半田付けする（請求項３）。
(3) 半導体装置の銅ベース板上に半導体チップを実装した基板を載置するとともに、該基板上にシャント抵抗素子を載置し、同じ半田付け工程で銅ベースと基板，および基板とシャント抵抗素子との間を半田付けする（請求項４）。
【００１０】
上記の実装方法によりシャント抵抗素子を半導体チップと一緒に半導体装置のモジュールに組み込むことにより、その組立工数を削減してコストの低減化が図れる。
【００１１】
【発明の実施の形態】
以下、この発明の実施の形態を図１ないし図６に示す実施例で説明する。
まず、図１(a),(b) に、この発明の実施例によるチップ型シャント抵抗素子３の構造を示す。この実施例においては、アルミナ，窒化アルミニウム，窒化けい素などの高伝熱性セラミックス基板５（基板の厚さ０．６３５mm）に対し、その表面側に銅−マンガン合金（マンガニン），あるいは銅−ニッケル合金（コンスタンタン）の計測用精密抵抗材料で作られた方形シート状の抵抗体６（抵抗体の厚さ０．３mm，一辺の長さ：５〜１０mm）を、裏面側には薄銅板７（厚さ０．３mmの銅箔）を重ね合わせ、銀ろうなどを用いた活性化金属法により一体に接合し、さらに抵抗体６の両端部にニッケルなどのメッキを施して電流，および電圧検出用のボンディング電極部８を形成する。
【００１２】
ここで、シート状の抵抗体６は、シャント抵抗素子の製品仕様に合わせて所定の抵抗値（例えば０．６５ｍΩ），許容熱抵抗値（１．１８℃／Ｗ以下）を確保するようにその外形サイズ，ボンディング電極部８の引出し位置などを設計し、エッチング，プレスなどにより高精度に加工する。また、セラミックス基板５に抵抗体６を接合する方法としては、抵抗体６が銅合金であることから、直接接合法として知られているダイレクト・ボンディング・カッパー法に代えて、銀ペーストなどを用いた活性化金属法により接合する。
【００１３】
次に、前記構成のシャント抵抗素子３を採用した半導体モジュールの回路組立体の構造例を図２，図３に示す。なお、図中で９はＩＧＢＴ１，ダイオード２を搭載した半導体実装用基板（例えばダイレクト・ボンディング・カッパー基板）、１０は放熱用の銅ベース板（例えば厚さ３mmの銅板）、１１は各部品の間を接合した半田層、１２は各回路部品と基板の回路パターンとの間に配線したボンディングワイヤである。
【００１４】
ここで、図２の回路組立体は、シャント抵抗素子３が半導体チップ（ＩＧＢＴ１，ダイオード２）とともに基板９の回路パターンに搭載して半田付けされている。一方、図３の回路組立体では、シャント抵抗素子３が基板９を介さずに銅ベース板１０の上に直接搭載して半田付けされている。
そして、図２の回路組立体において、シャント抵抗素子３を半導体実装用基板９に組付ける際には、図４で示すように基板９の上にＩＧＢＴ１，ダイオード２，およびシャント抵抗素子３（図１に示した抵抗素子の銅板７を下面に向ける）をそれぞれ半田シート１３を介して重ね合わせ、同じ半田付け工程で基板９にＩＧＢＴ１，ダイオード２，およびシャント抵抗素子３を同時に半田付け（溶融点３００℃程度の半田を用いる）、その後に基板９を銅ベース板１０に搭載して低温半田で半田付けする。なお、半田シート１３の代わりに基板９に半田ペーストを塗布しておいてもよい。
【００１５】
また、前記とは別な実装方法として図６で示す方法がある。この実施例では、あらかじめＩＧＢＴ１，ダイオード２を実装しておいた基板９を、半田ペースト１４を塗布した銅ベース板１０の上に載置するとともに、基板９上の所定位置に半田ペースト１４を塗布してここにシャント抵抗素子３を載置し、この状態で銅ベース板１０と基板９，および基板９とシャント抵抗素子３の間を同じ半田付け工程で同時に半田接合する。なお、半田ペースト１４の代わりに半田シートを用いてもよい。
【００１６】
一方、図５は図３の回路組立体に対するシャント抵抗素子３の実装方法を示すものである。すなわち、この実施例では半田ペースト１４を塗布した銅ベース板１０の上に、あらかじめ半導体チップを実装した基板９，およびシャント抵抗素子３を搭載し、同じ半田付け工程で、銅ベース板１０と基板９，およびシャント抵抗素子３との間を同時に半田接合する。
【００１７】
【発明の効果】
以上述べたように、この発明によれば、セラミックス基板を挟んでその表面に所定の抵抗値に合わせて設計したサイズの計測用精密抵抗材料からなるシート状抵抗体，および裏面に銅板を重ね合わせて活性化金属法により一体に接合し、前記抵抗体に電流，電圧検出用のボンディング電極部を形成してシャント抵抗素子を構成したことにより、抵抗値精度，並びに耐熱性，伝熱性が高く、実使用面でも電流検出精度，信頼性に優れたシャント抵抗素子を提供することができる。
【００１８】
また、前記構成のシャント抵抗素子の高い耐熱性を活かして請求項２〜４の実装方法を採用することにより、半田付けの工数を減らして半導体装置の組立工程の合理化，並びにコストの低減化が図れる。
【図面の簡単な説明】
【図１】この発明の実施例によるシャント抵抗素子の構造図であり、(a) は平面図、(b) は側面図
【図２】図１のシャント抵抗素子を組付けた半導体装置の回路組立体部分の構成図
【図３】図２と異なる半導体装置の回路組立体部分の構成図
【図４】図２の回路組立体に対するシャント抵抗素子の実装方法の説明図
【図５】図３の回路組立体に対するシャント抵抗素子の実装方法の説明図
【図６】図４と別なシャント抵抗素子の実装方法の説明図
【図７】シャント抵抗素子を組み込んだ半導体装置の回路図
【図８】シャント抵抗素子の従来構造図であり、(a) は平面図、(b) は側面図
【符号の説明】
１ ＩＧＢＴ
２ ダイオード
３ シャント抵抗素子
５ セラミックス基板
６ 抵抗体
７ 銅板
８ ボンディング電極部
９ 半導体実装用基板
１０ 銅ベース板
１１ 半田層
１３ 半田シート
１４ 半田ペースト
【発明の属する技術分野】
この発明は、インバータ装置に適用するＩＧＢＴモジュールなどを実施対象に、半導体装置に組み込んでその主回路電流を検出するシャント抵抗素子、およびその実装方法に関する。
【０００２】
【従来の技術】
まず、図７に頭記したシャント抵抗素子を内蔵したＩＧＢＴモジュールの回路図を示す。なお、図示例はモータ運転制御用のインバータに適用した６個組のＩＧＢＴモジュールである。図において、１はＩＧＢＴ、２はフリーホイーリングダイオード、３が出力電流検出用のシャント抵抗素子であり、ＩＧＢＴ１，ダイオード２，およびシャント抵抗素子３を半導体実装用基板（図示せず）に実装してモジュールを組み立てており、ここでシャント抵抗素子３は負荷（モータ）４に給電する出力回路に接続されている。
【０００３】
また、図８は前記シャント抵抗素子３の従来構造例を示すものであり、計測用抵抗材料（銅合金）の板を図示のようにＵ字形に曲げ加工し、その両端に形成した電極部を半導体実装用基板の回路パターンに半田付けしている。
【０００４】
【発明が解決しようとする課題】
ところで、前記した従来構造のシャント抵抗素子は、製作面で加工精度を上げることが難しくて製品の抵抗値にばらつきが生じ易く、このことが電流検出精度を低める原因となっている。
なお、銅ベース上に絶縁層，銅合金の抵抗層を接着剤で接合し、抵抗層にニッケルメッキを施して電流，電圧検出用のボンディング電極部を形成したチップ型の抵抗素子も知られているが、この抵抗素子は耐熱温度が低く、そのためにパワー半導体モジュールに組み付ける際の半田付け温度が制限されるなどの問題があってその取り扱い性に難点がある。
【０００５】
そこで、従来のシャント抵抗素子に代わるものとして、抵抗値精度，耐熱性，組立性の面に優れたシャント抵抗素子の出現が望まれている。
この発明は上記の点に鑑みなされたものであり、その目的は前記要望に応えて抵抗値精度，耐熱性，放熱性が高く，かつモジュールへの組付けが容易な半導体装置用のシャント抵抗素子、およびその実装方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、この発明のシャント抵抗素子は、セラミックス基板を挟んでその表面に所定の抵抗値に合わせて設計したサイズの計測用精密抵抗材料からなるシート状抵抗体，および裏面に銅板を活性化金属法により一体に接合し、かつ前記抵抗体に電流，電圧検出用のボンディング電極部を形成した構成とする（請求項１）。
【０００７】
上記のように、計測用精密抵抗材料（抵抗の温度係数が小さく、特性の経年変化が少ない）として知られている銅−マンガン合金（マンガニン），あるいは銅−ニッケル合金（コンスタンタン）を採用し、所要の抵抗値に合わせてエッチング，プレスなどにより高精度に加工したシート状の抵抗体を、銀ロウなどを用いた活性化金属法により耐熱，伝熱性の高いセラミックス基板（アルミナ，窒化アルミニウム，窒化けい素など）に接合することにより、チップ型のシャント抵抗体として、高い抵抗値精度，並びに高温での半田付けにも耐える高い耐熱性，伝熱性が確保できる。
【０００８】
また、この発明によれば、前記構成のシャント抵抗素子の耐熱性を活かし、次記の実装方法を採用して半導体装置の組立工程の合理化を図ることができる。
(1) 半導体実装用基板の回路パターン上に半導体チップ，およびシャント抵抗素子を載置し、同じ半田付け工程で基板に半導体チップ，およびシャント抵抗素子を半田付けする（請求項２）。
【０００９】
(2) 半導体装置の銅ベース板上に半導体チップを実装した基板，およびシャント抵抗素子を載置し、同じ半田付け工程で銅ベースに半導体実装基板，およびシャント抵抗素子を半田付けする（請求項３）。
(3) 半導体装置の銅ベース板上に半導体チップを実装した基板を載置するとともに、該基板上にシャント抵抗素子を載置し、同じ半田付け工程で銅ベースと基板，および基板とシャント抵抗素子との間を半田付けする（請求項４）。
【００１０】
上記の実装方法によりシャント抵抗素子を半導体チップと一緒に半導体装置のモジュールに組み込むことにより、その組立工数を削減してコストの低減化が図れる。
【００１１】
【発明の実施の形態】
以下、この発明の実施の形態を図１ないし図６に示す実施例で説明する。
まず、図１(a),(b) に、この発明の実施例によるチップ型シャント抵抗素子３の構造を示す。この実施例においては、アルミナ，窒化アルミニウム，窒化けい素などの高伝熱性セラミックス基板５（基板の厚さ０．６３５mm）に対し、その表面側に銅−マンガン合金（マンガニン），あるいは銅−ニッケル合金（コンスタンタン）の計測用精密抵抗材料で作られた方形シート状の抵抗体６（抵抗体の厚さ０．３mm，一辺の長さ：５〜１０mm）を、裏面側には薄銅板７（厚さ０．３mmの銅箔）を重ね合わせ、銀ろうなどを用いた活性化金属法により一体に接合し、さらに抵抗体６の両端部にニッケルなどのメッキを施して電流，および電圧検出用のボンディング電極部８を形成する。
【００１２】
ここで、シート状の抵抗体６は、シャント抵抗素子の製品仕様に合わせて所定の抵抗値（例えば０．６５ｍΩ），許容熱抵抗値（１．１８℃／Ｗ以下）を確保するようにその外形サイズ，ボンディング電極部８の引出し位置などを設計し、エッチング，プレスなどにより高精度に加工する。また、セラミックス基板５に抵抗体６を接合する方法としては、抵抗体６が銅合金であることから、直接接合法として知られているダイレクト・ボンディング・カッパー法に代えて、銀ペーストなどを用いた活性化金属法により接合する。
【００１３】
次に、前記構成のシャント抵抗素子３を採用した半導体モジュールの回路組立体の構造例を図２，図３に示す。なお、図中で９はＩＧＢＴ１，ダイオード２を搭載した半導体実装用基板（例えばダイレクト・ボンディング・カッパー基板）、１０は放熱用の銅ベース板（例えば厚さ３mmの銅板）、１１は各部品の間を接合した半田層、１２は各回路部品と基板の回路パターンとの間に配線したボンディングワイヤである。
【００１４】
ここで、図２の回路組立体は、シャント抵抗素子３が半導体チップ（ＩＧＢＴ１，ダイオード２）とともに基板９の回路パターンに搭載して半田付けされている。一方、図３の回路組立体では、シャント抵抗素子３が基板９を介さずに銅ベース板１０の上に直接搭載して半田付けされている。
そして、図２の回路組立体において、シャント抵抗素子３を半導体実装用基板９に組付ける際には、図４で示すように基板９の上にＩＧＢＴ１，ダイオード２，およびシャント抵抗素子３（図１に示した抵抗素子の銅板７を下面に向ける）をそれぞれ半田シート１３を介して重ね合わせ、同じ半田付け工程で基板９にＩＧＢＴ１，ダイオード２，およびシャント抵抗素子３を同時に半田付け（溶融点３００℃程度の半田を用いる）、その後に基板９を銅ベース板１０に搭載して低温半田で半田付けする。なお、半田シート１３の代わりに基板９に半田ペーストを塗布しておいてもよい。
【００１５】
また、前記とは別な実装方法として図６で示す方法がある。この実施例では、あらかじめＩＧＢＴ１，ダイオード２を実装しておいた基板９を、半田ペースト１４を塗布した銅ベース板１０の上に載置するとともに、基板９上の所定位置に半田ペースト１４を塗布してここにシャント抵抗素子３を載置し、この状態で銅ベース板１０と基板９，および基板９とシャント抵抗素子３の間を同じ半田付け工程で同時に半田接合する。なお、半田ペースト１４の代わりに半田シートを用いてもよい。
【００１６】
一方、図５は図３の回路組立体に対するシャント抵抗素子３の実装方法を示すものである。すなわち、この実施例では半田ペースト１４を塗布した銅ベース板１０の上に、あらかじめ半導体チップを実装した基板９，およびシャント抵抗素子３を搭載し、同じ半田付け工程で、銅ベース板１０と基板９，およびシャント抵抗素子３との間を同時に半田接合する。
【００１７】
【発明の効果】
以上述べたように、この発明によれば、セラミックス基板を挟んでその表面に所定の抵抗値に合わせて設計したサイズの計測用精密抵抗材料からなるシート状抵抗体，および裏面に銅板を重ね合わせて活性化金属法により一体に接合し、前記抵抗体に電流，電圧検出用のボンディング電極部を形成してシャント抵抗素子を構成したことにより、抵抗値精度，並びに耐熱性，伝熱性が高く、実使用面でも電流検出精度，信頼性に優れたシャント抵抗素子を提供することができる。
【００１８】
また、前記構成のシャント抵抗素子の高い耐熱性を活かして請求項２〜４の実装方法を採用することにより、半田付けの工数を減らして半導体装置の組立工程の合理化，並びにコストの低減化が図れる。
【図面の簡単な説明】
【図１】この発明の実施例によるシャント抵抗素子の構造図であり、(a) は平面図、(b) は側面図
【図２】図１のシャント抵抗素子を組付けた半導体装置の回路組立体部分の構成図
【図３】図２と異なる半導体装置の回路組立体部分の構成図
【図４】図２の回路組立体に対するシャント抵抗素子の実装方法の説明図
【図５】図３の回路組立体に対するシャント抵抗素子の実装方法の説明図
【図６】図４と別なシャント抵抗素子の実装方法の説明図
【図７】シャント抵抗素子を組み込んだ半導体装置の回路図
【図８】シャント抵抗素子の従来構造図であり、(a) は平面図、(b) は側面図
【符号の説明】
１ ＩＧＢＴ
２ ダイオード
３ シャント抵抗素子
５ セラミックス基板
６ 抵抗体
７ 銅板
８ ボンディング電極部
９ 半導体実装用基板
１０ 銅ベース板
１１ 半田層
１３ 半田シート
１４ 半田ペースト
Claims (6)
- 半導体装置に組み込んでその主回路電流を検出するシャント抵抗素子であって、セラミックス基板を挟んでその表面に所定の抵抗値に合わせて設計したサイズの計測用精密抵抗材料からなるシート状抵抗体，および裏面に銅板を活性化金属法により一体に接合し、かつ前記抵抗体に電流，電圧検出用のボンディング電極部を形成してなることを特徴とする半導体装置用シャント抵抗素子。
- 半導体実装用基板の回路パターン上に半導体チップ，およびシャント抵抗素子を載置し、同じ半田付け工程で基板に半導体チップ，およびシャント抵抗素子を半田付けすることを特徴とする請求項１に記載のシャント抵抗素子の実装方法。
- 半導体装置の銅ベース板上に半導体チップを実装した基板，およびシャント抵抗素子を載置し、同じ半田付け工程で銅ベースに半導体実装基板，およびシャント抵抗素子を半田付けすることを特徴とする請求項１に記載のシャント抵抗素子の実装方法。
- 半導体装置の銅ベース板上に半導体チップを実装した基板を載置するとともに、該基板上にシャント抵抗素子を載置し、同じ半田付け工程で銅ベースと基板，および基板とシャント抵抗素子との間を半田付けすることを特徴とする請求項１に記載のシャント抵抗素子の実装方法。
- 所定の抵抗値に合わせて設計したサイズの計測用精密抵抗材料からなるシート状抵抗体をセラミックス基板の一方の面に，銅板を前記セラミックス基板の他方の面に活性化金属法により一体に接合し、かつ前記抵抗体に電流，電圧検出用のボンディング電極部を形成してなるシャント抵抗素子と、主回路を構成する半導体チップとを備え、前記シャント抵抗によって主回路電流を検出することを特徴とする半導体装置。
- 請求項５に記載の半導体装置において、前記半導体チップを搭載した基板若しくは該基板を実装する銅ベース板上に前記シャント抵抗を実装したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25304597A JP3758331B2 (ja) | 1997-09-18 | 1997-09-18 | 半導体装置用のシャント抵抗素子およびその実装方法並びに半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25304597A JP3758331B2 (ja) | 1997-09-18 | 1997-09-18 | 半導体装置用のシャント抵抗素子およびその実装方法並びに半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197203A JPH1197203A (ja) | 1999-04-09 |
| JP3758331B2 true JP3758331B2 (ja) | 2006-03-22 |
Family
ID=17245722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25304597A Expired - Fee Related JP3758331B2 (ja) | 1997-09-18 | 1997-09-18 | 半導体装置用のシャント抵抗素子およびその実装方法並びに半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3758331B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100449336B1 (ko) * | 2001-01-15 | 2004-09-18 | 마츠시타 덴코 가부시키가이샤 | 분로 저항 및 그 저항값의 조정방법 |
| JP3826749B2 (ja) * | 2001-08-22 | 2006-09-27 | 株式会社日立製作所 | シャント抵抗を備えた電力変換装置 |
| DE10143932B4 (de) | 2001-09-07 | 2006-04-27 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Shunt-Widerstandanordnung |
| JP3868854B2 (ja) * | 2002-06-14 | 2007-01-17 | Ｄｏｗａホールディングス株式会社 | 金属−セラミックス接合体およびその製造方法 |
| JP3860515B2 (ja) | 2002-07-24 | 2006-12-20 | ローム株式会社 | チップ抵抗器 |
| US7159757B2 (en) * | 2002-09-26 | 2007-01-09 | Dowa Mining Co., Ltd. | Metal/ceramic bonding article and method for producing same |
| JP5037288B2 (ja) * | 2007-10-01 | 2012-09-26 | ローム株式会社 | チップ抵抗器およびその製造方法 |
| JP4513920B2 (ja) | 2008-06-19 | 2010-07-28 | 株式会社デンソー | 定電流制御回路 |
| JP5529229B2 (ja) * | 2012-09-27 | 2014-06-25 | 株式会社マキタ | 電動工具 |
| JP7088469B2 (ja) * | 2018-07-12 | 2022-06-21 | 国立大学法人信州大学 | 成膜方法 |
| JP2020010004A (ja) | 2018-07-12 | 2020-01-16 | Koa株式会社 | 抵抗器及び回路基板 |
| DE102019108541A1 (de) * | 2019-04-02 | 2020-10-08 | Eberspächer Controls Landau Gmbh & Co. Kg | Strommessbaugruppe |
| WO2024202144A1 (ja) * | 2023-03-30 | 2024-10-03 | 大熊ダイヤモンドデバイス株式会社 | 抵抗素子 |
| CN118173554B (zh) * | 2024-03-08 | 2025-01-28 | 苏州纳芯微电子股份有限公司 | 半导体器件 |
-
1997
- 1997-09-18 JP JP25304597A patent/JP3758331B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1197203A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3758331B2 (ja) | 半導体装置用のシャント抵抗素子およびその実装方法並びに半導体装置 | |
| JP4089143B2 (ja) | 電力用半導体装置 | |
| JP2649491B2 (ja) | Ｓｍｄ構造の抵抗器、その製造方法及びこの抵抗器を取り付けたプリント回路板 | |
| CN103403862B (zh) | 功率半导体模块和用于制造与温度传感器一起烧结的功率半导体模块的方法 | |
| JPH10270762A (ja) | 熱電変換素子 | |
| JP7394214B2 (ja) | センサ素子及びセンサ素子の製造方法 | |
| JPH0760761B2 (ja) | フィルム型の電力用抵抗器組立体 | |
| JPH065401A (ja) | チップ型抵抗素子及び半導体装置 | |
| JPH10149901A (ja) | 電気抵抗器および電気抵抗器の製造方法 | |
| US6529115B2 (en) | Surface mounted resistor | |
| JP5713526B2 (ja) | 熱電変換モジュールならびに冷却装置、発電装置および温度調節装置 | |
| JP2735912B2 (ja) | インバータ装置 | |
| JPH10144967A (ja) | 冷却用熱電素子モジュール | |
| CN112567483A (zh) | 用于表面安装在印制电路板上的电阻器件和布置有至少一个电阻器件的印制电路板 | |
| JP2007093453A (ja) | 表面実装型温度センサ | |
| JP3387221B2 (ja) | 半導体用高熱伝導性セラミックスパッケージ | |
| JPH0590444A (ja) | セラミツクス回路基板 | |
| JP2008141027A (ja) | 熱電変換素子の接合構造及び熱電変換モジュール | |
| JPH10247752A (ja) | 熱電変換素子およびその製造方法 | |
| JP2000164941A (ja) | 熱電変換モジュール | |
| JPH104167A (ja) | 半導体装置 | |
| JPH0442937Y2 (ja) | ||
| JPH0442938Y2 (ja) | ||
| JPH05109919A (ja) | 混成集積回路 | |
| JPH0622092B2 (ja) | 基板型温度ヒューズ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140113 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |