JPH0590444A - セラミツクス回路基板 - Google Patents

セラミツクス回路基板

Info

Publication number
JPH0590444A
JPH0590444A JP3247591A JP24759191A JPH0590444A JP H0590444 A JPH0590444 A JP H0590444A JP 3247591 A JP3247591 A JP 3247591A JP 24759191 A JP24759191 A JP 24759191A JP H0590444 A JPH0590444 A JP H0590444A
Authority
JP
Japan
Prior art keywords
circuit board
ceramic
substrate
copper
metallized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3247591A
Other languages
English (en)
Inventor
Yutaka Komorida
裕 小森田
Hideki Sato
英樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3247591A priority Critical patent/JPH0590444A/ja
Publication of JPH0590444A publication Critical patent/JPH0590444A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate

Abstract

(57)【要約】 【目的】本発明の目的は、構造が簡素・小型で製造が容
易であり、電子機器に高密度に実装することが可能であ
り、かつクラック等の欠陥の発生が少なく、長期間に亘
り優れた耐久性および信頼性を発揮するセラミックス回
路基板を提供することにある。 【構成】本発明に係るセラミックス回路基板は、絶縁材
となるセラミックス基板１０の少なくとも一方の表面に
導体層としての銅板１１ａ，１１ｂを接触配置し加熱す
ることによって発生する銅と酸素との共晶化合物を接合
剤として接合して形成したメタライズ基板３ｃの導体層
１１ａに半導体素子８を一体に接合する一方、上記半導
体素子８を接合した側とは反対側のメタライズ基板３ｃ
表面を熱伝導性接着剤１２を介して放熱板２に一体に接
合したことを特徴とする。また、セラミックス基板は、
Ａｌ2 Ｏ3 ，ＺｒＯ2 ，ＢｅＯ，ＳｉＯ2 ，ＴｉＯ2 ，
ＭｇＯ，ＣｅＯなどの酸化物セラミックスで構成すると
よい。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はセラミックス回路基板に
係り、特に構造が小型簡素で製造が容易であり、電子機
器に対して高密度実装が可能であり、かつクラック等の
欠陥の発生が少なく、長期間に亘り優れた耐久性および
信頼性を発揮するセラミックス回路基板に関する。
【０００２】
【従来の技術】従来から各種電子機器の構成部品とし
て、例えば図３に示すようなセラミックス回路基板１が
広く使用されている。このセラミックス回路基板１は、
パワートランジスタモジュールとして構成されたもので
あり、取付板を兼ねた銅製の放熱板（ヒートシンクベー
ス）２の上面に順次メタライズ基板、銅製の熱拡散板
４、メタライズ基板３ｂ，３ｂ、銅回路板５ａ，５ａが
それぞれ半田層６ａ，６ｂ，６ｃ，６ｄを介して積層さ
れ相互に一体に接合されている。ここでメタライズ基板
３ａ，３ｂ，３ｂは、アルミナ（Ａｌ2 Ｏ3 ）製セラミ
ックス基板の両面にＭｏペースト等を塗布し焼結するこ
とによりメタライズ層を形成し、さらにこのメタライズ
層の表面にＮｉめっき層を形成して製造される。また熱
拡散板４の中央部には半田層６ｅを介してＭｏ製のスペ
ーサ７が接合され、そのスペーサ７の上側に半田層６ｆ
を介して半導体素子（Ｓｉペレット）８が一体に接合さ
れ、さらに半導体素子８の各端子と銅回路板５ａ，５ａ
の端子とがＡｌ製またはＡｕ製のリード線９によってワ
イヤボンディングされ電気的に接続して構成されてい
る。
【０００３】そして回路基板１の動作時に半導体素子８
において発生した熱は、スペーサ７、熱拡散板４、メタ
ライズ基板３ａおよびその間の半田層６ａ〜６ｆを経由
して放熱板２方向に移動し系外に排出される。
【０００４】
【発明が解決しようとする課題】しかしながら図３に示
すような従来のセラミックス回路基板においては、構成
部品相互間を接合する接合材料として剛性が高い半田を
使用しているため、接合される両部品の熱膨脹差が大き
い場合には、その熱応力を緩和し部材の変形やクラック
の発生を防止する構造を採用することが必要であった。
例えば、メタライズ基板３ａの両側には同じ銅製の熱拡
散板４および放熱板３を配設してメタライズ基板３ａの
反りを防止することが必要であり、一方、熱拡散板４と
半導体素子８との間には両者の熱膨脹差によって発生す
る熱応力を緩和するためのＭｏ製スペーサ７を配設する
必要があり、その結果、部材の積層数が多くなる欠点が
あった。
【０００５】またセラミックス基板は半田濡れ性が悪い
ため、セラミックス基板と放熱板や他の金属板とは直接
に半田接合することは困難であり、両者間の高い接合強
度を得るためには、予めセラミックス基板の両面にメタ
ライズ層を形成し、さらにメタライズ層を保護するため
のめっき層を形成してメタライズ基板とすることが必須
であり、その結果、製造工程が多岐に及ぶ欠点があっ
た。
【０００６】さらにセラミックス回路基板全体として構
造が複雑で大型になり、基板モジュールとして電子機器
に高密度に実装することが困難であるとともに、組立工
数が多く製造コストが大きくなる問題点があった。
【０００７】また半導体素子から放熱板までの放熱経路
に構造部品および半田層を多層に積層しているため、熱
抵抗値が高く、放熱特性も低下する一方、多数の接合部
を構成する半田の疲労劣化によって剥離が発生し易く、
回路基板の耐久性および信頼性が低下し易い欠点があっ
た。
【０００８】さらに数多い半田接合面における半田濡れ
性の改善処理および管理に多大な工数を要することとな
り、回路基板の製造工程が煩雑化する問題点があった。
【０００９】本発明は上記の問題点を解決するためにな
されたものであり、構造が簡素かつ小型で製造が容易で
あり、電子機器に高密度に実装することが可能であり、
かつクラック等の欠陥の発生が少なく、長期間に亘り優
れた耐久性および信頼性を発揮するセラミックス回路基
板を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
本発明に係るセラミックス回路基板は、絶縁材となるセ
ラミックス基板の少なくとも一方の表面に導体層として
の銅板を接触配置し加熱することによって発生する銅と
酸素との共晶化合物を接合剤として接合して形成したメ
タライズ基板の導体層に半導体素子を一体に接合する一
方、上記半導体素子を接合した側とは反対側のメタライ
ズ基板表面を熱伝導性接着剤により放熱板に一体に接合
したことを特徴とする。
【００１１】また、セラミックス基板は、Ａｌ2 Ｏ3 ，
ＺｒＯ2 ，ＢｅＯ， ＳｉＯ2 ，ＴｉＯ2 ，ＭｇＯ，
ＣｅＯなどの酸化物セラミックスから構成するとよい。
【００１２】さらに、熱伝導性接着剤は、液状シリコー
ンゴムにＣｕ，Ａｇ，Ａｕ，ＰｔおよびＡｌＮから選択
される少なくとも１種から成る粉末を分散させたものを
使用するとよい。
【００１３】本発明において使用する絶縁材としてのセ
ラミックス基板は、アルミナ（Ａｌ2 Ｏ3 ）、ジルコニ
ア（ＺｒＯ2 ）、ベリリア（ＢｅＯ）、二酸化けい素
（ＳｉＯ2 ）、チタニア（ＴｉＯ2 ）、マグネシア（Ｍ
ｇＯ）、セリア（ＣｅＯ）、窒化アルミニウム（Ａｌ
Ｎ）、窒化けい素（Ｓｉ3 Ｎ4 ）などの原料粉末を成形
焼結して形成され、得られた焼結体基板は、回路基板に
要求される伝熱特性や熱膨脹係数の多少に応じてそれぞ
れ用途別に選定される。特に窒化アルミニウムを主成分
とするセラミックス基板は、アルミナ（Ａｌ2 Ｏ3）製
基板の４〜１０倍という高い熱伝導率を有しており、放
熱特性が優れる上に、半導体素子に近似した熱膨脹率を
有し、ヒートサイクル特性が優れる。
【００１４】窒化アルミニウムを主成分とするセラミッ
クス基板は、窒化アルミニウム粉末に金属酸化物等を焼
結助剤として添加し、この混合粉末を所定形状に成形
し、常圧焼結法、雰囲気加圧焼結法あるいはホットプレ
ス法により製造したもので、熱伝導率が５０Ｗ／ｍＫ以
上のものを使用する。
【００１５】しかしながら、窒化アルミニウム（Ａｌ
Ｎ）や窒化けい素（Ｓｉ3 Ｎ4 ）などの窒素化合物を含
む表面においては、後述する熱伝導性接着剤が硬化しな
い場合があり、セラミックス基板と放熱板との接合強度
が不充分となる場合が多い。したがってセラミックス基
板材料としては、アルミナ（Ａｌ2 Ｏ3 ）などの非窒化
物を選定することが望ましい。
【００１６】また本発明において使用するメタライズ基
板としては、セラミックス基板の少なくとも一方の表面
に導電層としての銅板を銅直接接合法（ＤＢＣ法：ダイ
レクトボンディングカッパー法）によって接合したもの
を用いる。このＤＢＣ法は、セラミックス基板上に、所
定形状に打ち抜かれた銅回路板を接触配置させた状態で
所定温度に加熱し、加熱によって両者の接合境界面に発
生する銅−酸化銅の液相共晶化合物を接合剤として使用
することによりセラミックス基板と、導電層としての銅
板とを一体に接合する方法である。上記加熱温度は、銅
の融点（１０８３℃）以下で、かつ銅と酸素との共晶化
合物の共晶温度（１０６５℃）以上に設定することが重
要である。また銅材としては共晶化合物を構成する酸素
を１００〜２０００ｐｐｍ程度含有するタフピッチ電解
銅を使用することが望ましい。
【００１７】ここで上記セラミックス基板および銅板の
双方に酸素が充分に含有されていない場合は共晶化合物
の生成量が低下し、充分な接合強度が得られなくなる。
その対策としてセラミックス基板を予め空気中で１００
０〜１４００℃に加熱して酸化処理を実施したり、表面
処理して酸素含有層を予め形成することが必要である。
【００１８】またＡｌＮなど、ある種の、非酸化物系セ
ラミックスにおいては、加熱時に酸素と結合し、共晶化
合物よりも安定な酸化物を形成するものがある。この場
合も加熱接合時における液相共晶化合物の生成量が減少
してしまう。したがって、より高い接合強度を得るため
には、セラミックス基板としてＡｌ2Ｏ3 ，ＺｒＯ2 ，
ＢｅＯ，ＳｉＯ2 ，ＴｉＯ2 ，ＭｇＯ，ＣｅＯなどの酸
化物セラミックスを使用することが重要である。
【００１９】本発明に使用するセラミックス基板または
メタライズ基板と、例えばアルミニウムダイキャスト製
の金属製収納容器とを接合するための熱伝導性接着剤と
しては、熱伝導率が大きいシリコン系のものが好まし
く、このようなシリコン系の接着剤としては、例えばシ
リコン樹脂系、ＨＴＶ型（加熱加硫型）シリコンゴム系
等が挙げられる。また、これらの他にポリアミドイミド
系、ポリイミド系樹脂接着剤等も使用することができ
る。
【００２０】特に電気電子部品の放熱接着を目的として
使用される液状シリコーンゴムに、熱伝導率が大きいＣ
ｕ，Ａｇ，Ａｕ，ＰｔおよびＡｌＮから選択される少な
くとも１種から成る粉末を５〜３０ｗｔ％程度分散させ
て調製した熱伝導性接着剤は、熱抵抗が極めて低く、回
路基板の放熱特性をより向上させることができる。
【００２１】
【作用】上記構成に係るセラミックス回路基板によれ
ば、セラミックス基板に導体層としての銅板を、銅と酸
素との共晶化合物を接合剤として直接接合してメタライ
ズ基板を形成しているため、従来のような半田層を用い
る必要がなく、また半田層に対する濡れ性を高めるため
のメタライズ層を形成する必要がない。したがってセラ
ミックス回路基板を構成する部材の積層数が大幅に減少
し、セラミックス回路基板の構造が単純化し、組立製造
工程も大幅に簡略化され、回路基板の製造コストを大幅
に低減することができる。
【００２２】またセラミックス基板またはメタライズ基
板と、放熱板とを半田より剛性が低い熱伝導性接着剤を
介して接合しているため、上記メタライズ基板と放熱板
との熱膨脹差に起因する熱応力や変位が効果的に吸収さ
れ、接合部に割れや剥離を生じるおそれが少なく、長期
間に亘って優れた耐久性および信頼性を保持できる。
【００２３】さらに回路基板構成材を半田付けして接合
することがないため、半田層による熱抵抗の上昇がなく
放熱特性が良好になる。また半田層に対する濡れ性を考
慮する必要がなく、製造プロセスが簡素化される。また
回路基板全体を小型化することができるため、高密度実
装が可能となり、回路基板を組み込む電子機器を小型す
ることもできる。
【００２４】
【実施例】次に本発明の一実施例について添付図面を参
照して説明する。図１は本発明に係るセラミックス回路
基板の一実施例を示す断面図であり、パワートランジス
タモジュールとして構成した例を示している。なお図３
に示す従来例と同一要素には同一符号を付してその重複
する説明を省略する。
【００２５】すなわち本実施例に係るセラミックス回路
基板１ａは、絶縁材となる厚さ０．６３５mmのアルミナ
製セラミックス基板１０の両表面にそれぞれ導体層とし
ての厚さ０．３mmの銅板１１ａ，１１ｂを接触配置し加
熱することによって発生する銅と酸素との共晶化合物を
接合剤として接合して形成したメタライズ基板３ｃの導
体層１１ａ側に半田層６ｇを介して半導体素子８を一体
に接合する一方、上記半導体素子８を接合した側とは反
対側のメタライズ基板の銅板１１ｂ表面を熱伝導性接着
剤１２により放熱板２に一体に接合して構成される。
【００２６】上記セラミックス回路基板１ａは以下の工
程に従って製造された。まず厚さ０．６３５mmの板状ア
ルミナ製セラミックス基板１０を用意し、ＤＢＣ法に従
って、この基板１０の両面にタフピッチ電解銅から成る
所定打抜き形状の銅板（厚さ０．３mm）１１ａ，１１ｂ
をそれぞれ接触させ、温度１０７５℃で１０分間加熱し
てセラミックス基板１０と銅板１１ａ，１１ｂとが一体
に接合したＤＢＣメタライズ基板３ｃを形成した。
【００２７】次に、このメタライズ基板３ｃの銅板１１
ａ表面に半田層６ｇを介して半導体素子８を接合して搭
載した。
【００２８】次に得られたアルミナメタライズ基板３ｃ
の半導体素子搭載側とは反対側の銅板１１ｂと、銅製放
熱板２との間に、銅粉を５ｗｔ％含有したシリコーン樹
脂の薄板を介在させ、１５０℃で１時間加熱して両者を
接合し、放冷後、銅回路板（導体層）としての銅板１１
ａと半導体素子８の端子とをＡｌ製リード線９を使用し
てワイヤボンディングし、セラミックス回路基板１ａと
した。
【００２９】上記実施例に係るセラミックス回路基板１
ａによれば、セラミックス基板１０に導体層としての銅
板１１ａ，１１ｂを、銅と酸素との共晶化合物を接合剤
として直接接合してメタライズ基板３ｃを形成している
ため、従来のような半田層を用いる必要がなく、また半
田層に対する濡れ性を高めるためのメタライズ層を形成
する必要がない。したがってセラミックス回路基板１ａ
を構成する部材の積層数が大幅に減少し、セラミックス
回路基板１ａの構造が単純化し、組立製造工程も大幅に
簡略化され、回路基板１ａの製造コストを大幅に低減す
ることができる。
【００３０】またメタライズ基板３ｃと、放熱板２とを
半田より剛性が低い熱伝導性接着剤１２を介して接合し
ているため、上記メタライズ基板３ｃと放熱板２との熱
膨脹差に起因する熱応力や変位が効果的に吸収され、接
合部に割れや剥離を生じるおそれが少なく、長期間に亘
って優れた耐久性および信頼性を保持できる。
【００３１】さらに回路基板１ａの構成材を半田付けし
て接合することがないため、半田層による熱抵抗の上昇
がなく放熱特性が良好になる。また半田層に対する濡れ
性を考慮する必要がなく、製造プロセスが簡素化され
る。また回路基板１ａ全体を小型化することができるた
め、高密度実装が可能となり、回路基板１ａを組み込む
電子機器を小型することもできる。
【００３２】ま本実施例によればセラミックス基板１０
の両面に導電層としての銅板１１ａ，１１ｂを形成して
いるため、片面のみに導電層を形成した場合と比較し
て、セラミックス基板１０に反りや熱変形を生じるおそ
れが少ない。
【００３３】次に本発明の他の実施例について図２を参
照して説明する。本実施例に係るセラミックス回路基板
１ｂは、Ａｌ2 Ｏ3 製セラミックス基板１０の上側（片
面）のみに導体層としての銅板１１ａをＤＢＣ法によっ
て一体に接合してメタライズ基板３ｄを形成した点を除
き、図１に示す実施例と同一条件で製造したものであ
る。
【００３４】本実施例ではセラミックス基板１０の片面
のみに導体層としての銅板１１ａを接合しているため、
セラミックス基板１０と銅板１１ａとの熱膨脹差によっ
て、図２に示すように反りが発生することも考えられ
る。しかしながらセラミックス基板１０と放熱板２と
が、軟弾性を有する熱伝導性接着剤１２で接合されてい
るため、反りによる変形に接着剤１２が追従して変形す
ることが可能であり、接合部に疲労および応力が発生す
ることが少なく、セラミックス基板１０の放熱板２から
の剥離や脱落が効果的に防止でき、長期間に亘って優れ
た耐久性を維持することができる。
【００３５】特に従来、セラミックス基板と金属製放熱
板とを直接半田付けすることは、濡れ性の確保および熱
膨脹対策上困難とされていたが、熱伝導性接着剤を使用
することにより、本実施例のようにセラミックス基板１
０を直接に金属製放熱板２に接合する構造も可能とな
り、図１に示すものより、さらに構造が簡素化し、製造
コストが安価になる。
【００３６】なお、図２に示すセラミックス回路基板１
ｂにおいてはセラミックス基板１０と、導体層としての
銅板１１ａとの熱膨脹差によって、特に基板１０の中央
部と比較してその周縁部に大きな変形を生じ易い。した
がって半導体素子８に対する熱応力の影響を防止するた
めに、半導体素子８はセラミックス基板１０の中央部な
ど反りの発生が少なく部位に実装する必要がある。
【００３７】
【発明の効果】以上説明の通り、本発明に係るセラミッ
クス回路基板によれば、セラミックス基板に導体層とし
ての銅板を、銅と酸素との共晶化合物を接合剤として直
接接合してメタライズ基板を形成しているため、従来の
ような半田層を用いる必要がなく、また半田層に対する
濡れ性を高めるためのメタライズ層を形成する必要がな
い。したがってセラミックス回路基板を構成する部材の
積層数が大幅に減少し、セラミックス回路基板の構造が
単純化し、組立製造工程も大幅に簡略化され、回路基板
の製造コストを大幅に低減することができる。
【００３８】またセラミックス基板またはメタライズ基
板と、放熱板とを半田より剛性が低い熱伝導性接着剤を
介して接合しているため、上記メタライズ基板と放熱板
との熱膨脹差に起因する熱応力や変位が効果的に吸収さ
れ、接合部に割れや剥離を生じるおそれが少なく、長期
間に亘って優れた耐久性および信頼性を保持できる。
【００３９】さらに回路基板構成材を半田付けして接合
することがないため、半田層による熱抵抗の上昇がなく
放熱特性が良好になる。また半田層に対する濡れ性を考
慮する必要がなく、製造プロセスが簡素化される。また
回路基板全体を小型化することができるため、高密度実
装が可能となり、回路基板を組み込む電子機器を小型す
ることもできる。
【図面の簡単な説明】
【図１】本発明に係るセラミックス回路基板の一実施例
を示す断面図。
【図２】本発明の他の実施例を示す断面図。
【図３】従来のセラミックス回路基板の構造例を示す断
面図。
【符号の説明】
１，１ａ，１ｂ セラミックス回路基板 ２ 放熱板（ヒートシンクベース） ３ａ，３ｂ，３ｃ，３ｄ メタライズ基板 ４ 熱拡散板 ５ａ 銅回路板 ６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆ，６ｇ 半田層 ７ スペーサ ８ 半導体素子（Ｓｉペレット） ９ リード線 １０ セラミックス基板（Ａｌ2 Ｏ3 ） １１ａ，１１ｂ 銅板（導体層） １２ 熱伝導性接着剤

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 絶縁材となるセラミックス基板の少なく
    とも一方の表面に導体層としての銅板を接触配置し加熱
    することによって発生する銅と酸素との共晶化合物を接
    合剤として接合して形成したメタライズ基板の導体層に
    半導体素子を一体に接合する一方、上記半導体素子を接
    合した側とは反対側のメタライズ基板表面を熱伝導性接
    着剤により放熱板に一体に接合したことを特徴とするセ
    ラミックス回路基板。
  2. 【請求項２】 セラミックス基板は、Ａｌ2 Ｏ3 ，Ｚｒ
    Ｏ2 ，ＢｅＯ，ＳｉＯ2 ，ＴｉＯ2 ，ＭｇＯ，ＣｅＯな
    どの酸化物セラミックスから成ることを特徴とする請求
    項１記載のセラミックス回路基板。
  3. 【請求項３】 熱伝導性接着剤は、液状シリコーンゴム
    にＣｕ，Ａｇ，Ａｕ，ＰｔおよびＡｌＮから選択される
    少なくとも１種から成る粉末を分散させて成る請求項１
    記載のセラミックス回路基板。
JP3247591A 1991-09-26 1991-09-26 セラミツクス回路基板 Pending JPH0590444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3247591A JPH0590444A (ja) 1991-09-26 1991-09-26 セラミツクス回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3247591A JPH0590444A (ja) 1991-09-26 1991-09-26 セラミツクス回路基板

Publications (1)

Publication Number Publication Date
JPH0590444A true JPH0590444A (ja) 1993-04-09

Family

ID=17165787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3247591A Pending JPH0590444A (ja) 1991-09-26 1991-09-26 セラミツクス回路基板

Country Status (1)

Country Link
JP (1) JPH0590444A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0723292A3 (en) * 1995-01-19 1997-07-30 Fuji Electric Co Ltd Semiconductor device
JPH09275165A (ja) * 1996-02-07 1997-10-21 Hitachi Ltd 回路基板及びそれを用いた半導体装置
JP2000216308A (ja) * 1999-01-26 2000-08-04 Sansha Electric Mfg Co Ltd 電力用半導体装置
JP2007173831A (ja) * 2005-12-21 2007-07-05 Internatl Rectifier Corp 高電力密度デバイス用のパッケージ
WO2009131217A1 (ja) 2008-04-25 2009-10-29 京セラ株式会社 放熱基体およびこれを用いた電子装置
WO2010087432A1 (ja) 2009-01-29 2010-08-05 株式会社オクテック 放熱基体およびこれを用いた電子装置
JP2013199415A (ja) * 2012-03-26 2013-10-03 Kyocera Corp セラミック焼結体およびこれを用いた電子部品実装用基板ならびに電子装置
WO2016080393A1 (ja) * 2014-11-20 2016-05-26 日本精工株式会社 放熱基板
CN116504742A (zh) * 2023-06-21 2023-07-28 青岛泰睿思微电子有限公司 半导体封装用框架及其制作方法、以及封装方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0723292A3 (en) * 1995-01-19 1997-07-30 Fuji Electric Co Ltd Semiconductor device
JPH09275165A (ja) * 1996-02-07 1997-10-21 Hitachi Ltd 回路基板及びそれを用いた半導体装置
JP2000216308A (ja) * 1999-01-26 2000-08-04 Sansha Electric Mfg Co Ltd 電力用半導体装置
JP2007173831A (ja) * 2005-12-21 2007-07-05 Internatl Rectifier Corp 高電力密度デバイス用のパッケージ
US8018056B2 (en) 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices
WO2009131217A1 (ja) 2008-04-25 2009-10-29 京セラ株式会社 放熱基体およびこれを用いた電子装置
WO2010087432A1 (ja) 2009-01-29 2010-08-05 株式会社オクテック 放熱基体およびこれを用いた電子装置
JP2013199415A (ja) * 2012-03-26 2013-10-03 Kyocera Corp セラミック焼結体およびこれを用いた電子部品実装用基板ならびに電子装置
WO2016080393A1 (ja) * 2014-11-20 2016-05-26 日本精工株式会社 放熱基板
JP2018037676A (ja) * 2014-11-20 2018-03-08 日本精工株式会社 放熱基板
CN116504742A (zh) * 2023-06-21 2023-07-28 青岛泰睿思微电子有限公司 半导体封装用框架及其制作方法、以及封装方法
CN116504742B (zh) * 2023-06-21 2023-12-08 青岛泰睿思微电子有限公司 半导体封装用框架及其制作方法、以及封装方法

Similar Documents

Publication Publication Date Title
JP4015023B2 (ja) 電子回路用部材及びその製造方法並びに電子部品
JP4969738B2 (ja) セラミックス回路基板およびそれを用いた半導体モジュール
JP2004525503A (ja) 改善された一時的熱インピーダンスを有するパワーモジュール
JPH07202063A (ja) セラミックス回路基板
JPH04162756A (ja) 半導体モジュール
JP2002043482A (ja) 電子回路用部材及びその製造方法並びに電子部品
JPH06296084A (ja) 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
JPH0590444A (ja) セラミツクス回路基板
KR20200135395A (ko) 전자 부품 실장 모듈의 제조 방법
US20200312740A1 (en) Low thermal resistance power module packaging
JPH10144967A (ja) 冷却用熱電素子モジュール
EP3770960A1 (en) Electronic-component-mounted module
JPS6050354B2 (ja) 樹脂封止型半導体装置
JPS617647A (ja) 回路基板
JP2003092383A (ja) パワー半導体装置およびそのヒートシンク
JP4876612B2 (ja) 絶縁伝熱構造体及びパワーモジュール用基板
JP2000086368A (ja) 窒化物セラミックス基板
JPS62216251A (ja) 高熱伝導性基板
JP7297148B2 (ja) 金属接合体、半導体装置、導波管及び被接合部材の接合方法
JPS62291158A (ja) Ｉｃパツケ−ジ
JP3447043B2 (ja) 電子部品用パッケージ
JPH06196585A (ja) 回路基板
JP2506270B2 (ja) 高熱伝導性回路基板及び高熱伝導性外囲器
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JP2004134703A (ja) 端子付き回路基板