JPH07202063A - セラミックス回路基板 - Google Patents
セラミックス回路基板Info
- Publication number
- JPH07202063A JPH07202063A JP5336723A JP33672393A JPH07202063A JP H07202063 A JPH07202063 A JP H07202063A JP 5336723 A JP5336723 A JP 5336723A JP 33672393 A JP33672393 A JP 33672393A JP H07202063 A JPH07202063 A JP H07202063A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- copper
- ceramic
- semiconductor element
- copper plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
(57)【要約】
【目的】半導体素子を銅回路板に半田接合する際の半田
巣の発生を防止し、半導体素子とセラミックス基板との
間の熱抵抗値のばらつきを低減するとともに、半導体素
子搭載部に作用する熱応力を緩和することが可能なセラ
ミックス回路基板を提供する。 【構成】セラミックス基板２上の所定位置に銅回路板３
ａ，３ｂ，３ｃを配置して加熱することにより銅回路板
を直接接合したり、またはＴｉ，Ｚｒ，Ｈｆ等の活性金
属を含有するろう材を介して一体に接合し、この銅回路
板３ａ上の半導体素子搭載部に半田層を介して半導体素
子５を接合するセラミックス回路基板１ａ，１ｂにおい
て、溝９または穴を形成した銅板要素１０を上記半導体
素子搭載部に接合し、この銅板要素１０の溝９または穴
を形成した側の表面上に半田層を介して半導体素子５を
一体に接合したことを特徴とする。
巣の発生を防止し、半導体素子とセラミックス基板との
間の熱抵抗値のばらつきを低減するとともに、半導体素
子搭載部に作用する熱応力を緩和することが可能なセラ
ミックス回路基板を提供する。 【構成】セラミックス基板２上の所定位置に銅回路板３
ａ，３ｂ，３ｃを配置して加熱することにより銅回路板
を直接接合したり、またはＴｉ，Ｚｒ，Ｈｆ等の活性金
属を含有するろう材を介して一体に接合し、この銅回路
板３ａ上の半導体素子搭載部に半田層を介して半導体素
子５を接合するセラミックス回路基板１ａ，１ｂにおい
て、溝９または穴を形成した銅板要素１０を上記半導体
素子搭載部に接合し、この銅板要素１０の溝９または穴
を形成した側の表面上に半田層を介して半導体素子５を
一体に接合したことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明はセラミックス基板上に金
属回路板および半導体素子を接合したセラミックス回路
基板に係り、特に半導体素子とセラミックス基板との間
の熱抵抗値のばらつきを低減し、過渡熱特性のばらつき
が少ないセラミックス回路基板に関する。
属回路板および半導体素子を接合したセラミックス回路
基板に係り、特に半導体素子とセラミックス基板との間
の熱抵抗値のばらつきを低減し、過渡熱特性のばらつき
が少ないセラミックス回路基板に関する。
【０００２】
【従来の技術】近年、パワートランジスタモジュール用
基板やスイッチング電源モジュール用基板などの高出力
化，高容量化に対応した回路基板として、セラミックス
基板上に通電容量が大きな銅板等の金属板（導電層）を
接合したセラミックス回路基板が実用化されている。
基板やスイッチング電源モジュール用基板などの高出力
化，高容量化に対応した回路基板として、セラミックス
基板上に通電容量が大きな銅板等の金属板（導電層）を
接合したセラミックス回路基板が実用化されている。
【０００３】上記従来のセラミックス回路基板１は、例
えば図４および図５に示すように、例えば酸化アルミニ
ウム（アルミナ：Ａｌ2 Ｏ3 ）などのセラミックス基板
２表面の所定位置にＣｕまたはＣｕ合金から成り所定形
状に打ち抜いた銅回路板３ａ，３ｂ，３ｃを配置し、基
板方向に押圧した状態で銅と酸素との共晶温度以上の温
度に加熱し、接合界面にＣｕ−Ｏ共晶液相を生成せし
め、この液相によりセラミックス基板２を濡らし、液相
を冷却固化させて、セラミックス基板２にＣｕ回路板３
ａ，３ｂ，３ｃを直接的に接合させる、いわゆる銅直接
接合法（ＤＢＣ法：Direct Bonding Copper 法）により
製造される。さらに接合したＣｕ回路板３ａの半導体素
子搭載部に半田層４を介して半導体素子５が接合され
る。またセラミックス基板２と銅回路板３ａ，３ｂ，３
ｃとの熱膨脹差に起因する反りなどの変形を防止するた
め、必要に応じてセラミックス基板２の裏面側に、同様
な接合方法によって、裏銅板６を接合する場合もある。
えば図４および図５に示すように、例えば酸化アルミニ
ウム（アルミナ：Ａｌ2 Ｏ3 ）などのセラミックス基板
２表面の所定位置にＣｕまたはＣｕ合金から成り所定形
状に打ち抜いた銅回路板３ａ，３ｂ，３ｃを配置し、基
板方向に押圧した状態で銅と酸素との共晶温度以上の温
度に加熱し、接合界面にＣｕ−Ｏ共晶液相を生成せし
め、この液相によりセラミックス基板２を濡らし、液相
を冷却固化させて、セラミックス基板２にＣｕ回路板３
ａ，３ｂ，３ｃを直接的に接合させる、いわゆる銅直接
接合法（ＤＢＣ法：Direct Bonding Copper 法）により
製造される。さらに接合したＣｕ回路板３ａの半導体素
子搭載部に半田層４を介して半導体素子５が接合され
る。またセラミックス基板２と銅回路板３ａ，３ｂ，３
ｃとの熱膨脹差に起因する反りなどの変形を防止するた
め、必要に応じてセラミックス基板２の裏面側に、同様
な接合方法によって、裏銅板６を接合する場合もある。
【０００４】一方、セラミックス基板２と銅回路板３，
３ｂ，３ｃとの接合方法としては、上記銅直接接合法の
他に活性金属法がある。この活性金属法を使用してセラ
ミックス回路基板を製造する場合は、まずＴｉ等の活性
金属を含有するＣｕやＡｇろう材ペーストを調製し、所
定形状に打ち抜いた銅回路板とセラミックス基板との間
に上記ろう材ペーストを介在させて相互に接触配置せし
め、しかる後に加熱してセラミックス基板に対するろう
材の濡れ性を高める化合物を生成する。すなわち酸化物
系セラミックス基板を使用する場合にはＴｉＯを生成
し、窒化物系セラミックス基板を使用する場合にはＴｉ
Ｎを生成させて、各セラミックス基板に対するろう材の
濡れ性を高める。そして各銅回路板は、Ｃｕ，Ａｇろう
材との共晶化合物によってセラミックス基板に一体に接
合される。
３ｂ，３ｃとの接合方法としては、上記銅直接接合法の
他に活性金属法がある。この活性金属法を使用してセラ
ミックス回路基板を製造する場合は、まずＴｉ等の活性
金属を含有するＣｕやＡｇろう材ペーストを調製し、所
定形状に打ち抜いた銅回路板とセラミックス基板との間
に上記ろう材ペーストを介在させて相互に接触配置せし
め、しかる後に加熱してセラミックス基板に対するろう
材の濡れ性を高める化合物を生成する。すなわち酸化物
系セラミックス基板を使用する場合にはＴｉＯを生成
し、窒化物系セラミックス基板を使用する場合にはＴｉ
Ｎを生成させて、各セラミックス基板に対するろう材の
濡れ性を高める。そして各銅回路板は、Ｃｕ，Ａｇろう
材との共晶化合物によってセラミックス基板に一体に接
合される。
【０００５】ここで上記セラミックス基板としては、ア
ルミナ（Ａｌ2 Ｏ3 ），フェライト（ＦｅＯ）などの酸
化物系セラミックス焼結体または窒化アルミニウム（Ａ
ｌＮ），窒化けい素（Ｓｉ3 Ｎ4 ）などの非酸化物系セ
ラミックス焼結体が使用される。
ルミナ（Ａｌ2 Ｏ3 ），フェライト（ＦｅＯ）などの酸
化物系セラミックス焼結体または窒化アルミニウム（Ａ
ｌＮ），窒化けい素（Ｓｉ3 Ｎ4 ）などの非酸化物系セ
ラミックス焼結体が使用される。
【０００６】上記のように銅直接接合法（ＤＢＣ法）ま
たは活性金属法によって銅回路版をセラミックス基板上
に接合して形成されたセラミックス回路基板は、セラミ
ックス基板と銅回路板との接合強度が高く、また単純構
造を有するため、小型で高密度実装化が可能であり、ま
た作業工程も短縮できる等の長所を有している。
たは活性金属法によって銅回路版をセラミックス基板上
に接合して形成されたセラミックス回路基板は、セラミ
ックス基板と銅回路板との接合強度が高く、また単純構
造を有するため、小型で高密度実装化が可能であり、ま
た作業工程も短縮できる等の長所を有している。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来のセラミックス回路基板においては、銅回路板表面が
平坦で平滑に形成されているため、その銅回路板表面の
半導体素子搭載部に半田層を介して半導体素子を接合す
る際に、半田層内に外気が部分的に巻き込まれて、図５
に示すような、いわゆる半田巣７が形成され易い。
来のセラミックス回路基板においては、銅回路板表面が
平坦で平滑に形成されているため、その銅回路板表面の
半導体素子搭載部に半田層を介して半導体素子を接合す
る際に、半田層内に外気が部分的に巻き込まれて、図５
に示すような、いわゆる半田巣７が形成され易い。
【０００８】この半田巣の形成により半導体素子と銅回
路板との間に熱抵抗が高い未接合部が形成される結果、
半導体素子における発熱がセラミックス基板方向に円滑
に伝達されず、この回路基板を用いたモジュールの評価
において熱抵抗不良が発生し易く、最終製品の製造歩留
りが低下し易い問題点があった。特に上記半田巣の大き
さや発生頻度には大きなばらつきがあり、製品の過渡熱
抵抗試験における熱抵抗のばらつきが大きく製造管理が
困難であった。
路板との間に熱抵抗が高い未接合部が形成される結果、
半導体素子における発熱がセラミックス基板方向に円滑
に伝達されず、この回路基板を用いたモジュールの評価
において熱抵抗不良が発生し易く、最終製品の製造歩留
りが低下し易い問題点があった。特に上記半田巣の大き
さや発生頻度には大きなばらつきがあり、製品の過渡熱
抵抗試験における熱抵抗のばらつきが大きく製造管理が
困難であった。
【０００９】また半導体素子の発熱によって生じた過大
な熱応力がセラミックス基板に繰り返して作用するた
め、セラミックス基板に割れが発生し易くなり、回路基
板の耐久性が低くなる問題点もあった。
な熱応力がセラミックス基板に繰り返して作用するた
め、セラミックス基板に割れが発生し易くなり、回路基
板の耐久性が低くなる問題点もあった。
【００１０】本発明は上記課題を解決するためにさなれ
たものであり、半導体素子を銅回路板に半田接合する際
の半田巣の発生を防止し、半導体素子とセラミックス基
板との間の熱抵抗値のばらつきを低減するとともに、半
導体素子搭載部に作用する熱応力を緩和することが可能
なセラミックス回路基板を提供することを目的とする。
たものであり、半導体素子を銅回路板に半田接合する際
の半田巣の発生を防止し、半導体素子とセラミックス基
板との間の熱抵抗値のばらつきを低減するとともに、半
導体素子搭載部に作用する熱応力を緩和することが可能
なセラミックス回路基板を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る第１のセラミックス回路基板は、セラ
ミックス基板上の所定位置に銅回路板を配置して加熱す
ることにより銅回路板を直接接合し、この銅回路板上の
半導体素子搭載部に半田層を介して半導体素子を接合す
るセラミックス回路基板において、溝または穴を形成し
た銅板要素を上記半導体素子搭載部に直接接合し、この
銅板要素の溝または穴を形成した側の表面上に半田層を
介して半導体素子を一体に接合したことを特徴とする。
め、本発明に係る第１のセラミックス回路基板は、セラ
ミックス基板上の所定位置に銅回路板を配置して加熱す
ることにより銅回路板を直接接合し、この銅回路板上の
半導体素子搭載部に半田層を介して半導体素子を接合す
るセラミックス回路基板において、溝または穴を形成し
た銅板要素を上記半導体素子搭載部に直接接合し、この
銅板要素の溝または穴を形成した側の表面上に半田層を
介して半導体素子を一体に接合したことを特徴とする。
【００１２】また本発明に係る第２のセラミックス回路
基板は、セラミックス基板上の所定位置に、Ｔｉ，Ｚ
ｒ，Ｈｆ等の活性金属を含有するろう材を介して銅回路
板を配置して加熱することにより銅回路板を一体に接合
し、この銅回路板上の半導体素子搭載部に半田層を介し
て半導体素子を接合するセラミックス回路基板におい
て、溝または穴を形成した銅板要素を上記半導体素子搭
載部に上記ろう材を介して接合し、この銅板要素の溝ま
たは穴を形成した側の表面上に半田層を介して半導体素
子を一体に接合したことを特徴とする。
基板は、セラミックス基板上の所定位置に、Ｔｉ，Ｚ
ｒ，Ｈｆ等の活性金属を含有するろう材を介して銅回路
板を配置して加熱することにより銅回路板を一体に接合
し、この銅回路板上の半導体素子搭載部に半田層を介し
て半導体素子を接合するセラミックス回路基板におい
て、溝または穴を形成した銅板要素を上記半導体素子搭
載部に上記ろう材を介して接合し、この銅板要素の溝ま
たは穴を形成した側の表面上に半田層を介して半導体素
子を一体に接合したことを特徴とする。
【００１３】ここで上記セラミックス基板としては、酸
化アルミニウム（Ａｌ2 Ｏ3 ）、窒化アルミニウム（Ａ
ｌＮ）、酸化ベリリウム（ＢｅＯ），炭化けい素（Ｓｉ
Ｃ）および窒化けい素（Ｓｉ3 Ｎ4 ）から選択される少
なくとも１種のセラミックス焼結体で形成する。
化アルミニウム（Ａｌ2 Ｏ3 ）、窒化アルミニウム（Ａ
ｌＮ）、酸化ベリリウム（ＢｅＯ），炭化けい素（Ｓｉ
Ｃ）および窒化けい素（Ｓｉ3 Ｎ4 ）から選択される少
なくとも１種のセラミックス焼結体で形成する。
【００１４】本発明のセラミックス回路基板に使用する
セラミックス基板としては、電気絶縁特性に優れた酸化
アルミニウム（Ａｌ2 Ｏ3 ）を使用することができる。
特に放熱性に優れた回路基板を形成するためには、熱伝
導率が高い窒化アルミニウム（ＡｌＮ）、酸化ベリリウ
ム（ＢｅＯ）、炭化けい素（ＳｉＣ）が好ましい。な
お、炭化けい素は絶縁抵抗がやや低い一方、酸化ベリリ
ウムは毒性の点で難点がある。したがって、電気絶縁性
および放熱性に共に優れたセラミックス回路基板を形成
するためにはセラミックス基板として窒化アルミニウム
を使用することが望ましい。またセラミックス基板の厚
さを０．３〜１mmの範囲とする一方、各銅回路板の厚さ
を０．１〜０．６mmの範囲に設定して両者を組み合せる
と、熱膨脹差による影響を受けにくくなる。
セラミックス基板としては、電気絶縁特性に優れた酸化
アルミニウム（Ａｌ2 Ｏ3 ）を使用することができる。
特に放熱性に優れた回路基板を形成するためには、熱伝
導率が高い窒化アルミニウム（ＡｌＮ）、酸化ベリリウ
ム（ＢｅＯ）、炭化けい素（ＳｉＣ）が好ましい。な
お、炭化けい素は絶縁抵抗がやや低い一方、酸化ベリリ
ウムは毒性の点で難点がある。したがって、電気絶縁性
および放熱性に共に優れたセラミックス回路基板を形成
するためにはセラミックス基板として窒化アルミニウム
を使用することが望ましい。またセラミックス基板の厚
さを０．３〜１mmの範囲とする一方、各銅回路板の厚さ
を０．１〜０．６mmの範囲に設定して両者を組み合せる
と、熱膨脹差による影響を受けにくくなる。
【００１５】上記銅板要素は、半導体素子を半田付けに
よって接合する際に半田巣が発生することを防止すると
ともに、半導体素子の動作に伴って発生する熱応力を緩
和する作用を有する。また銅板要素の厚さは、０．０５
〜０．４mmの程度でよく、さらにその銅板要素に形成す
る溝または穴の幅は０．０５〜１．０mm程度であり、溝
または穴の配設ピッチは、１〜１０mm程度に設定するこ
とが好ましい。この溝または穴は、銅板要素の厚さ方向
に貫通する貫通溝または貫通穴で形成してもよいが、図
３に示すように深さ１００μｍ程度の盲穴８で形成して
もよい。盲穴８の厚さは、１０〜２００μｍの範囲が好
ましい。
よって接合する際に半田巣が発生することを防止すると
ともに、半導体素子の動作に伴って発生する熱応力を緩
和する作用を有する。また銅板要素の厚さは、０．０５
〜０．４mmの程度でよく、さらにその銅板要素に形成す
る溝または穴の幅は０．０５〜１．０mm程度であり、溝
または穴の配設ピッチは、１〜１０mm程度に設定するこ
とが好ましい。この溝または穴は、銅板要素の厚さ方向
に貫通する貫通溝または貫通穴で形成してもよいが、図
３に示すように深さ１００μｍ程度の盲穴８で形成して
もよい。盲穴８の厚さは、１０〜２００μｍの範囲が好
ましい。
【００１６】上記銅板要素および溝または穴は、所定板
厚の銅板を機械プレスで押圧して形成してもよいが、機
械プレスで抜き落としたり、エッチング処理によって形
成してもよい。
厚の銅板を機械プレスで押圧して形成してもよいが、機
械プレスで抜き落としたり、エッチング処理によって形
成してもよい。
【００１７】また各銅回路板および裏銅板を銅直接接合
法（ＤＢＣ法）で直接セラミックス基板に一体に接合す
る場合には、セラミックス基板の表面に、各銅回路基
板，銅板要素および裏銅板を接触配置させた状態で、１
０６５℃（銅−酸化銅の共晶温度）以上１０８３℃（銅
の融点）以下の温度で、例えば窒素等の不活性ガス雰囲
気中で加熱する。この場合、銅回路板等の構成材として
は、充分な共晶化合物を形成するために１００〜２００
０ppm の酸素を含有する銅材を使用することが好まし
く、例えばタフピッチ電解銅が好適である。また前記溝
または穴を形成した銅板要素も、半導体素子搭載部を有
する銅回路板上に配置し、上記ＤＢＣ法によって銅回路
板上に接合される。
法（ＤＢＣ法）で直接セラミックス基板に一体に接合す
る場合には、セラミックス基板の表面に、各銅回路基
板，銅板要素および裏銅板を接触配置させた状態で、１
０６５℃（銅−酸化銅の共晶温度）以上１０８３℃（銅
の融点）以下の温度で、例えば窒素等の不活性ガス雰囲
気中で加熱する。この場合、銅回路板等の構成材として
は、充分な共晶化合物を形成するために１００〜２００
０ppm の酸素を含有する銅材を使用することが好まし
く、例えばタフピッチ電解銅が好適である。また前記溝
または穴を形成した銅板要素も、半導体素子搭載部を有
する銅回路板上に配置し、上記ＤＢＣ法によって銅回路
板上に接合される。
【００１８】なおセラミックス基板として非酸化物系セ
ラミックス焼結体を使用すると、上記ＤＢＣ法では接合
が困難となる。そのため、セラミックス基板としてＡｌ
Ｎ基板等を使用する場合には、予め表面に酸化膜等を形
成する必要がある。
ラミックス焼結体を使用すると、上記ＤＢＣ法では接合
が困難となる。そのため、セラミックス基板としてＡｌ
Ｎ基板等を使用する場合には、予め表面に酸化膜等を形
成する必要がある。
【００１９】一方、各銅回路板，銅板要素および裏銅板
を活性金属法で接合する場合には、まずセラミックス基
板表面の所定位置に活性金属を含有するろう材層を形成
する。この活性金属含有ろう材層は、Ｔｉ，Ｚｒ，Ｈｆ
およびＮｂ等の活性金属を含有し適切な組成比を有する
Ａｇ−Ｃｕ−Ｔｉ系ろう材等で構成され、このろう材組
成物を有機溶媒中に分散して調製した接合用組成物ペー
ストをセラミックス基板表面にスクリーン印刷する等の
方法で形成される。
を活性金属法で接合する場合には、まずセラミックス基
板表面の所定位置に活性金属を含有するろう材層を形成
する。この活性金属含有ろう材層は、Ｔｉ，Ｚｒ，Ｈｆ
およびＮｂ等の活性金属を含有し適切な組成比を有する
Ａｇ−Ｃｕ−Ｔｉ系ろう材等で構成され、このろう材組
成物を有機溶媒中に分散して調製した接合用組成物ペー
ストをセラミックス基板表面にスクリーン印刷する等の
方法で形成される。
【００２０】上記接合用組成物ペーストの具体例として
は、下記のようなものがある。すなわち重量％でＣｕを
１５〜３５％、Ｔｉ、Ｚｒ、ＨｆおよびＮｂから選択さ
れる少くとも１種の活性金属を１〜１０％、残部が実質
的にＡｇから成る組成物を有機溶媒中に分散して調製し
た接合用組成物ペースト、または重量％でＣｕを１５〜
３５％、Ｔｉ、Ｚｒ、ＨｆおよびＮｂから選択される少
くとも１種の活性金属を１〜１０％、Ｗ，Ｍｏ，Ａｌ
Ｎ，Ｓｉ3 Ｎ4 およびＢＮから選択される少くとも１種
を５〜４０％含有し、残部が実質的にＡｇから成る組成
物を有機溶媒中に分散して調製した接合用組成物ペース
トを使用するとよい。
は、下記のようなものがある。すなわち重量％でＣｕを
１５〜３５％、Ｔｉ、Ｚｒ、ＨｆおよびＮｂから選択さ
れる少くとも１種の活性金属を１〜１０％、残部が実質
的にＡｇから成る組成物を有機溶媒中に分散して調製し
た接合用組成物ペースト、または重量％でＣｕを１５〜
３５％、Ｔｉ、Ｚｒ、ＨｆおよびＮｂから選択される少
くとも１種の活性金属を１〜１０％、Ｗ，Ｍｏ，Ａｌ
Ｎ，Ｓｉ3 Ｎ4 およびＢＮから選択される少くとも１種
を５〜４０％含有し、残部が実質的にＡｇから成る組成
物を有機溶媒中に分散して調製した接合用組成物ペース
トを使用するとよい。
【００２１】上記活性金属はセラミックス基板に対する
ろう材の濡れ性を改善するための成分であり、特に窒化
アルミニウム（ＡｌＮ）基板に対して有効である。それ
らの活性金属の配合量は、接合用組成物全体に対して１
〜１０重量％が適量である。
ろう材の濡れ性を改善するための成分であり、特に窒化
アルミニウム（ＡｌＮ）基板に対して有効である。それ
らの活性金属の配合量は、接合用組成物全体に対して１
〜１０重量％が適量である。
【００２２】Ｗ，Ｍｏ，ＡｌＮ，Ｓｉ3 Ｎ4 およびＢＮ
は、セラミックス基板と銅回路板との接合部における応
力緩和を図るために有効な成分であり、５〜４０重量％
添加される。すなわちセラミックス基板と銅回路板とを
接合する場合において、両部材の熱膨脹係数差に起因す
る残留熱応力を緩和するため、接合用組成物に、セラミ
ックス基板と金属とを接合する反応層を形成させる作用
の他に、反応層自身に応力緩和作用をもたせることが有
効である。
は、セラミックス基板と銅回路板との接合部における応
力緩和を図るために有効な成分であり、５〜４０重量％
添加される。すなわちセラミックス基板と銅回路板とを
接合する場合において、両部材の熱膨脹係数差に起因す
る残留熱応力を緩和するため、接合用組成物に、セラミ
ックス基板と金属とを接合する反応層を形成させる作用
の他に、反応層自身に応力緩和作用をもたせることが有
効である。
【００２３】また、接合用組成物の成分として、導電性
を有するＡｇ−Ｃｕを主体にしたろう材に、熱膨脹係数
がセラミックス基板に比較的に近いＷ，Ｍｏ，ＡｌＮ，
Ｓｉ3 Ｎ4 ，ＢＮを添加することにより、反応層に応力
緩和作用を発揮させ、高い接合強度を有し、かつ熱衝撃
試験（ＴＣＴ）特性に優れたセラミックス回路基板を得
ることができる。特にセラミックス基板が窒化アルミニ
ウム（ＡｌＮ）焼結体の場合には、Ａｇ−Ｃｕろう材に
Ｗ，Ｍｏ，ＡｌＮを添加したろう材を使用すると割れや
剥離が少ない接合体を得ることができる。
を有するＡｇ−Ｃｕを主体にしたろう材に、熱膨脹係数
がセラミックス基板に比較的に近いＷ，Ｍｏ，ＡｌＮ，
Ｓｉ3 Ｎ4 ，ＢＮを添加することにより、反応層に応力
緩和作用を発揮させ、高い接合強度を有し、かつ熱衝撃
試験（ＴＣＴ）特性に優れたセラミックス回路基板を得
ることができる。特にセラミックス基板が窒化アルミニ
ウム（ＡｌＮ）焼結体の場合には、Ａｇ−Ｃｕろう材に
Ｗ，Ｍｏ，ＡｌＮを添加したろう材を使用すると割れや
剥離が少ない接合体を得ることができる。
【００２４】さらにＡｇ−Ｃｕ成分は、セラミックス基
板とＴｉとの接合層の形成を促進する成分として有効で
あり、Ｔｉを拡散させ強固な接合体を形成するのに寄与
する。
板とＴｉとの接合層の形成を促進する成分として有効で
あり、Ｔｉを拡散させ強固な接合体を形成するのに寄与
する。
【００２５】上記活性金属法を利用したセラミックス回
路基板は、例えば次のような工程で製造される。すなわ
ち、銅回路板の接合部位に対応するセラミックス基板表
面に、前記接合用組成物ペースト（活性金属ペースト）
をスクリーン印刷法等によって塗布し乾燥して活性金属
含有ろう材層パターンを形成する。次に、この活性金属
ろう材層パターン上に銅回路板等を接触配置した状態
で、真空中または不活性ガス雰囲気中で、例えばＡｇ−
Ｃｕ共晶温度である７８０℃以上、銅の融点である１０
８３℃以下の温度に加熱することにより、上記銅回路板
等を活性金属含有ろう材層を介してセラミックス基板表
面に一体に接合する。また溝または穴を形成した銅板要
素も、上記の活性金属法を利用して、半導体素子搭載部
を有する銅回路板表面に一体に接合される。
路基板は、例えば次のような工程で製造される。すなわ
ち、銅回路板の接合部位に対応するセラミックス基板表
面に、前記接合用組成物ペースト（活性金属ペースト）
をスクリーン印刷法等によって塗布し乾燥して活性金属
含有ろう材層パターンを形成する。次に、この活性金属
ろう材層パターン上に銅回路板等を接触配置した状態
で、真空中または不活性ガス雰囲気中で、例えばＡｇ−
Ｃｕ共晶温度である７８０℃以上、銅の融点である１０
８３℃以下の温度に加熱することにより、上記銅回路板
等を活性金属含有ろう材層を介してセラミックス基板表
面に一体に接合する。また溝または穴を形成した銅板要
素も、上記の活性金属法を利用して、半導体素子搭載部
を有する銅回路板表面に一体に接合される。
【００２６】こうして銅直接接合法または活性金属法を
利用して、各銅回路板および裏銅板をセラミックス基板
の所定位置に一体に接合するとともに、溝または穴を形
成した銅板要素を、半導体搭載部を有する銅回路板に一
体に接合した後に、最終的に上記銅板要素表面に半導体
素子を半田接合することによって本発明に係るセラミッ
クス回路基板が製造される。
利用して、各銅回路板および裏銅板をセラミックス基板
の所定位置に一体に接合するとともに、溝または穴を形
成した銅板要素を、半導体搭載部を有する銅回路板に一
体に接合した後に、最終的に上記銅板要素表面に半導体
素子を半田接合することによって本発明に係るセラミッ
クス回路基板が製造される。
【００２７】
【作用】上記構成に係るセラミックス回路基板によれ
ば、溝または穴を形成した銅板要素を銅回路板上に接合
し、この銅板要素表面に半導体素子を半田接合している
ため、素子搭載時に外気が半田層内に巻き込まれるよう
な接合操作が実施された場合においても、巻き込まれた
外気は、銅板要素の溝または穴内に収容される。そのた
め接合面に形成される半田巣の幅は上記溝または穴の幅
以下に低減される。また余剰な半田も溝または穴内に収
容されるため、半導体素子と銅板要素との密着性が向上
する。したがって、半導体素子とセラミックス基板との
間の熱抵抗値のばらつきが減少し、熱過渡特性のばらつ
きが少ないセラミックス回路基板が得られる。
ば、溝または穴を形成した銅板要素を銅回路板上に接合
し、この銅板要素表面に半導体素子を半田接合している
ため、素子搭載時に外気が半田層内に巻き込まれるよう
な接合操作が実施された場合においても、巻き込まれた
外気は、銅板要素の溝または穴内に収容される。そのた
め接合面に形成される半田巣の幅は上記溝または穴の幅
以下に低減される。また余剰な半田も溝または穴内に収
容されるため、半導体素子と銅板要素との密着性が向上
する。したがって、半導体素子とセラミックス基板との
間の熱抵抗値のばらつきが減少し、熱過渡特性のばらつ
きが少ないセラミックス回路基板が得られる。
【００２８】また半導体素子とその搭載部である銅回路
板との間に銅板要素を介在させることにより、半導体素
子の発熱によって発生する熱応力が緩和される結果、セ
ラミックス基板に割れ等が発生することが防止でき、耐
久性に優れたセラミックス回路基板が得られる。
板との間に銅板要素を介在させることにより、半導体素
子の発熱によって発生する熱応力が緩和される結果、セ
ラミックス基板に割れ等が発生することが防止でき、耐
久性に優れたセラミックス回路基板が得られる。
【００２９】
【実施例】次に本発明の一実施例について添付図面を参
照して説明する。
照して説明する。
【００３０】実施例１および比較例１ 図１は実施例１に係るセラミックス回路基板の構成を示
す斜視図、図２は図１におけるII−II矢視断面図であ
る。
す斜視図、図２は図１におけるII−II矢視断面図であ
る。
【００３１】すなわち実施例１に係るセラミックス回路
基板１ａは、セラミックス基板２上の所定位置に銅回路
板３ａ，３ｂ，３ｃおよび裏銅板６を配置して加熱する
ことにより銅回路板３ａ，３ｂ，３ｃおよび裏銅板６を
直接接合し、この銅回路板３ａ上の半導体素子搭載部に
半田層を介して半導体素子５を接合するセラミックス回
路基板１ａにおいて、溝９を形成した銅板要素１０を上
記半導体素子搭載部に直接接合し、この銅板要素１０の
溝９を形成した側の表面上に半田層を介して半導体素子
８を一体に接合して構成される。
基板１ａは、セラミックス基板２上の所定位置に銅回路
板３ａ，３ｂ，３ｃおよび裏銅板６を配置して加熱する
ことにより銅回路板３ａ，３ｂ，３ｃおよび裏銅板６を
直接接合し、この銅回路板３ａ上の半導体素子搭載部に
半田層を介して半導体素子５を接合するセラミックス回
路基板１ａにおいて、溝９を形成した銅板要素１０を上
記半導体素子搭載部に直接接合し、この銅板要素１０の
溝９を形成した側の表面上に半田層を介して半導体素子
８を一体に接合して構成される。
【００３２】上記セラミックス回路基板１ａは、下記の
ような手順で製造した。すなわち、まず厚さ０．１mmの
タフピッチ電解銅板をエッチング処理して幅０．３mm，
長さ３．０mmピッチ，２．０mmの貫通溝９を形成し、さ
らにプレス加工により打ち抜いて銅板要素１０を調製す
る一方、厚さ０．３mmのタフピッチ電解銅板を打ち抜い
て所定形状の銅回路板３ａ，３ｂ，３ｃおよび裏銅板６
を調製した。
ような手順で製造した。すなわち、まず厚さ０．１mmの
タフピッチ電解銅板をエッチング処理して幅０．３mm，
長さ３．０mmピッチ，２．０mmの貫通溝９を形成し、さ
らにプレス加工により打ち抜いて銅板要素１０を調製す
る一方、厚さ０．３mmのタフピッチ電解銅板を打ち抜い
て所定形状の銅回路板３ａ，３ｂ，３ｃおよび裏銅板６
を調製した。
【００３３】一方、厚さ０．６３５mm板状の窒化アルミ
ニウム基板を用意し、この基板を空気中で１２００℃で
１時間加熱して表面に酸化膜を形成せしめ、この酸化膜
を形成したＡｌＮ基板の表裏面にそれぞれ前記銅回路板
３ａ，３ｂ，３ｃおよび裏銅板６を接触配置し、さらに
銅回路板３ａの半導体素子搭載部に対応する部位に前記
溝９を形成した銅板要素１０を接触配置せしめた状態
で、窒素ガス雰囲気中で温度１０７５℃で１０分間加熱
して一体に接合した。さらに上記銅板要素１０の表面に
半導体素子５を半田接合して実施例１に係るセラミック
ス回路基板を多数調製した。
ニウム基板を用意し、この基板を空気中で１２００℃で
１時間加熱して表面に酸化膜を形成せしめ、この酸化膜
を形成したＡｌＮ基板の表裏面にそれぞれ前記銅回路板
３ａ，３ｂ，３ｃおよび裏銅板６を接触配置し、さらに
銅回路板３ａの半導体素子搭載部に対応する部位に前記
溝９を形成した銅板要素１０を接触配置せしめた状態
で、窒素ガス雰囲気中で温度１０７５℃で１０分間加熱
して一体に接合した。さらに上記銅板要素１０の表面に
半導体素子５を半田接合して実施例１に係るセラミック
ス回路基板を多数調製した。
【００３４】一方比較例１として、溝９を形成した銅板
要素１０を使用せずに、銅回路板３ａの半導体素子搭載
部に半導体素子５を半田層を介して直接に接合した以外
は、実施例１と同一の材料および処理方法を使用して比
較例１に係るセラミックス回路基板を調製した。
要素１０を使用せずに、銅回路板３ａの半導体素子搭載
部に半導体素子５を半田層を介して直接に接合した以外
は、実施例１と同一の材料および処理方法を使用して比
較例１に係るセラミックス回路基板を調製した。
【００３５】そして上記実施例１および比較例１に係る
セラミックス回路基板をモジュールに組み込み過渡熱抵
抗測定試験を実施したところ、実施例１の回路基板は比
較例１と比較して熱抵抗が大幅に減少した。すなわち溝
９を形成した銅板要素１０を使用した実施例１において
は、半導体素子５の半田接合の際に半田層に混入する気
泡が溝内に収容されるため、溝幅を超えるような過大な
半田巣が形成されず、半田の濡れ率は、比較例１では９
５％であったが、実施例１においては９８％以上と改善
されていた。したがって、熱抵抗のばらつきが減少し、
過渡抵抗不良が大幅に低減でき、この回路基板を使用し
たモジュールの信頼性を大幅に向上させることができ
た。
セラミックス回路基板をモジュールに組み込み過渡熱抵
抗測定試験を実施したところ、実施例１の回路基板は比
較例１と比較して熱抵抗が大幅に減少した。すなわち溝
９を形成した銅板要素１０を使用した実施例１において
は、半導体素子５の半田接合の際に半田層に混入する気
泡が溝内に収容されるため、溝幅を超えるような過大な
半田巣が形成されず、半田の濡れ率は、比較例１では９
５％であったが、実施例１においては９８％以上と改善
されていた。したがって、熱抵抗のばらつきが減少し、
過渡抵抗不良が大幅に低減でき、この回路基板を使用し
たモジュールの信頼性を大幅に向上させることができ
た。
【００３６】また上記実施例１および比較例１に係るセ
ラミックス回路基板１ａの耐久性および信頼性を評価す
るために下記のような熱衝撃試験（ヒートサイクル試
験：ＴＣＴ）を実施し、回路基板におけるクラック発生
状況を調査した。ヒートサイクル試験は、−４０℃から
＋１２５℃までの範囲で加熱し、引き続いて＋１２５℃
から−４０℃まで冷却するまでを１サイクルとする昇温
−降温サイクルを繰り返して付加するものである。
ラミックス回路基板１ａの耐久性および信頼性を評価す
るために下記のような熱衝撃試験（ヒートサイクル試
験：ＴＣＴ）を実施し、回路基板におけるクラック発生
状況を調査した。ヒートサイクル試験は、−４０℃から
＋１２５℃までの範囲で加熱し、引き続いて＋１２５℃
から−４０℃まで冷却するまでを１サイクルとする昇温
−降温サイクルを繰り返して付加するものである。
【００３７】その結果、実施例１に係る回路基板は、１
００サイクル経過後においても、ＡｌＮ基板の割れや銅
回路板の剥離が皆無であり、優れた耐久性と信頼性とを
有することが確認された。一方比較例１では１００サイ
クル経過後に、５％の AlN基板に割れが発生することが
確認された。
００サイクル経過後においても、ＡｌＮ基板の割れや銅
回路板の剥離が皆無であり、優れた耐久性と信頼性とを
有することが確認された。一方比較例１では１００サイ
クル経過後に、５％の AlN基板に割れが発生することが
確認された。
【００３８】実施例２および比較例２ 実施例２に係るセラミックス回路基板１ｂは、ＡｌＮ基
板２表面に酸化膜を形成しない点、銅回路板３ａ，３
ｂ，３ｃとＡｌＮ基板２との接合および銅回路板３ａと
溝９を形成した銅板要素１０との接合を活性金属法を使
用して実施した点以外は実施例１と同一材料および処理
方法を経て形成したものである。
板２表面に酸化膜を形成しない点、銅回路板３ａ，３
ｂ，３ｃとＡｌＮ基板２との接合および銅回路板３ａと
溝９を形成した銅板要素１０との接合を活性金属法を使
用して実施した点以外は実施例１と同一材料および処理
方法を経て形成したものである。
【００３９】すなわち厚さ０．６３５mmの窒化アルミニ
ウム基板２の両面の所定位置、すなわち銅回路板および
裏銅板を接合する部位の表面に、３０ｗｔ％Ａｇ−65％
Ｃｕ−５％Ｔｉろう材をスクリーン印刷し乾燥して活性
金属含有ろう材層パターンを形成した。この活性金属含
有ろう材層パターン上の所定位置に平板状の銅回路板を
接触配置させ、さらに銅回路板３ａの半導体素子搭載部
位に対応する位置に同じく活性金属含有ろう材層を介し
て、銅板要素１０を接触配置させた状態、真空中で温度
８５０℃で１０分間保持し、接合体を得た。さらにこの
接合体の銅板要素１０表面に、半導体素子５を半田接合
して実施例２に係るセラミックス回路基板１ｂを調製し
た。
ウム基板２の両面の所定位置、すなわち銅回路板および
裏銅板を接合する部位の表面に、３０ｗｔ％Ａｇ−65％
Ｃｕ−５％Ｔｉろう材をスクリーン印刷し乾燥して活性
金属含有ろう材層パターンを形成した。この活性金属含
有ろう材層パターン上の所定位置に平板状の銅回路板を
接触配置させ、さらに銅回路板３ａの半導体素子搭載部
位に対応する位置に同じく活性金属含有ろう材層を介し
て、銅板要素１０を接触配置させた状態、真空中で温度
８５０℃で１０分間保持し、接合体を得た。さらにこの
接合体の銅板要素１０表面に、半導体素子５を半田接合
して実施例２に係るセラミックス回路基板１ｂを調製し
た。
【００４０】一方比較例２として、溝９を形成した銅板
要素１０を使用せずに、銅回路板３ａの半導体素子搭載
部に半導体素子５を半田層を介して直接に接合した以外
は、実施例２と同一の材料および処理方法を使用して比
較例２に係るセラミックス回路基板を調製した。
要素１０を使用せずに、銅回路板３ａの半導体素子搭載
部に半導体素子５を半田層を介して直接に接合した以外
は、実施例２と同一の材料および処理方法を使用して比
較例２に係るセラミックス回路基板を調製した。
【００４１】そして上記実施例２および比較例２に係る
セラミックス回路基板を、実施例１と同様にモジュール
に組み込み過渡熱抵抗測定試験を実施したところ、実施
例２の回路基板は比較例２と比較して熱抵抗が大幅に減
少した。また半導体素子５の接合面における半田の濡れ
率は、比較例２では９４％であったが、実施例２におい
ては９８％以上と改善されていた。
セラミックス回路基板を、実施例１と同様にモジュール
に組み込み過渡熱抵抗測定試験を実施したところ、実施
例２の回路基板は比較例２と比較して熱抵抗が大幅に減
少した。また半導体素子５の接合面における半田の濡れ
率は、比較例２では９４％であったが、実施例２におい
ては９８％以上と改善されていた。
【００４２】また上記実施例２および比較例２に係るセ
ラミックス回路基板１ｂの耐久性および信頼性を評価す
るために、実施例１と同一条件の熱衝撃試験（ヒートサ
イクル試験：ＴＣＴ）を実施し、回路基板におけるクラ
ック発生状況を調査した。
ラミックス回路基板１ｂの耐久性および信頼性を評価す
るために、実施例１と同一条件の熱衝撃試験（ヒートサ
イクル試験：ＴＣＴ）を実施し、回路基板におけるクラ
ック発生状況を調査した。
【００４３】その結果、実施例２に係る回路基板は、１
００サイクル経過後においても、ＡｌＮ基板の割れや銅
回路板の剥離が皆無であり、優れた耐久性と信頼性とを
有することが確認された。一方比較例１では１００サイ
クル経過後に、４％の AlN基板に割れが発生することが
確認された。
００サイクル経過後においても、ＡｌＮ基板の割れや銅
回路板の剥離が皆無であり、優れた耐久性と信頼性とを
有することが確認された。一方比較例１では１００サイ
クル経過後に、４％の AlN基板に割れが発生することが
確認された。
【００４４】上記実施例においては、銅板要素１０に貫
通溝９を形成した例で示しているが、必ずしも貫通した
溝９や穴に限定されない。例えば、図３に示すように、
銅板要素１０ａ上面にプレス加工等により非貫通の盲穴
８を形成した場合にも同様な効果が得られた。なお銅板
要素１０ａにプレス加工により盲穴８を形成する場合に
は、盲穴８の深さの調整が極めて容易である。しかしな
がら、銅板要素１０ａの厚さによっては、盲穴８の反対
側に凸部１１が形成されるなど変形が大きくなり、銅回
路板との接触効率が低下して、熱抵抗が大きくなるそれ
がある。
通溝９を形成した例で示しているが、必ずしも貫通した
溝９や穴に限定されない。例えば、図３に示すように、
銅板要素１０ａ上面にプレス加工等により非貫通の盲穴
８を形成した場合にも同様な効果が得られた。なお銅板
要素１０ａにプレス加工により盲穴８を形成する場合に
は、盲穴８の深さの調整が極めて容易である。しかしな
がら、銅板要素１０ａの厚さによっては、盲穴８の反対
側に凸部１１が形成されるなど変形が大きくなり、銅回
路板との接触効率が低下して、熱抵抗が大きくなるそれ
がある。
【００４５】
【発明の効果】以上説明の通り本発明に係るセラミック
ス回路基板によれば、溝または穴を形成した銅板要素を
銅回路板上に接合し、この銅板要素表面に半導体素子を
半田接合しているため、素子搭載時に外気が半田層内に
巻き込まれるような接合操作が実施された場合において
も、巻き込まれた外気は、銅板要素の溝または穴内に収
容される。そのため接合面に形成される半田巣の幅は上
記溝または穴の幅以下に低減される。また余剰な半田も
溝または穴内に収容されるため、半導体素子と銅板要素
との密着性が向上する。したがって、半導体素子とセラ
ミックス基板との間の熱抵抗値のばらつきが減少し、熱
過渡特性のばらつきが少ないセラミックス回路基板が得
られる。
ス回路基板によれば、溝または穴を形成した銅板要素を
銅回路板上に接合し、この銅板要素表面に半導体素子を
半田接合しているため、素子搭載時に外気が半田層内に
巻き込まれるような接合操作が実施された場合において
も、巻き込まれた外気は、銅板要素の溝または穴内に収
容される。そのため接合面に形成される半田巣の幅は上
記溝または穴の幅以下に低減される。また余剰な半田も
溝または穴内に収容されるため、半導体素子と銅板要素
との密着性が向上する。したがって、半導体素子とセラ
ミックス基板との間の熱抵抗値のばらつきが減少し、熱
過渡特性のばらつきが少ないセラミックス回路基板が得
られる。
【００４６】また半導体素子とその搭載部である銅回路
板との間に銅板要素を介在させることにより、半導体素
子の発熱によって発生する熱応力が緩和される結果、セ
ラミックス基板に割れ等が発生することが防止でき、耐
久性に優れたセラミックス回路基板が得られる。
板との間に銅板要素を介在させることにより、半導体素
子の発熱によって発生する熱応力が緩和される結果、セ
ラミックス基板に割れ等が発生することが防止でき、耐
久性に優れたセラミックス回路基板が得られる。
【図１】本発明に係るセラミックス回路基板の一実施例
を示す斜視図。
を示す斜視図。
【図２】図１におけるII−II矢視断面図。
【図３】プレス成形法によって調製した銅板要素の形状
例を示す断面図。
例を示す断面図。
【図４】従来のセラミックス回路基板の構造例を示す斜
視図。
視図。
【図５】図４におけるＶ−Ｖ矢視断面図。
１，１ａ，１ｂ セラミックス回路基板 ２ セラミックス基板 ３ａ，，３ｂ，３ｃ 銅（Ｃｕ）回路板 ４ 半田層 ５ 半導体素子（Ｓｉチップ） ６ 裏銅板 ７ 半田巣 ８ 盲穴 ９ 溝（貫通溝） １０，１０ａ 銅板要素 １１ 凸部
フロントページの続き (72)発明者 日野 高志 神奈川県横浜市鶴見区末広町２の４ 株式 会社東芝京浜事業所内
Claims (3)
- 【請求項１】 セラミックス基板上の所定位置に銅回路
板を配置して加熱することにより銅回路板を直接接合
し、この銅回路板上の半導体素子搭載部に半田層を介し
て半導体素子を接合するセラミックス回路基板におい
て、溝または穴を形成した銅板要素を上記半導体素子搭
載部に直接接合し、この銅板要素の溝または穴を形成し
た側の表面上に半田層を介して半導体素子を一体に接合
したことを特徴とするセラミックス回路基板。 - 【請求項２】 セラミックス基板上の所定位置に、Ｔ
ｉ，Ｚｒ，Ｈｆ等の活性金属を含有するろう材を介して
銅回路板を配置して加熱することにより銅回路板を一体
に接合し、この銅回路板上の半導体素子搭載部に半田層
を介して半導体素子を接合するセラミックス回路基板に
おいて、溝または穴を形成した銅板要素を上記半導体素
子搭載部に上記ろう材を介して接合し、この銅板要素の
溝または穴を形成した側の表面上に半田層を介して半導
体素子を一体に接合したことを特徴とするセラミックス
回路基板。 - 【請求項３】 銅板要素に形成する溝または穴が、銅板
要素の厚さ方向に貫通する貫通溝または貫通穴であるこ
とを特徴とする請求項１または２記載のセラミックス回
路基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5336723A JPH07202063A (ja) | 1993-12-28 | 1993-12-28 | セラミックス回路基板 |
| US08/365,483 US5672848A (en) | 1993-12-28 | 1994-12-28 | Ceramic circuit board |
| KR1019940040710A KR0147881B1 (ko) | 1993-12-28 | 1994-12-28 | 세라믹스 회로기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5336723A JPH07202063A (ja) | 1993-12-28 | 1993-12-28 | セラミックス回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07202063A true JPH07202063A (ja) | 1995-08-04 |
Family
ID=18302127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5336723A Pending JPH07202063A (ja) | 1993-12-28 | 1993-12-28 | セラミックス回路基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5672848A (ja) |
| JP (1) | JPH07202063A (ja) |
| KR (1) | KR0147881B1 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998038678A1 (de) * | 1997-02-25 | 1998-09-03 | Eupec Europäische Gesellschaft Für Leistungshalbleiter Mbh + Co. Kg | Halbleitermodul |
| EP0874399A4 (ja) * | 1996-08-20 | 1998-11-25 | ||
| EP0895284A1 (en) * | 1996-04-12 | 1999-02-03 | Dowa Mining Co., Ltd. | Metal-ceramic composite circuit substrates |
| JP2001267447A (ja) * | 2000-03-14 | 2001-09-28 | Toshiba Corp | セラミックス回路基板及び半導体装置 |
| JP2009105456A (ja) * | 2009-02-12 | 2009-05-14 | Toshiba Corp | 半導体装置 |
| WO2009084127A1 (ja) * | 2007-12-28 | 2009-07-09 | Onamba Co., Ltd. | 端子板回路 |
| WO2009131217A1 (ja) * | 2008-04-25 | 2009-10-29 | 京セラ株式会社 | 放熱基体およびこれを用いた電子装置 |
| JP2014011423A (ja) * | 2012-07-03 | 2014-01-20 | Nippon Steel & Sumikin Electronics Devices Inc | パワーモジュール用基板及びその製造方法 |
| JP2014060314A (ja) * | 2012-09-19 | 2014-04-03 | Toyota Motor Corp | 放熱基板およびこれを備えた半導体装置 |
| JP2014078616A (ja) * | 2012-10-11 | 2014-05-01 | Mitsubishi Electric Corp | 電力用半導体装置 |
| JP2014154571A (ja) * | 2013-02-05 | 2014-08-25 | Nippon Steel & Sumikin Electronics Devices Inc | パワーモジュール用基板 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1065294A (ja) * | 1996-08-14 | 1998-03-06 | Toshiba Corp | セラミックス配線基板およびその製造方法 |
| JP3682552B2 (ja) * | 1997-03-12 | 2005-08-10 | 同和鉱業株式会社 | 金属−セラミックス複合基板の製造方法 |
| JP3173410B2 (ja) * | 1997-03-14 | 2001-06-04 | 松下電器産業株式会社 | パッケージ基板およびその製造方法 |
| JP4334054B2 (ja) * | 1999-03-26 | 2009-09-16 | 株式会社東芝 | セラミックス回路基板 |
| US6605316B1 (en) | 1999-07-31 | 2003-08-12 | The Regents Of The University Of California | Structures and fabrication techniques for solid state electrochemical devices |
| US6485816B2 (en) * | 2000-01-31 | 2002-11-26 | Ngk Insulators, Ltd. | Laminated radiation member, power semiconductor apparatus, and method for producing the same |
| JP4756200B2 (ja) * | 2000-09-04 | 2011-08-24 | Ｄｏｗａメタルテック株式会社 | 金属セラミックス回路基板 |
| JP3690729B2 (ja) * | 2000-09-11 | 2005-08-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電気回路装置及びコンピュータ |
| FR2814279B1 (fr) * | 2000-09-15 | 2003-02-28 | Alstom | Substrat pour circuit electronique et module electronique utilisant un tel substrat |
| FR2814280B1 (fr) * | 2000-09-15 | 2003-05-02 | Alstom | Substrat pour circuit electronique de puissance et module electronique de puissance utilisant un tel substrat |
| JP5038565B2 (ja) * | 2000-09-22 | 2012-10-03 | 株式会社東芝 | セラミックス回路基板およびその製造方法 |
| DE10052631C1 (de) * | 2000-10-24 | 2002-04-04 | Bosch Gmbh Robert | Vorrichtung zur Prüfung von einem durch Anlegen eines elektrischen und/oder magnetischen Feldes formändernden Material |
| EP1367621A4 (en) * | 2001-02-06 | 2008-10-29 | Matsushita Electric Ind Co Ltd | PLASMA DISPLAY AND METHOD FOR MANUFACTURING THE SAME |
| ES2717849T3 (es) | 2001-03-08 | 2019-06-25 | Alstom Transp Tech | Sustrato para circuito electrónico de potencia y módulo electrónico de potencia que utiliza dicho sustrato |
| JP3933014B2 (ja) * | 2002-08-27 | 2007-06-20 | 松下電工株式会社 | 植物育成貯蔵装置 |
| JP3788410B2 (ja) * | 2002-08-27 | 2006-06-21 | 株式会社豊田自動織機 | 低膨張板の製造方法 |
| DE102004019568B4 (de) * | 2004-04-22 | 2019-06-13 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit einem Substrat |
| CN100574953C (zh) * | 2004-11-30 | 2009-12-30 | 加州大学评议会 | 热膨胀系数相匹配的钎焊体系 |
| AU2005327925B2 (en) * | 2004-11-30 | 2011-01-27 | The Regents Of The University Of California | Joining of dissimilar materials |
| EP1825541A4 (en) | 2004-11-30 | 2010-01-13 | Univ California | SEAL JOINT STRUCTURE FOR ELECTROCHEMICAL DEVICE |
| WO2008016345A2 (en) | 2006-07-28 | 2008-02-07 | The Regents Of The University Of California | Joined concentric tubes |
| BRPI0822579A2 (pt) * | 2008-04-18 | 2015-06-23 | Univ California | Selo integrado para dispositivo eletroquímico de alta temperatura |
| CN102047413B (zh) * | 2008-06-06 | 2015-04-15 | 三菱综合材料株式会社 | 功率模块用基板、功率模块以及功率模块用基板的制造方法 |
| CN101908490B (zh) * | 2009-06-04 | 2012-12-05 | 同欣电子工业股份有限公司 | 具有散热器的电路基板模组及其制造方法 |
| DE102009033029A1 (de) | 2009-07-02 | 2011-01-05 | Electrovac Ag | Elektronische Vorrichtung |
| US20110075392A1 (en) * | 2009-09-29 | 2011-03-31 | Astec International Limited | Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets |
| KR101659194B1 (ko) * | 2011-12-20 | 2016-09-22 | 가부시끼가이샤 도시바 | 세라믹 구리 회로 기판과 그것을 사용한 반도체 장치 |
| CN104040685B (zh) | 2011-12-22 | 2016-11-02 | 信越化学工业株式会社 | 复合基板 |
| DE102016220082A1 (de) * | 2016-10-14 | 2018-04-19 | Würth Elektronik eiSos Gmbh & Co. KG | Verfahren zum Metallisieren von Ferritkeramiken und Bauelement mit einer Ferritkeramik |
| CN108364913A (zh) * | 2018-04-25 | 2018-08-03 | 哈尔滨奥瑞德光电技术有限公司 | 一种用于碳化硅功率器件的无引线封装结构和制备方法 |
| EP4063340A1 (en) * | 2019-11-22 | 2022-09-28 | Mitsubishi Materials Corporation | Ceramic/copper/graphene assembly and method for manufacturing same, and ceramic/copper/graphene joining structure |
| DE102019135097A1 (de) * | 2019-12-19 | 2021-06-24 | Rogers Germany Gmbh | Verfahren zur Herstellung eines Metall-Keramik-Substrats und Metall-Keramik-Substrat, hergestellt mit einem solchen Verfahren |
| DE102020202607A1 (de) * | 2020-02-28 | 2021-09-02 | Siemens Aktiengesellschaft | Elektronikmodul, Verfahren zur Herstellung eines Elektronikmoduls und Industrieanlage |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0351119A (ja) * | 1989-07-19 | 1991-03-05 | Toyo Tire & Rubber Co Ltd | ラジアルタイヤの製造方法及びラジアルタイヤ |
| JPH0437087A (ja) * | 1990-05-31 | 1992-02-07 | Toshiba Corp | 印刷配線板装置並びにその装置に用いるハトメ及びその取付け方法 |
| JPH0597533A (ja) * | 1991-03-15 | 1993-04-20 | Toshiba Corp | セラミツクス−金属接合用組成物およびセラミツクス−金属接合体 |
| US5420377A (en) * | 1992-12-02 | 1995-05-30 | Motorola, Inc. | Circuit assembly with vented solder pads |
-
1993
- 1993-12-28 JP JP5336723A patent/JPH07202063A/ja active Pending
-
1994
- 1994-12-28 US US08/365,483 patent/US5672848A/en not_active Expired - Fee Related
- 1994-12-28 KR KR1019940040710A patent/KR0147881B1/ko not_active IP Right Cessation
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0895284A1 (en) * | 1996-04-12 | 1999-02-03 | Dowa Mining Co., Ltd. | Metal-ceramic composite circuit substrates |
| EP0874399A4 (ja) * | 1996-08-20 | 1998-11-25 | ||
| WO1998038678A1 (de) * | 1997-02-25 | 1998-09-03 | Eupec Europäische Gesellschaft Für Leistungshalbleiter Mbh + Co. Kg | Halbleitermodul |
| JP2001267447A (ja) * | 2000-03-14 | 2001-09-28 | Toshiba Corp | セラミックス回路基板及び半導体装置 |
| JP4927163B2 (ja) * | 2007-12-28 | 2012-05-09 | オーナンバ株式会社 | 端子板回路 |
| US9197155B2 (en) | 2007-12-28 | 2015-11-24 | Onamba Co., Ltd. | Terminal plate circuit |
| WO2009084127A1 (ja) * | 2007-12-28 | 2009-07-09 | Onamba Co., Ltd. | 端子板回路 |
| WO2009131217A1 (ja) * | 2008-04-25 | 2009-10-29 | 京セラ株式会社 | 放熱基体およびこれを用いた電子装置 |
| JP5562234B2 (ja) * | 2008-04-25 | 2014-07-30 | 京セラ株式会社 | 放熱基体およびこれを用いた電子装置 |
| JP2009105456A (ja) * | 2009-02-12 | 2009-05-14 | Toshiba Corp | 半導体装置 |
| JP2014011423A (ja) * | 2012-07-03 | 2014-01-20 | Nippon Steel & Sumikin Electronics Devices Inc | パワーモジュール用基板及びその製造方法 |
| JP2014060314A (ja) * | 2012-09-19 | 2014-04-03 | Toyota Motor Corp | 放熱基板およびこれを備えた半導体装置 |
| JP2014078616A (ja) * | 2012-10-11 | 2014-05-01 | Mitsubishi Electric Corp | 電力用半導体装置 |
| JP2014154571A (ja) * | 2013-02-05 | 2014-08-25 | Nippon Steel & Sumikin Electronics Devices Inc | パワーモジュール用基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0147881B1 (ko) | 1998-10-01 |
| KR950023239A (ko) | 1995-07-28 |
| US5672848A (en) | 1997-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07202063A (ja) | セラミックス回路基板 | |
| JP4077888B2 (ja) | セラミックス回路基板 | |
| JP5656962B2 (ja) | 電子部品モジュール | |
| US8518554B2 (en) | Ceramic metal composite and semiconductor device using the same | |
| JP6319643B2 (ja) | セラミックス−銅接合体およびその製造方法 | |
| JP2003017627A (ja) | セラミックス回路基板およびそれを用いた半導体モジュール | |
| JPH06296084A (ja) | 高熱伝導体及びこれを備えた配線基板とこれらの製造方法 | |
| KR100374379B1 (ko) | 기판 | |
| JPH11330308A (ja) | セラミックス回路基板およびその製造方法 | |
| JP2911644B2 (ja) | 回路基板 | |
| JPH05347469A (ja) | セラミックス回路基板 | |
| JP3887645B2 (ja) | セラミックス回路基板の製造方法 | |
| JPH0613726A (ja) | セラミックス回路基板 | |
| JP2004253736A (ja) | ヒートスプレッダモジュール | |
| JPH08102570A (ja) | セラミックス回路基板 | |
| JP4951932B2 (ja) | パワーモジュール用基板の製造方法 | |
| JPH10144967A (ja) | 冷却用熱電素子モジュール | |
| JP3192911B2 (ja) | セラミックス回路基板 | |
| JP4557398B2 (ja) | 電子素子 | |
| JP2000086368A (ja) | 窒化物セラミックス基板 | |
| JP3194791B2 (ja) | セラミックス回路基板 | |
| JPH0518477B2 (ja) | ||
| JP2000349098A (ja) | セラミック基板と半導体素子の接合体及びその製造方法 | |
| JP3283119B2 (ja) | 回路基板 | |
| JPH0794624A (ja) | 回路基板 |