JP4089143B2 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP4089143B2
JP4089143B2 JP2000260521A JP2000260521A JP4089143B2 JP 4089143 B2 JP4089143 B2 JP 4089143B2 JP 2000260521 A JP2000260521 A JP 2000260521A JP 2000260521 A JP2000260521 A JP 2000260521A JP 4089143 B2 JP4089143 B2 JP 4089143B2
Authority
JP
Japan
Prior art keywords
pair
semiconductor device
insulating substrate
circuit patterns
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000260521A
Other languages
English (en)
Other versions
JP2002076256A (ja
Inventor
雅一 深田
弘 西堀
貴信 吉田
直樹 吉松
信義 木本
治雄 高尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000260521A priority Critical patent/JP4089143B2/ja
Priority to US09/791,794 priority patent/US6563211B2/en
Priority to FR0104248A priority patent/FR2813440B1/fr
Priority to DE10121554A priority patent/DE10121554C2/de
Publication of JP2002076256A publication Critical patent/JP2002076256A/ja
Application granted granted Critical
Publication of JP4089143B2 publication Critical patent/JP4089143B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、裏面に、金属ベース板上に接合材で接合される裏面パターンが、表面に一対の回路パターンが形成された絶縁基板を備えた電力用半導体装置の改良に関するものである。
【０００２】
【従来の技術】
従来のこの種の電力用半導体装置として、電気自動車の駆動制御用等に用いられるＩＰＭ（インテリジェントパワーモジュール）が知られており、温度、振動等、厳しい環境での益々の長寿命化、高信頼性化が要求される状況にある。以下、図４乃至図７に基づき、従来例としての電力用半導体装置について説明する。
【０００３】
図４乃至図６において、１は銅−モリブテン合金材等の金属ベース板であり、４隅に放熱フィン（図示せず）への取付けボルト孔１ａを備える。２は金属ベース板１に半田付けされた絶縁基板であり、窒化アルミ材製の絶縁板３と、その表面に形成された銅箔製の一対の回路パターン４と、その裏面に形成された裏面パターン５とからなり、裏面パターン５が金属ベース板１に半田付けされている。
【０００４】
また、６は電力用スイッチング半導体素子としてのＩＧＢＴ、７はＩＧＢＴ６と対を為すフリーホイールダイオード（以下、ＦＷＤと略記する）であり、一対の回路パターン４の夫々に、ＩＧＢＴ６およびＦＷＤ７が半田付けされている。なお、９、９Ａは夫々、金属ベース板１と絶縁基板２の裏面パターン５間、一対の回路パターン４とＩＧＢＴ６およびＦＷＤ７との間を半田付けした半田層、１０は絶縁基板２の表面の中央部における一対の回路パターン４間に配設された、絶縁基板２の温度を検出するための一対のサーミスタである。
【０００５】
また、１１は樹脂製の外枠であり、４隅に金属ベース板１のボルト孔１ａと同心円状に設けた放熱フィン（図示せず）への取付けボルト孔１１ａを備える。そして、金属ベース板１と外枠１１とで、金属ベース板１を底板とし、金属ベース板１に搭載された絶縁基板２、ＩＧＢＴ６、ＦＷＤ７等を内包するケースを形成している。そして、１２は両端を露出させた状態で外枠１１にインサートされた主回路端子であり、外枠１１の内側に露出した主回路端子１２の内部接続側端がアルミワイヤ１３によりＩＧＢＴ６、ＦＷＤ７等と接続されている。なお、１４は制御回路端子であるが、制御回路基板および制御回路端子１４への配線は図示を省略している。また、１５は前記ケースの蓋である。
【０００６】
なお、主回路端子１２にカッコで付した（Ｐ）、（Ｎ）は夫々、正、負の入力を、（Ｕ）、（Ｖ）、（Ｗ）は３相（Ｕ、Ｖ、Ｗ相）の出力を示す。また、絶縁基板２にカッコで付した（Ｕ）、（Ｖ）、（Ｗ）は、ＩＧＢＴ６と、ＩＧＢＴ６に逆並列に接続されたＦＷＤ７とからなる一対のスイッチング素子組が直列接続された、３相（Ｕ、Ｖ、Ｗ相）対応のスイッチング回路を示し、一対の回路パターン４にカッコで付した（Ｈ）、（Ｌ）は夫々、前記スイッチング回路における回路ハイ側、ロー側のスイッチング素子組を示す。
【０００７】
また、図７は図４乃至図６に示した電力用半導体装置に組込まれたインバータの主回路の回路図であり、図において、Ｐ、Ｎは夫々、正、負の入力端子、Ｕ、Ｖ、Ｗは夫々３相出力のＵ、Ｖ、Ｗ相端子であり、図４乃至図６に示した主回路端子１２（Ｐ）、１２（Ｎ）、１２（Ｕ）、１２（Ｖ）、１２（Ｗ）に夫々対応する。また、２（Ｕ）、２（Ｖ）、２（Ｗ）、および４（Ｈ）、４（Ｌ）は夫々、図４乃至図６に示した同じ記号のものに対応する。
【０００８】
次に、金属ベース板１における絶縁基板２上のＩＧＢＴ６、ＦＷＤ７等の配置について説明する。図４乃至図６において、金属ベース板１上には３枚の絶縁基板２が所定の間隔を設けて整列して配置され、夫々、絶縁基板２の裏面に備わる裏面パターン５を介して金属ベース板１と半田付けされ、金属ベース板１と裏面パターン５との間には半田層９が形成されている。そして、絶縁基板２の表面に備わる一対の回路パターン４は絶縁板３を挟んで裏面パターン５上に位置するように配設されている。
【０００９】
そして、一対の回路パターン４は、絶縁板３の一対の対角より該対角で交わる両辺に沿って延びる、中心対称のＬ字状に形成され、夫々における前記対角の近傍にＩＧＢＴ６が、その隣に一方の辺に沿ってＦＷＤが半田付けされ、他方の辺に沿って電極パターン領域４ａが形成されている。即ち、金属ベース板１上に整列した３枚の絶縁基板２において、各回路パターン４上のＩＧＢＴ６と電極パターン領域４ａとが、外枠１１にインサートされ、前記ケース内に露出した主回路端子１２の内部接続側端に最短距離で接続可能に、交互に整列している。なお、絶縁基板２の表面の中央部における一対の回路パターン４間には絶縁基板２の温度を検出するための一対のサーミスタ１０が配設されている。
【００１０】
次に、動作を説明する。主回路に通電されてＩＧＢＴ６がスイッチング動作を行うことにより、ＩＧＢＴ６およびＦＷＤ７が発熱し、該熱は半田層９Ａ、絶縁基板２を構成する回路パターン４、絶縁板３および裏面パターン５、半田層９を通過して金属ベース板１へ放熱され、さらに、金属ベース板１に接合された放熱フィン（図示せず）へと熱放散される。
【００１１】
この際、裏面パターン５と金属ベース板１とを接合する半田層９には、金属ベース板１と裏面パターン５が接合されている絶縁板３との熱膨張係数の差、および金属ベース板１と裏面パターン５との間の温度勾配の大きさ、およびこの温度勾配の部分的なバラツキにより、即ち、発熱量の大きなＩＧＢＴ６等の配置位置がその他の部分よりも高温となる裏面パターン５自身に生じる温度勾配により複雑な熱ストレスを受ける。
【００１２】
【発明が解決しようとする課題】
従来の電力用半導体装置は以上のように構成されており、絶縁基板２の裏面パターン５と金属ベース板１とを半田付けした半田層９において、エンジンルーム内に設置されることによる必然的に受けるヒートサイクルやＩＧＢＴ６の運転、停止による熱履歴に起因し、通常、裏面パターン５の中心位置から最も遠く離れ、熱による膨張、収縮量の最も大きな裏面パターン５の応力集中し易い角部から半田層９に微細亀裂が発生し、この微細亀裂が裏面パターン５の中央に向かって成長し、裏面パターン５におけるＩＧＢＴ６の下部位置に半田層９に前記微細亀裂が到達するとこの位置におけ放熱特性が悪化してＩＧＢＴ６が熱破壊することがあるという問題点があった。
【００１３】
また、従来の絶縁基板２上の中央には、絶縁基板２の温度を測定可能にサーミスタ１０が搭載されているが、裏面パターン５の前記角部に近い位置に配設されたＩＧＢＴ６が、前記角部から成長してきた前記微細亀裂の影響により局部的に異常昇温するが、この異常昇温位置から離れて存在するサーミスタ１０による前記異常昇温の検出精度が低く、寿命把握精度が不十分であるという問題点があった。
【００１４】
この発明は上記のような問題点を解消するためになされたものであり、金属ベース板と絶縁基板の裏面パターンとを接合する半田層に生じる微細亀裂の影響を受け難く、長寿命化を図れると共に、小型、コンパクト化を図り得る電力用半導体装置を提供することを目的とする。
【００１５】
また、絶縁基板２に搭載された電力用スイッチング半導体素子の異常昇温の検出精度に優れ、高精度で寿命判断可能な電力用半導体装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
第１の発明に係る電力用半導体装置は、裏面に、金属ベース板上に接合材で接合される裏面パターンを、表面に一対の回路パターンを前記裏面パターン上に位置するように配設した絶縁基板を有し、前記回路パターンの夫々に、電力用スイッチング半導体素子と該電力用スイッチング半導体素子と対をなすフリーホイールダイオードとを配設すると共に電極パターン領域を設けた電力用半導体装置において、前記一対の回路パターンを前記絶縁基板の一対の対角より該対角で交わる両辺に沿って延びると共に中心対称のＬ字状に形成し、前記一対の回路パターン上に前記電力用スイッチング半導体素子を前記フリーホイールダイオードと前記電極パターン領域とで挟むように配設したものである。
【００１７】
第２の発明に係る電力用半導体装置は、第１の発明に係る電力用半導体装置において、一対の回路パターンにおける電極パターン領域の夫々に、補助電極板を接合したものである。
【００１８】
第３の発明に係る電力用半導体装置は、第２の発明に係る電力用半導体装置において、一対の回路パターンの夫々に電力用スイッチング半導体素子とフリーホイールダイオードとを相互にたすき掛け状に配設すると共に、一対の電極パターン領域を絶縁基板の平行する一対の辺の夫々に沿って形成し、一対の補助電極板で２組の前記電力用スイッチング半導体素子および前記フリーホイールダイオード素子を挟むように、前記一対の補助電極板を対応する前記一対の電極パターン領域に接合したものである。
【００１９】
第４の発明に係る電力用半導体装置は、第１の発明乃至は第３の発明に係る電力用半導体装置において、絶縁基板はセラミック材に銅またはアルミ材からなる裏面パターンおよび一対の回路パターンを形成したものであり、金属ベース板は銅材若しくはアルミ材からなり、前記絶縁基板と前記金属ベース板とを接合する接合材が半田であるものである。
【００２０】
第５の発明に係る電力用半導体装置は、第１の発明乃至は第４の発明に係る電力用半導体装置において、絶縁基板の一対の回路パターン上に夫々配設した一対の電力用スイッチング半導体素子が、夫々１辺が１４ｍｍ以上であると共に、前記絶縁基板の主面上における半径２５ｍｍ以内の寸法領域に収め得る上限寸法を有するものである。
【００２１】
第６の発明に係る電力用半導体装置は、第１の発明乃至は第５の発明に係る電力用半導体装置において、絶縁基板の一対の回路パターン上に夫々配設した一対の電力用スイッチング半導体素子における、裏面パターンの角部に最も近い位置若しくはその近傍に温度センサを配設したものである。
【００２２】
【発明の実施の形態】
実施の形態１．
この発明の実施の形態１としての電力用半導体装置を図１乃至図３および図７により説明する。図中、従来例と同じ符号で示されたものは従来例のそれと同一若しくは同等なものを示す。図において、１は銅材製の金属ベース板であり４隅に放熱フィン（図示せず）への取付けボルト孔１ａを備える。２は金属ベース板１に半田付けされた絶縁基板であり、セラミック材である窒化アルミ材製の絶縁板３と、その表面に形成された銅箔製の一対の回路パターン４と、その裏面に形成された銅箔製の裏面パターン５とからなり、裏面パターン５が金属ベース板１に半田付けされている。
【００２３】
また、６は電力用スイッチング半導体素子としてのＩＧＢＴであり、ＩＧＢＴ６の表面上にはＩＧＢＴ６と一体に形成された温度センサ（図示せず）の一対の温度センサ端子６ａを備える。なお、前記温度センサはＩＧＢＴ６そのものの温度を検出するもので、ダイオードの順方向負性抵抗特性の温度依存性を利用したものである。
【００２４】
また、７はＩＧＢＴ６と対を為すＦＷＤ、８は補助電極板であり、一対の回路パターン４の夫々に、ＩＧＢＴ６、ＦＷＤ７および補助電極板８が搭載されている。また、９は金属ベース板１と絶縁基板２の裏面パターン５間を半田付けした半田層、９Ａは一対の回路パターン４とＩＧＢＴ６、ＦＷＤ７および補助電極板８との間を半田付けした半田層である。
【００２５】
なお、図４乃至図６に示した従来の電力用半導体装置と同様に、実施の形態１としての電力用半導体装置も樹脂製の外枠（図示せず）を備え、金属ベース板１と前記外枠とで、金属ベース板１を底板とし、金属ベース板１に搭載された絶縁基板２、ＩＧＢＴ６、ＦＷＤ７等を内包するケースを形成しており、類似した構造を為すので説明を省略する。
【００２６】
なお、図１において、１２は前記外枠（図示せず）にインサートされ、外部回路と接続可能な外部露出端側を備えた主回路端子を示す。主回路端子１２にカッコで付した（Ｐ）、（Ｎ）は夫々、正、負の入力を、（Ｕ）、（Ｖ）、（Ｗ）は３相（Ｕ、Ｖ、Ｗ相）の出力を示す。また、絶縁基板２にカッコで付した（Ｕ）、（Ｖ）、（Ｗ）は、ＩＧＢＴ６と、ＩＧＢＴ６に逆並列に接続されたＦＷＤ７とからなる一対のスイッチング素子組が直列接続された、３相（Ｕ、Ｖ、Ｗ相）対応のスイッチング回路を示し、一対の回路パターン４にカッコで付した（Ｈ）、（Ｌ）は夫々、前記スイッチング回路におけるハイ側、ロー側のスイッチング素子組を示す。
【００２７】
また、図７は図１に示した電力用半導体装置における、図４乃至図６に示した従来の電力用半導体装置と共通する主回路の回路図である。図７において、Ｐ、Ｎは夫々、正、負の入力端子であり、図１に示した主回路端子１２（Ｐ）、１２（Ｎ）に相当し、Ｕ、Ｖ、Ｗは夫々３相出力のＵ、Ｖ、Ｗ相端子であり、図１に示した１２（Ｕ）、１２（Ｖ）、１２（Ｗ）に相当する。また、２（Ｕ）、２（Ｖ）、２（Ｗ）、および４（Ｈ）、４（Ｌ）は夫々、図１に示した同じ記号のものに対応する。
【００２８】
次に、絶縁基板２上のＩＧＢＴ６、ＦＷＤ７および補助電極板８等の配置について説明する。図１において、金属ベース板１上には３枚の絶縁基板２が所定の間隔を設けて整列した状態で配置され、夫々、絶縁基板２の裏面に備わる裏面パターン５を介して金属ベース板１と半田付けされている。
【００２９】
なお、図３は絶縁基板２の裏面パターン５側からみた平面図であり、表面側の一対の回路パターン４および一対の回路パターン４上の最も発熱量の多いＩＧＢＴ６の半田付け位置を点線で示している。図２、図３から明白のように、絶縁基板２の表面に備わる一対の回路パターン４は絶縁板３を挟んで裏面パターン５上に位置するように形成されている。
【００３０】
そして、一対の回路パターン４は、絶縁板３の一対の対角より該対角で交わる両辺に沿って延びる、中心対称のＬ字状に形成され、その一方の辺に沿って補助電極板８が配置され、他方の片に沿って補助電極板８、ＩＧＢＴ６およびＦＷＤ７がこの順番に配置され、半田付けされている。即ち、一対の回路パターン４上には、２組のＩＧＢＴ６とＦＷＤ７とが相互にたすき掛け状に配設され、かつ、対向する辺に沿って一対の補助電極板８が前記２組のＩＧＢＴ６およびＦＷＤ７を挟むように配設されている。
【００３１】
また、図７に示した回路図との対応により明白のように、図１に示した電力用半導体装置において、金属ベース板１上に配置された３枚の絶縁基板２における一対の回路パターン４には夫々、ＩＧＢＴ６と、ＩＧＢＴ６に逆並列に接続されたＦＷＤ７とからなるスイッチング素子組が搭載され、各絶縁基板２には直列接続された一対の前記スイッチング素子組が搭載され、金属ベース板１上には３相用のインバータの主回路が形成されている。即ち、３枚の絶縁基板２の夫々には、一対の前記スイッチング素子組が極めてコンパクトに配設されており、その結果として、金属ベース板１上には３相用のインバータの主回路がコンパクトに形成されている。
【００３２】
次に、実施の形態１としての電力用半導体装置の動作について説明する。通常、電力用半導体装置がインバータ装置として使用される場合において、主回路に通電され、ＩＧＢＴ６がスイッチング動作を行うことにより、ＩＧＢＴ６およびＦＷＤ７は電力損を生じて発熱し、発生した熱は、半田層９Ａ、絶縁基板２を構成する回路パターン４、絶縁板３および裏面パターン５、半田層９を通過して金属ベース板１へ放熱され、さらに、金属ベース板１に接合された放熱フィン（図示せず）へと熱放散される。
【００３３】
この際、裏面パターン５と金属ベース板１とを接合する半田層９は、金属ベース板１と裏面パターン５が接合されている絶縁板３との熱膨張係数の差、金属ベース板１と裏面パターン５との間の温度勾配、およびこの温度勾配の部分的なバラツキ等により、即ち、裏面パターン５における発熱量の大きなＩＧＢＴ６等の配置位置が補助電極板８の配置位置よりも高温となる裏面パターン５自身に生じる温度勾配により、複雑なストレスを受ける。
【００３４】
そして、半田層９には、ＩＧＢＴ６の運転、停止による前記熱履歴と共に、前記電力用半導体装置がエンジンルーム内に設置されることにより必然的に受けるヒートサイクルに起因し、図３に示すごとく、裏面パターン５における、その中心位置から最も遠く離れ、かつ応力が集中し易い角部５ａから半田層９に微細亀裂９ｂが発生し、矢印で示すごとく裏面パターン５の中央に向かって成長してクラックとなる。そして、半田層９に生じた前記クラックにより、半田層９の熱抵抗が増大して放熱特性が悪化するので、微細亀裂９ｂがＩＧＢＴ６の下部位置に達するとＩＧＢＴ６が著しく高温となり破壊に至ることがある。
【００３５】
しかし、前述のごとく、実施の形態１としての電力用半導体装置においては、絶縁基板２の表面に備わる一対の回路パターン４には、一対の補助電極板８で２組のＩＧＢＴ６およびＦＷＤ７を挟むようにこれらを配設しており、裏面パターン５の角部５ａに対応する一対の回路パターン４の領域には補助電極板８が存在し、発熱量の大きなＩＧＢＴ６や発熱量が無視できないＦＷＤ７は裏面パターン５の角部５ａから離れた位置に存在する。
【００３６】
従って、ＩＧＢＴ６の運転、停止の繰返し時における裏面パターン５の角部５ａの温度は、ＩＧＢＴ６やＦＷＤ７の下部位置と比較して低く、この部分において半田層９に微細亀裂９ｂが発生し難いと共に、微細亀裂９ｂが発生しても成長し難く、かつ、微細亀裂９ｂが成長しても、前述のごとく、ＩＧＢＴ６やＦＷＤ７が裏面パターン５の角部５ａから離れた位置に存在するのでこれらの下部に微細亀裂９ｂが到達するのに時間がかかる。
【００３７】
即ち、前記ヒートサイクルおよびＩＧＢＴ６の運転、停止による前記熱履歴の両方が同時に作用して裏面パターン５の角部５ａの半田層９に微細亀裂９ｂが発生しても、図４乃至図６に示した従来の電力用半導体装置と比較して、微細亀裂９ｂが裏面パターン５におけるＩＧＢＴ６やＦＷＤ７の下部に到達するのに極めて長時間を要し、この結果として、前記ヒートサイクルや前記熱履歴に対する耐量が高く、長寿命かつ高信頼性の電力用半導体装置が得られる。
【００３８】
また、絶縁基板２の一対の回路パターン４上に夫々配設した一対のＩＧＢＴ６における、絶縁基板２の中心位置から最も離れた位置の近傍に、即ち、裏面パターン５の角部５ａに最も近い位置の近傍で、裏面パターン５の中央に向かって成長する微細亀裂９ｂにより、その放熱特性の劣化の悪影響を最初に受ける位置に、前記温度センサをＩＧＢＴ６と一体に形成したので、ＩＧＢＴ６の熱破壊前に、微細亀裂９ｂの成長を感知して製品寿命を事前に高精度で把握できる。
【００３９】
さらに、一対の回路パターン４の電極パターン領域４ａの夫々に、補助電極板８を接合したので、補助電極板８の板厚を厚くした分、その幅寸法を狭くでき、その結果として電極パターン領域４ａのパターン幅を狭くでき、ひいては、絶縁基板２および金属ベース板１のサイズの小形化が図れ、主回路のインダクタンスの低減および電力用半導体装置のコンパクト化を図れる。
【００４０】
なお、絶縁基板２は、そのサイズが大きくなるほど、必然的に裏面パターン５の中心位置から外周の角部５ａまでの距離が長くなり、角部５ａにおける金属ベース板１と絶縁板３との熱膨張係数の差による金属ベース板１と裏面パターン５を接合する半田層９に加わる反りやせん断力が大きく、前記ヒートサイクルや前記熱履歴に起因する微細亀裂９ｂが発生し易く、かつ成長し易くなる。従って、絶縁基板２のサイズの小型化による金属ベース板１への放熱効果の減少とバランスする範囲において、絶縁基板２のサイズが小さい程、半田層９における微細亀裂９ｂの発生およびその成長を抑制できる。
【００４１】
この事実を下記の評価テストにより確かめた。即ち、銅材の金属ベース板１と窒化アルミ材の絶縁板３からなる絶縁基板２の組合せにおいて、４５ｍｍ×４８ｍｍの略矩形の絶縁基板２上に、定格６００ＡクラスのＩＧＢＴ６を図１に示すように配設したものに関し、−４０℃〜１２５℃のヒートサイクルテストを行った結果、たすき掛け状に配設された一対のＩＧＢＴ６がその中心位置から半径２５ｍｍ以内にあれば、微細亀裂９ｂの進展が極めて遅く、２０００サイクル以上のヒートサイクルを加えてもなおその機能を維持することを確認した。一方、より大きな寸法の絶縁基板２を用いて、ＩＧＢＴ６の位置がその中心位置から半径２５ｍｍ以上であれば、その他のテスト条件が同一であっても、微細亀裂９ｂの進展が早く、寿命が短いことを確認した。
【００４２】
なお、需要の多い定格６００Ａクラスの電力用半導体装置に用いるＩＧＢＴ６は、一辺が約１４ｍｍの正方形を必要とするが、余裕を見て１５ｍｍ程度の正方形を為すものを選定し、絶縁基板２上に中央対称に配設された一対の回路パターン４上にたすき掛け状に搭載した場合において、一対の回路パターン４間の絶縁距離や、隣合うＦＷＤ６等との間の絶縁距離を考慮しても、たすき掛け状に配設された一対のＩＧＢＴ６を半径２５ｍｍ以内の比較的小さな寸法領域に収めることが容易である。
【００４３】
この結果として、従来技術では、定格３００Ａクラスのものと略等しい寸法の絶縁基板２および金属ベース板１を用いて、即ち、上記４５ｍｍ×４８ｍｍの略矩形の絶縁基板２を用いて、定格６００Ａクラス電力用半導体装置が得られ、このクラスの電力用半導体装置の小型、コンパクト化と共に、極めて低コストにて製造可能となった。
【００４４】
即ち、絶縁基板２のサイズの小形化にもかかわらず、しかも、窒化アルミ材製の絶縁板３と組合せる金属ベース板１として、図４乃至図６に示した従来の電力用半導体装置が必要とした高価な銅−モリブテン合金材等を不要とし、前記窒化アルミと熱膨張係数の差が大きいが、熱伝導性が良好で極めて安価な銅材の採用を可能とし、前記ヒートサイクルや前記熱履歴に対する裏面パターン５の半田層９の耐クラック性を犠牲にすることなく、電力用半導体装置の大容量化と小型、コンパクト化を両立させると共に、低コスト化を達成した。
【００４５】
なお、実施の形態１としての電力用半導体装置においては、金属ベース板１として銅材を、絶縁基板２として、窒化アルミ材の絶縁板３に銅材（銅箔）からなる裏面パターン５を形成したものを用いたが、金属ベース板１としてアルミ材を用いても、また、絶縁板３としてアルミナ、窒化珪素等のセラミック材を用い、窒化アルミを含む前記セラミック材製の絶縁板３に銅材またはアルミ材からなる裏面パターン５を形成した絶縁基板２を用いても同様な効果が得られる。
【００４６】
また、上記金属ベース板１と絶縁基板２の裏面パターン５とを接合する接合材として半田を用いたが、この半田として鉛を含まない（Ｐｂフリー）半田を用いてもよく、また、半田以外の接合材として、銀ロウや、銀ペーストエポキシ接着剤等を用いても、同様な効果が得られる。
【００４７】
【発明の効果】
この発明は、以上のように構成されているので、以下に示すような効果を奏する。
【００４８】
絶縁基板における裏面パターン上に位置する一対の回路パターンを、前記絶縁基板の一対の対角より該対角で交わる両辺に沿って延びると共に中心対称のＬ字状に形成し、前記一対の回路パターン上に電力用スイッチング半導体素子をフリーホイールダイオードと電極パターン領域とで挟むように配設したので、発熱量の大きな前記電力用スイッチング半導体素子が前記裏面パターンの角部から離れた位置に配設され、通常、ヒートサイクルや前記電力用スイッチング半導体素子の運転、停止による熱履歴に起因し、裏面パターン角部から発生する接合材のクラックに対する耐量が大きな高信頼性の電力用半導体装置が得られる効果がある。
【００４９】
また、前記一対の回路パターンにおける電極パターン領域の夫々に、補助電極板を接合したので、該補助電極板の板厚を厚くした分、その幅寸法を狭くできるために前記電極パターン領域のパターン幅を狭くでき、結果的に、前記絶縁基板および前記金属ベース板のサイズの小形化が図れ、高信頼性でコンパクトな電力用半導体装置が得られる効果がある。
【００５０】
さらに、一対の回路パターンの夫々に電力用スイッチング半導体素子とフリーホイールダイオードとを相互にたすき掛け状に配設すると共に、一対の電極パターン領域を絶縁基板の平行する一対の辺の夫々に沿って形成し、一対の補助電極板で２組の前記電力用スイッチング半導体素子および前記フリーホイールダイオード素子を挟むように、前記一対の補助電極板を対応する前記一対の電極パターン領域に接合したので、発熱体である前記電力用スイッチング半導体素子および前記フリーホイールダイオード素子が裏面パターンの４つの角部の夫々から離れた位置に配設された絶縁基板を比較的小型に製作でき、小型、コンパクトでありながらヒートサイクルや前記電力用スイッチング半導体素子の運転、停止による熱履歴に起因する接合材のクラックに対する耐量に優れた高信頼性の電力用半導体装置が得られる効果がある。
【００５１】
また、セラミック材に銅またはアルミ材からなる裏面パターンおよび一対の回路パターンを形成した絶縁基板と、銅材若しくはアルミ材からなる金属ベース板とを半田付けした構成としたので、冷却特性に優れると共に安価な電力用半導体装置が得られる効果がある。
【００５２】
さらに、絶縁基板の一対の回路パターン上に夫々配設した一対の電力用スイッチング半導体素子を、夫々１辺が１４ｍｍ以上であると共に、前記絶縁基板の主面上における半径２５ｍｍ以内の寸法領域に収め得る上限寸法を有するものとしたので、大容量ながらコンパクトかつ長寿命の電力用半導体装置が得られる効果がある。
【００５３】
さらにまた、絶縁基板の一対の回路パターン上に夫々配設した一対の電力用スイッチング半導体素子における、裏面パターンの角部に最も近い位置、若しくはその近傍に温度センサを配設したので、電力用スイッチング半導体素子の熱破壊前に、異常昇温を感知して製品寿命を事前に把握できる高信頼性の電力用半導体装置が得られる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１としての電力用半導体装置における金属ベース絶縁基板の平面図である。
【図２】 図１に示した電力用半導体装置のる金属ベース絶縁基板におけるＡ−Ａ断面図である。
【図３】 図１に示した電力用半導体装置におけるス絶縁基板の裏面から見た平面図である。
【図４】 従来の電力用半導体装置の平面図である。
【図５】 図４に示した電力用半導体装置におけるＢ−Ｂ断面図である。
【図６】 図５に示した電力用半導体装置における金属ベース絶縁基板の平面図である。
【図７】 図１および図４に示した電力用半導体装置に共通する主回路の回路図である。
【符号の説明】
１ 金属ベース板、２ 絶縁基板、３ 絶縁板、４ 回路パターン、４ａ 電極パターン領域、５ 裏面パターン、５ａ 角部、６ ＩＧＢＴ、６ａ 温度センサ端子、７ フリーホイールダイオード、８ 補助電極板、９、９Ａ 半田層、９ｂ 微細亀裂、１２ 主回路端子

Claims (6)

  1. 裏面に、金属ベース板上に接合材で接合される裏面パターンを、表面に一対の回路パターンを前記裏面パターン上に位置するように配設した絶縁基板を有し、前記回路パターンの夫々に、電力用スイッチング半導体素子と該電力用スイッチング半導体素子と対をなすフリーホイールダイオードとを配設すると共に電極パターン領域を設けた電力用半導体装置において、前記一対の回路パターンを前記絶縁基板の一対の対角より該対角で交わる両辺に沿って延びると共に中心対称のＬ字状に形成し、前記一対の回路パターン上に前記電力用スイッチング半導体素子を前記フリーホイールダイオードと前記電極パターン領域とで挟むように配設したことを特徴とする電力用半導体装置。
  2. 一対の回路パターンにおける電極パターン領域の夫々に、補助電極板を接合したことを特徴とする請求項１に記載の電力用半導体装置。
  3. 一対の回路パターンの夫々に電力用スイッチング半導体素子とフリーホイールダイオードとを相互にたすき掛け状に配設すると共に、一対の電極パターン領域を絶縁基板の平行する一対の辺の夫々に沿って形成し、一対の補助電極板で２組の前記電力用スイッチング半導体素子および前記フリーホイールダイオード素子を挟むように、前記一対の補助電極板を対応する前記一対の電極パターン領域に接合したことを特徴とする請求項２に記載の電力用半導体装置。
  4. 絶縁基板はセラミック材に銅またはアルミ材からなる裏面パターンおよび一対の回路パターンを形成したものであり、金属ベース板は銅材若しくはアルミ材からなり、前記絶縁基板と前記金属ベース板とを接合する接合材は半田であることを特徴とする請求項１乃至請求項３のいずれかの１項に記載の電力用半導体装置。
  5. 絶縁基板の一対の回路パターン上に夫々配設した一対の電力用スイッチング半導体素子は、夫々１辺が１４ｍｍ以上であると共に、前記絶縁基板の主面上における半径２５ｍｍ以内の寸法領域に収め得る上限寸法を有することを特徴とする請求項１乃至請求項４のいずれかの１項に記載の電力用半導体装置。
  6. 絶縁基板の一対の回路パターン上に夫々配設した一対の電力用スイッチング半導体素子における、裏面パターンの角部に最も近い位置若しくはその近傍に温度センサを配設したことを特徴とする請求項１乃至請求項５のいずれかの１項に記載の電力用半導体装置。
JP2000260521A 2000-08-30 2000-08-30 電力用半導体装置 Expired - Fee Related JP4089143B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000260521A JP4089143B2 (ja) 2000-08-30 2000-08-30 電力用半導体装置
US09/791,794 US6563211B2 (en) 2000-08-30 2001-02-26 Semiconductor device for controlling electricity
FR0104248A FR2813440B1 (fr) 2000-08-30 2001-03-29 Dispositif a semiconducteur pour la commande d'energie electrique
DE10121554A DE10121554C2 (de) 2000-08-30 2001-05-03 Halbleiterbauelement zum Steuern von Elektrizität (Leistungsmodul)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000260521A JP4089143B2 (ja) 2000-08-30 2000-08-30 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2002076256A JP2002076256A (ja) 2002-03-15
JP4089143B2 true JP4089143B2 (ja) 2008-05-28

Family

ID=18748514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000260521A Expired - Fee Related JP4089143B2 (ja) 2000-08-30 2000-08-30 電力用半導体装置

Country Status (4)

Country Link
US (1) US6563211B2 (ja)
JP (1) JP4089143B2 (ja)
DE (1) DE10121554C2 (ja)
FR (1) FR2813440B1 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4715040B2 (ja) * 2001-06-08 2011-07-06 富士電機システムズ株式会社 半導体装置
US6844621B2 (en) 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
DE10239512A1 (de) 2002-08-28 2004-03-11 Minebea Co. Ltd., A Japanese Corporation Anordnung zur Unterbringung der Leistungs- und Steuerelektronik eines Elektromotors
JP4050160B2 (ja) * 2003-02-04 2008-02-20 株式会社東芝 半導体モジュール、半導体モジュール組体、主回路構成部品及び電力変換回路
DE10333328B3 (de) * 2003-07-23 2005-01-27 Semikron Elektronik Gmbh Leistungshalbleitermodul in skalierbarer Aufbautechnik
DE10334079B4 (de) * 2003-07-25 2008-08-21 Siemens Ag Transistormodul
JP4323299B2 (ja) * 2003-12-03 2009-09-02 三菱電機株式会社 半導体装置
JP4164810B2 (ja) * 2004-01-27 2008-10-15 富士電機デバイステクノロジー株式会社 電力用半導体モジュール
JP2005251839A (ja) * 2004-03-02 2005-09-15 Fuji Electric Holdings Co Ltd 電力用半導体モジュールの絶縁基板
JP4366269B2 (ja) * 2004-07-30 2009-11-18 株式会社日立産機システム 半導体素子の温度検出方法及び電力変換装置
TW200530566A (en) 2004-03-05 2005-09-16 Hitachi Ind Equipment Sys Method for detecting temperature of semiconductor element and semiconductor power converter
JP4097613B2 (ja) * 2004-03-09 2008-06-11 三菱電機株式会社 半導体装置
JP4271112B2 (ja) * 2004-09-21 2009-06-03 株式会社東芝 半導体装置
JP2006261385A (ja) * 2005-03-17 2006-09-28 Toyota Motor Corp 半導体装置
JP4459883B2 (ja) * 2005-04-28 2010-04-28 三菱電機株式会社 半導体装置
US7880283B2 (en) * 2006-04-25 2011-02-01 International Rectifier Corporation High reliability power module
KR100915655B1 (ko) * 2007-07-25 2009-09-04 에이디반도체(주) 정전용량센서를 이용하는 터치스크린
US7741896B2 (en) * 2008-02-15 2010-06-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High voltage drive circuit employing capacitive signal coupling and associated devices and methods
US7741935B2 (en) * 2008-02-15 2010-06-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High voltage isolation semiconductor capacitor digital communication device and corresponding package
US8188814B2 (en) * 2008-02-15 2012-05-29 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High voltage isolation dual capacitor communication system
WO2010004802A1 (ja) * 2008-07-10 2010-01-14 三菱電機株式会社 電力用半導体モジュール
JP5550225B2 (ja) * 2008-09-29 2014-07-16 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US8237260B2 (en) * 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate
JP4803241B2 (ja) 2008-11-27 2011-10-26 三菱電機株式会社 半導体モジュール
JP5463845B2 (ja) 2009-10-15 2014-04-09 三菱電機株式会社 電力半導体装置とその製造方法
JP5512377B2 (ja) * 2010-04-28 2014-06-04 本田技研工業株式会社 回路基板
JP5257817B2 (ja) * 2010-06-15 2013-08-07 三菱電機株式会社 半導体装置
EP2447990B1 (en) * 2010-11-02 2020-12-23 ABB Power Grids Switzerland AG Base plate
KR101145640B1 (ko) * 2010-12-06 2012-05-23 기아자동차주식회사 인버터의 파워 모듈
JP5691045B2 (ja) * 2011-03-04 2015-04-01 株式会社豊田中央研究所 電力変換用モジュール
KR101871026B1 (ko) * 2011-10-21 2018-06-25 에이비비 슈바이쯔 아게 전력 반도체 모듈 및 다수의 전력 반도체 모듈들을 갖는 전력 반도체 모듈 어셈블리
DE102012101666B3 (de) * 2012-02-29 2013-05-16 Infineon Technologies Ag Leistungshalbleitermodulsystem mit Hinterschneidungsverbindung
JP6148830B2 (ja) * 2012-07-19 2017-06-14 ローム株式会社 パワーモジュール半導体装置
JP6102297B2 (ja) * 2013-02-06 2017-03-29 富士電機株式会社 半導体装置
CN107155372B (zh) 2014-11-28 2019-10-01 日产自动车株式会社 半桥功率半导体模块及其制造方法
CN107210290B (zh) * 2015-02-13 2019-07-30 株式会社日产Arc 半桥式功率半导体模块及其制造方法
EP3178110A1 (en) * 2015-10-29 2017-06-14 ABB Schweiz AG Semiconductor module
US10804253B2 (en) 2016-08-10 2020-10-13 Mitsubishi Electric Corporation Semiconductor device
JP6818500B2 (ja) * 2016-10-19 2021-01-20 三菱電機株式会社 半導体装置および電力変換装置
US10288696B2 (en) 2016-11-16 2019-05-14 Industrial Technology Research Institute Intelligent diagnosis system for power module and method thereof
JP7187992B2 (ja) * 2018-11-06 2022-12-13 富士電機株式会社 半導体モジュールおよび車両

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59304797D1 (de) * 1992-08-26 1997-01-30 Eupec Gmbh & Co Kg Leistungshalbleiter-Modul
US6028348A (en) * 1993-11-30 2000-02-22 Texas Instruments Incorporated Low thermal impedance integrated circuit
JP3228839B2 (ja) * 1994-09-07 2001-11-12 株式会社日立製作所 電力用半導体装置
JP3357220B2 (ja) * 1995-07-07 2002-12-16 三菱電機株式会社 半導体装置
JPH09199645A (ja) * 1996-01-17 1997-07-31 Mitsubishi Electric Corp 半導体装置および半導体モジュール
JP3168901B2 (ja) * 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
JPH09312357A (ja) * 1996-05-21 1997-12-02 Fuji Electric Co Ltd 半導体装置
DE19645636C1 (de) * 1996-11-06 1998-03-12 Telefunken Microelectron Leistungsmodul zur Ansteuerung von Elektromotoren
US5926372A (en) * 1997-12-23 1999-07-20 Ford Global Technologies, Inc. Power block assembly and method of making same
US6278181B1 (en) * 1999-06-28 2001-08-21 Advanced Micro Devices, Inc. Stacked multi-chip modules using C4 interconnect technology having improved thermal management

Also Published As

Publication number Publication date
US6563211B2 (en) 2003-05-13
DE10121554A1 (de) 2002-03-28
DE10121554C2 (de) 2003-03-27
JP2002076256A (ja) 2002-03-15
FR2813440A1 (fr) 2002-03-01
FR2813440B1 (fr) 2004-07-09
US20020047132A1 (en) 2002-04-25

Similar Documents

Publication Publication Date Title
JP4089143B2 (ja) 電力用半導体装置
US8324720B2 (en) Power semiconductor module assembly with heat dissipating element
US7456492B2 (en) Semiconductor device having semiconductor element, insulation substrate and metal electrode
JP4192396B2 (ja) 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP6361821B2 (ja) 半導体装置
WO2021210402A1 (ja) 半導体装置
WO2005119896A1 (ja) インバータ装置
JP2006253183A (ja) 半導体パワーモジュール
KR20040007234A (ko) 전력 반도체장치
JP3889562B2 (ja) 半導体装置
JP3758331B2 (ja) 半導体装置用のシャント抵抗素子およびその実装方法並びに半導体装置
JP2009059821A (ja) 半導体装置
JP2013113638A (ja) 半導体装置
JP2021068740A (ja) 半導体モジュール
JP4695041B2 (ja) 半導体装置
JP7027751B2 (ja) 半導体モジュール
JP4045404B2 (ja) パワーモジュールおよびその保護システム
JP7192469B2 (ja) ヒートシンク付き絶縁回路基板の筐体への取り付け構造
JP4992302B2 (ja) パワー半導体モジュール
CN218996699U (zh) 一种功率模块及用电设备
CN221352750U (zh) 功率模块及车辆
US11990391B2 (en) Semiconductor device
CN210349819U (zh) 功率器件模组
CN219066822U (zh) 功率模块、控制器和车辆
Schletz et al. Advanced module concepts

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040707

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080218

R151 Written notification of patent or utility model registration

Ref document number: 4089143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140307

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees