JP3228839B2 - 電力用半導体装置 - Google Patents
電力用半導体装置Info
- Publication number
- JP3228839B2 JP3228839B2 JP21401694A JP21401694A JP3228839B2 JP 3228839 B2 JP3228839 B2 JP 3228839B2 JP 21401694 A JP21401694 A JP 21401694A JP 21401694 A JP21401694 A JP 21401694A JP 3228839 B2 JP3228839 B2 JP 3228839B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor
- semiconductor unit
- external lead
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Description
わり、特に、高い周波数帯で使用することができ、か
つ、大電力を処理することが可能なモジュール構造の電
力用半導体装置に関する。
(絶縁ゲート型バイポーラトランジスタ)、ダイオー
ド、GTOサイリスタ(ゲートターンオフサイリス
タ)、電力用トランジスタ等の電力用半導体スイッチン
グ素子を絶縁容器内に密封したモジュール構造のものが
知られている。このモジュール構造の電力用半導体装置
は、内蔵の電力用半導体スイッチング素子の耐圧や電流
容量特性に対応して、各種のインバータ装置等に使用さ
れており、この中で、電力用半導体スイッチング素子と
してIGBTを備えるモジュール構造の電力用半導体装
置は、IGBTが電圧制御型であるため、制御が容易で
あり、高周波領域で大電流の処理が可能である等の点か
ら各種の電力用機器の制御回路に多く用いられている。
チング素子を備えるモジュール構造の電力用半導体装置
は、通常、銅(Cu)板等からなる取付基板上にアルミ
ナ(Al2 O3 )あるいは窒化アルミニウム(AIN)
等からなるセラミック製の絶縁基板を接合させ、この絶
縁基板上に半導体チップや電極パターンそれに端子部等
を形成させ、それらの間で所要の配線処理を行ったもの
である。そして、半導体チップや電極パターンの表面
は、ゲル状樹脂等からなるコーティング材料によって被
覆された後、エポキシ樹脂等を注入して硬化させ、取付
基板ごと樹脂製の密封容器内に封止させるようにしたも
のである。
電力を処理する装置においては、駆動電流を大きく取る
ために、通常、前述のようなモジュール構造の電力用半
導体装置を並列接続して使用している。しかるに、かか
る電力用半導体装置を並列接続させたものは、モジュー
ル構造の電力用半導体装置間で流れる電流にアンバラン
スが生じ易い、電流の通流に伴って共振現象が起き易
い、実装面積が大きくなる等の理由によって、並列接続
できるモジュール構造の電力用半導体装置が2乃至4個
を限界とする等の種々の問題が生じるようになる。この
ため、インバータ装置等の駆動電流を大きくするには、
比較的小さい電流容量のモジュール構造の電力用半導体
装置を複数個並列接続して用いるよりも、電流容量の大
きなモジュール構造の電力用半導体装置を形成し、この
モジュール構造の電力用半導体装置を1個だけで用いる
方が望ましいことになる。
置の電流容量を増大させるためには、半導体チップの実
効面積を増大させねばならない。この場合、IGBT等
の電力用半導体スイッチング素子においては、その実効
面積を増やすために、同一特性のIGBTチップを複数
個用意し、それらを同一のモジュール構造内に搭載させ
ることによって、全体的に電流容量を増大させた1つの
モジュール構造の電力用半導体装置を得るようにしてい
る。
導体装置においては、複数のIGBTチップ間の電流の
アンバランスの発生を避けるため、並列接続された2つ
のIGBTチップに対して、エミッタ内部端子から絶縁
基板上に至る距離を等価的に略等しくし、複数のIGB
Tチップ間の電流のアンバランスの発生を避ける手段
が、特開昭61−139051号等によって既に開示さ
れている。
構造の電力用半導体装置は、装置において処理可能な電
流値をさらに大きくしようとして、並列接続させる半導
体チップの数を増やして行けば、これら複数の半導体チ
ップ間の電流値のアンバランスの発生をどうしても避け
ることができないという問題がある。
開示のものは、モジュール構造の電力用半導体装置の電
流容量を大きくするために、例えば、8個以上の半導体
チップ(IGBTチップ)を並列させたとき、これらの
IGBTチップ間の電流値のアンバランスの発生を避け
る手段として、8個以上のIGBTチップに対し、エミ
ッタ内部端子から絶縁基板上に至る距離を等価的に略等
しくするために、エミッタ内部端子を中心とした円形上
に各IGBTチップを配置させるように構成すると、I
GBTチップの実装効率が低下してモジュール構造の電
力用半導体装置の容積が大きくなり、しかも、その実装
効率の低下は、並列接続されるIGBTチップの数が増
えれば増える程大きくなるうという問題がある。
開示のもののように、複数の半導体チップを設けてなる
1つの半導体単位ユニットを取付基板に搭載させた場合
は、取付基板に不所望なそりが発生するというという問
題もある。
に開示のものは、モジュール構造の電力用半導体装置の
電流容量を大きくした際に、高周波領域における大電流
動作を可能にさせる点について何等考慮が払われていな
いという問題がある。
あって、その目的は、取付基板のそりの発生を防ぎ、高
周波領域を含む領域で大電流を処理することが可能な電
力用半導体装置を提供することにある。
に、本発明は、取付基板と、前記取付基板上に搭載され
た半導体単位ユニットと、前記半導体単位ユニットを搭
載させた取付基板を覆う密封容器と、この密封容器に設
けられた複数の外部導出端子とを有する電力用半導体装
置において、前記半導体単位ユニットは、絶縁基板と、
前記絶縁基板上に接合配置された1つ以上の半導体チッ
プと、前記絶縁基板上に接合配置され、前記半導体チッ
プに対応して設けられた複数の電極パターンと、前記各
半導体チップと前記複数の電極パターン間に橋絡接続さ
れる複数本の金属ワイヤと、前記絶縁基板上に接合配置
され、前記複数の電極パターンのいずれかに導電接続さ
れる複数の端子接続部と、これら端子接続部を対応した
前記外部導出端子に導電接続する内部接続端子とからな
り、前記取付基板に搭載される半導体単位ユニットは2
個以上であり、また、前記各半導体単位ユニットの第1
主電極となる外部導出端子に接続される端子接続部と、
前記各半導体単位ユニットの第2主電極となる外部導出
端子に接続される端子接続部は、いずれかのものが近接
配置され、かつ、前記各半導体単位ユニットの制御電極
となる外部導出端子に接続される各端子接続部から離間
配置されている手段を備える。
ットに2個以下の同一の機能の半導体チップを接合配置
しているので、それぞれの半導体単位ユニットに流れる
電流は比較的小さなものになり、各半導体チップから対
応する内部接続端子に至る間のインピーダンスと、それ
ぞれの内部接続端子から外部導出端子に至る間のインピ
ーダンスとを均一にすることができ、特に、1つの半導
体単位ユニット内に多数の並列接続された半導体チップ
が設けられている場合、各半導体チップ間の静的特性や
動的特性を均一にすることができるようになり、電流容
量の大きな電力用半導体装置を得ることができる。
以上の半導体単位ユニットを搭載しているので、半導体
単位ユニットを取付基板に接合させる場合に発生する取
付基板のそりを低減することができ、比較的小さい半導
体単位ユニットになるために、半導体単位ユニットを取
付基板に接合させる場合に生じる半田等の接合ろう材に
ボイドが発生する度合いも少なくなる。
個以上の半導体単位ユニットを搭載しているので、1つ
の外部導出端子に接続される内部接続端子の個数が多く
なり、実駆動時における熱応力や、外部接続端子の締付
時における機械的応力がそれぞれ分散され、半導体単位
ユニットの端子接続部と内部接続端子との間に、大きな
熱応力や機械的応力が印加されることはなく、端子接続
部と内部接続端子との間の接続状態が劣化することが少
なくなる。
体単位ユニットの第1主電極となる外部導出端子に接続
される端子接続部と、各半導体単位ユニットの第2主電
極となる外部導出端子に接続される端子接続部とは、い
ずれかのものが近接配置されているので、これら近接配
置されている端子接続部から第1主電極となる外部導出
端子及び第2主電極となる外部導出端子に至る間に接続
されている内部接続端子間に、相互インダクタンスが形
成され、この相互インダクタンスがこれら内部接続端子
のインダクタンスを実質的に低減させるので、高周波領
域における動作が可能になり、大電流を高速度でスイッ
チングさせることができるようになる。
ニットの制御電極となる外部導出端子に接続される各端
子接続部と、第1及び第2主電極となる外部導出端子に
接続される各端子接続部とは、離間配置されているの
で、大電流を高速度でスイッチングする際に、制御電極
への雑音混入を低減させ、電圧はねあがり現象の発生を
抑制することができる。
説明する。
導体装置の第1の実施例を示す構造図であって、図1は
その上面図、図2(a)は図1に図示の上面図における
A−A’線部分の断面図、図2(b)は図1に図示の上
面図におけるB−B’線部分の断面図であり、全体がモ
ジュール構造の電力用半導体装置を構成している例を示
すものである。
は共通の取付基板、2は半導体単位ユニット、3は絶縁
基板、4はIGBTチップ(半導体チップ)、5はダイ
オードチップ(半導体チップ)、6は抵抗チップ(半導
体チップ)、7はコレクタ電極パターン兼カソード電極
パターン(以下、これをコレクタ電極パターンとい
う)、8はエミッタ電極パターン兼アノード電極パター
ン(以下、これをエミッタ電極パターンという)、9は
ゲート電極パターン、10は金属ワイヤ、11はコレク
タ端子接続部、12はエミッタ端子接続部、13はゲー
ト端子接続部、14は接合層、15はコレクタ内部接続
端子、15cはコレクタ内部接続端子15とコレクタ外
部導出端子18との接続部、15hはコレクタ内部接続
端子15の垂直延伸部、15vはコレクタ内部接続端子
15の水平延伸部、16はエミッタ内部接続端子、16
cはエミッタ内部接続端子16とエミッタ外部導出端子
19との接続部、16hはエミッタ内部接続端子16の
垂直延伸部、16vはエミッタ内部接続端子16の水平
延伸部、17はゲート内部接続端子、18はコレクタ外
部導出端子、19はエミッタ外部導出端子、20は密封
容器、21は樹脂製端子板、22はハードレジン、23
はゲル状樹脂等のコーティング材である。
属板で構成され、その上に複数個、本実施例において
は、4個の半導体単位ユニット2が搭載される。半導体
単位ユニット2は、アルミナ(Al2 O3 )あるいは窒
化アルミニウム(AlN)等からなる絶縁基板3を有
し、この絶縁基板3上には、銀(Ag)ろう材からなる
接合層14を介して、銅(Cu)製の薄板あるいは銅
(Cu)−モリブデン(Mo)−銅(Cu)製の複合薄
板等からなるコレクタ電極パターン7、エミッタ電極パ
ターン8、ゲート電極パターン9がそれぞれ接合配置さ
れる。コレクタ電極パターン7上には、2個のIGBT
チップ4と2個のダイオードチップ5がそれぞれ接合配
置され、ゲート電極パターン9上には2個の抵抗チップ
6がそれぞれ接合配置される。この場合、絶縁基板3の
1方の側には、エミッタ電極パターン8、IGBTチッ
プ4、ダイオードチップ5、抵抗チップ6及びゲート電
極パターン9が縦列配置され、絶縁基板3の他方の側に
も、エミッタ電極パターン8、IGBTチップ4、ダイ
オードチップ5、抵抗チップ6及びゲート電極パターン
9が縦列配置されている。コレクタ端子接続部11、エ
ミッタ端子接続部12、ゲート端子接続部13は、いず
れも、前記2つの縦列配置の間の絶縁基板3の中央部分
に配置され、この内、コレクタ端子接続部11とエミッ
タ端子接続部12とは近接配置され、ゲート端子接続部
13はコレクタ端子接続部11やエミッタ端子接続部1
2から離間配置されている。コレクタ端子接続部11は
コレクタ電極パターン7に導電接続され、エミッタ端子
接続部12は2つのエミッタ電極パターン8に、ゲート
端子接続部13は2つのゲート電極パターン9にそれぞ
れ導電接続される。IGBTチップ4の複数のエミッタ
ボンディングパッド(図示なし)とエミッタ電極パター
ン8との間、ダイオードチップ5の複数のアノードボン
ディングパッド(図示なし)とエミッタ電極パターン8
との間にそれぞれ複数の金属ワイヤ10が橋絡接続さ
れ、IGBTチップ4の共通のゲートボンディングパッ
ド(図示なし)と抵抗チップ6の1つのボンディングパ
ッド(図示なし)との間に1本の金属ワイヤ10が橋絡
接続されている。
ッタ内部接続端子16は、それぞれ、水平延伸部15
h、16hと垂直延伸部15v、16vとからなる屈曲
構成のもので、下部がコレクタ端子接続部11及びエミ
ッタ端子接続部12にそれぞれ導電接合される。この場
合、垂直延伸部15v、16vは近接配置されるように
構成され、水平延伸部15h、16hは互いに離間する
方向に突出構成される。ゲート内部接続端子17も、コ
レクタ内部接続端子15やエミッタ内部接続端子16と
同様の屈曲構成のもので、下部がゲート端子接続部13
に導電接合される。コレクタ外部導出端子18、エミッ
タ外部導出端子19は、いずれも端子板21に設けられ
ているもので、コレクタ外部導出端子18の下部とコレ
クタ内部接続端子15の上部は接続部15cで導電接続
され、エミッタ外部導出端子19の下部とエミッタ内部
接続端子16の上部は接続部16cで導電接続される。
なお、図2(b)には、2個の半導体単位ユニット2の
コレクタ内部接続端子15が接続部15cを介してコレ
クタ外部導出端子18に導電接続され、同じく、2個の
半導体単位ユニット2のエミッタ内部接続端子16が接
続部16cを介してエミッタ外部導出端子19に導電接
続されるような図示であるが、実際には、4個の半導体
単位ユニット2のコレクタ内部接続端子15が接続部1
5cを介してコレクタ外部導出端子18に導電接続さ
れ、同じく、4個の半導体単位ユニット2のエミッタ内
部接続端子16が接続部16cを介してエミッタ外部導
出端子19に導電接続され、さらに、4個の半導体単位
ユニット2のゲート内部接続端子17も、ゲート外部導
出端子(図示なし)に共通に導電接続されている。
ユニット2を搭載した状態で密封容器20により覆われ
るもので、各半導体単位ユニット2の表面をゲル状樹脂
等のコーティング材23でコーティングした後、密封容
器20内に充填したエポキシ樹脂等を硬化させてハード
レジン22を構成させたものである。
(b)に図示の第1の実施例の電力用半導体装置が示す
電気的等価回路である。
子15の呈するインダクタンス、L2はエミッタ内部接
続端子16の呈するインダクタンス、L3は接続部15
cの呈するインダクタンス、L4は接続部16cの呈す
るインダクタンスであり、その他、図1及び図2
(a)、(b)に示された構成要素と同じ構成要素につ
いては同じ符号を付けている。
ば、まず、半導体単位ユニット2においては、いずれの
ものも、1つのIGBTチップ4のコレクタ、エミッタ
に1つのダイオードチップ5のカソード、アノードがそ
れぞれ接続された状態、即ち、1組のIGBTチップ4
とダイオードチップ5が並列接続された状態のところ
に、他の組のIGBTチップ4とダイオードチップ5が
さらに並列接続された状態になり、2つのIGBTチッ
プ4のコレクタ側及び2つのダイオードチップ5のカソ
ード側がコレクタ端子接続部11に共通接続され、2つ
のIGBTチップ4のエミッタ側及び2つのダイオード
チップ5のアノード側がエミッタ端子接続部12に共通
接続される。また、4個の半導体単位ユニット2におい
て、コレクタ端子接続部11は、コレクタ内部接続端子
15の呈するインダクタンスL1を介して接続部15c
に接続され、次いで、接続部15cの呈するインダクタ
ンスL3を介してコレクタ外部導出端子18に共通接続
され、エミッタ端子接続部12は、エミッタ内部接続端
子16の呈するインダクタンスL2を介して接続部16
cに接続され、次いで、接続部16cの呈するインダク
タンスL4を介してエミッタ外部導出端子19に共通接
続される。このようにして、コレクタ外部導出端子18
及びエミッタ外部導出端子19間においては、4個の半
導体単位ユニット2にそれぞれ2つづつ、合計8つづつ
設けられたIGBTチップ4とダイオードチップ5が前
述のように並列接続されるようになる。この場合、例え
ば、各IGBTチップ4に通流可能なピーク電流を20
0Aとすれば、それぞれの半導体単位ユニット2に通流
可能なピーク電流は400A、4個の半導体単位ユニッ
ト2の全体に通流可能なピーク電流は1600Aにな
り、全体的に電流容量の大きい電力用半導体装置を形成
することができる。
の半導体単位ユニット2に設けられる同一機能の半導体
チップ、例えば、IGBTチップ4、ダイオードチップ
5、抵抗チップ6の数がそれぞれ2個であるので、それ
ぞれの半導体単位ユニット2を流れる電流は比較的小さ
いものとなり、IGBTチップ4のコレクタ(ダイオー
ドチップ5のカソード)からコレクタ内部接続端子15
や接続部15cを介してコレクタ外部導出端子18に至
る間のインピーダンス、及び、IGBTチップ4のエミ
ッタ(ダイオードチップ5のアノード)からエミッタ内
部接続端子16や接続部16cを介してエミッタ外部導
出端子19に至る間のインピーダンスを均一化させるこ
とができ、多数の半導体単位ユニット2を共通の取付基
板1に搭載させた場合に、各半導体単位ユニット2にあ
るIGBTチップ4間の静的及び動的特性を均一にする
ことができ、電流容量の大きな電力用半導体装置の実現
が容易になる。
基板1に複数個の比較的小電流容量の半導体単位ユニッ
ト2、ここでは4個の半導体単位ユニット2を搭載させ
ているので、電力用半導体装置の動作時の発熱が少な
く、かつ、分散されるので、金属(銅)製の取付基板1
にそりが発生することが少なくなり、しかも、1つの半
導体単位ユニット2の占有面積が比較的小さくなるた
め、半導体単位ユニット2を取付基板1にろう付けした
際に、接合ろう材のボイドが少なくなる。
導体単位ユニット2毎に、それぞれ、コレクタ内部接続
端子15、エミッタ内部接続端子16、ゲート内部接続
端子17を設けており、半導体単位ユニット2内のこれ
ら内部接続端子15乃至17の数が多いので、実駆動時
の熱応力や外部導出端子18、19を締付ける際の機械
的応力が分散されるようになり、これら内部接続端子1
5乃至17と対応する端子接続部11乃至13との接合
部分の劣化が少なくなる。
子接続部11とエミッタ端子接続部12を近接配置し、
かつ、コレクタ内部接続端子15の垂直延伸部15vと
エミッタ内部接続端子16の垂直延伸部16vを同様に
近接配置しているので、コレクタ内部接続端子15の呈
するインダクタンスL1、エミッタ内部接続端子16の
呈するインダクタンスL2の間、及び、接続部15cの
呈するインダクタンスL3、接続部16cの呈するイン
ダクタンスL4の間にそれぞれ相互インダクタンスが働
き、これらインダクタンスL1乃至L4が低減し、イン
ダクタンスL1乃至L4と電流変化率di/dtの積に
比例する大電流の高速度スイッチング時における電圧は
ねあがり現象の発生を抑制することができる。ここで、
前述のように、相互インダクタンスの働きによって、各
インダクタンスL1乃至L4を有効的に低減させるため
には、図4に示されるように、コレクタ内部接続端子1
5とエミッタ内部接続端子16との間隔lを、コレクタ
内部接続端子15やエミッタ内部接続端子16の幅wの
2倍以内にすることが望ましい。一方、ゲート端子接続
部13は、コレクタ端子接続部11やエミッタ端子接続
部12と離間配置しているので、大電流を高速度でスイ
ッチングする際に、ゲート内部接続端子17にスイッチ
ング雑音が混入するのを低減させることができる。
内部接続端子15の垂直延伸部15vとエミッタ内部接
続端子16の垂直延伸部16vとが近接配置され、コレ
クタ内部接続端子15の水平延伸部15hとエミッタ内
部接続端子16の水平延伸部16hが互いに離間する方
向に配置されているので、内部応力を吸収するための屈
曲部の高さが低くなり、密封容器20の内部に充填させ
るゲル状樹脂等のコーティング材23の量を少なくで
き、熱的信頼性を高めることができる。また、コレクタ
内部接続端子15の垂直延伸部15v方向及びエミッタ
内部接続端子16の垂直延伸部16v方向の熱的乃至機
械的変位に基づく、コレクタ内部接続端子15とエミッ
タ内部接続端子16間のショートの発生をきわめて少な
くすることができる。
及びエミッタ内部接続端子16の配置構造の第2例を示
す断面図である。
要素と同じ構成要素については同じ符号を付けている。
例という)と図2(b)に示された構造(以下、これを
第1構造例という)との構成の違いは、コレクタ内部接
続端子15の水平延伸部15h及びエミッタ内部接続端
子16の水平延伸部16hの構成に関して、第1構造例
は、水平延伸部15hと水平延伸部16hの延伸方向が
反対であって、それらが互いに離間するような構成にな
っているのに対し、第2構造例は、水平延伸部15hと
水平延伸部16hの延伸方向が一致し、それらが近接す
るような構成になっている点だけであって、その他に
は、第2構造例と第1構造例との間に構成上の違いはな
い。
様に、コレクタ内部接続端子15の呈するインダクタン
スL1、エミッタ内部接続端子16の呈するインダクタ
ンスL2、接続部15cの呈するインダクタンスL3、
接続部16cの呈するインダクタンスL4をそれぞれ低
減させることができる。
接続端子15及びコレクタ内部接続端子16の間に絶縁
材料を挾んだ状態で一体形成させ、コレクタ内部接続端
子15及びコレクタ内部接続端子16の間隔を、第1構
造例のものよりも狭くすることができるので、相互イン
ダクタンスの増大により、コレクタ内部接続端子15の
呈するインダクタンスL1、エミッタ内部接続端子16
の呈するインダクタンスL2をより低減させることが可
能になる。
及びエミッタ内部接続端子16の配置構造の第3例を示
す断面図である。
要素と同じ構成要素については同じ符号を付けている。
例という)と図2(b)に示された構造例(第1構造
例)との構成の違いは、コレクタ外部導出端子18及び
エミッタ外部導出端子19の厚みに関して、第1構造例
は、コレクタ内部接続端子15及びエミッタ内部接続端
子16の厚みとほぼ同じ厚みを有するように構成されて
いるのに対し、第3構造例は、コレクタ内部接続端子1
5及びエミッタ内部接続端子16の厚みよりもかなり厚
くなるように構成されている点だけであって、その他に
は、第3構造例と第1構造例との間に構成上の違いはな
い。
のに比べて、複数のコレクタ内部接続端子15からの電
流が集中して流れるコレクタ外部導出端子18、及び、
複数のエミッタ内部接続端子16からの電流が集中して
流れるエミッタ外部導出端子19のインピーダンスが減
少し、コレクタ外部導出端子18及びエミッタ外部導出
端子19の電流損失をより少なくすることができる。
レクタ外部導出端子18やエミッタ外部導出端子19を
高強度で機械的に締付けることが可能になるとともに、
コレクタ外部導出端子18やエミッタ外部導出端子19
の厚みに比べて、コレクタ内部接続端子15やエミッタ
内部接続端子16の厚みが薄いので、垂直延伸部15
v、16vへの方向に変形し易くなり、熱応力あるいは
締付け時の機械的応力を吸収させることができ、信頼性
の高い電力用半導体装置が得られる。
及び、端子接続部と内部接続端子との接続状態を示す構
造図であって、(a)は端子接続部の構造の1例、
(b)は端子接続部の構造の他の例を示すものである。
の端子接続部(例えば、コレクタ端子接続部)、25は
第2の端子接続部(例えば、コレクタ端子接続部)、2
6は接合層であり、その他、図2(b)に示された構成
要素と同じ構成要素については同じ符号を付けている。
クタ端子接続部)24は、下側に略コ字形に開口した開
口部とその開口部に連なる舌片部とを有し、この開口部
が下側を向いた状態で絶縁基板3上に接合され、前記開
口部の上側に内部接続端子(例えば、コレクタ内部接続
端子)15の下部が接合されるものである。また、第2
の端子接続部(例えば、コレクタ端子接続部)25は、
横側に開口部を有する略コ字形のもので、この略コ字形
の一方の面が絶縁基板3上に接合され、この略コ字形の
他方の面の上側に内部接続端子(例えば、コレクタ内部
接続端子)15の下部が接合されるものである。
第2の端子接続部25を用いた場合に、内部接続端子1
5に加わる垂直延伸部15v方向の力は、第1の端子接
続部24または第2の端子接続部25の前記方向に変位
可能な弾力構造によってほぼ吸収させることができる。
また、第1の端子接続部24または第2の端子接続部2
5に接続される内部接続端子15の中に、他の内部接続
端子15に比べて背の高いものが存在したとき、図7
(a)、(b)の左側に図示されているように、第1の
端子接続部24または第2の端子接続部25を適宜変形
させれば、内部接続端子15の高さの不揃いを吸収させ
ることができ、信頼性の高い端子接続部を構成すること
が可能になる。
体装置の第2の実施例を示す上面図であり、図9は、図
8に図示の第2の実施例の電力用半導体装置が示す電気
的等価回路である。
された構成要素と同じ構成要素については同じ符号を付
けている。
施例との構成の違いを見ると、各半導体単位ユニット2
の配置状態に関して、第1の実施例は、横列方向の各半
導体単位ユニット2が同方向を向き、かつ、縦列方向の
各半導体単位ユニット2が1つおきに互いに反対方向を
向くように配置されているのに対し、第2の実施例は、
縦列方向の各半導体単位ユニット2が同方向を向き、か
つ、横列方向の各半導体単位ユニット2が1つおきに互
いに反対方向を向くように配置されている点、及び、コ
レクタ端子接続部11とエミッタ端子接続部12の配置
に関して、第1の実施例が、各半導体単位ユニット2の
略中央部に相対するように配置されているのに対し、第
2の実施例が、各半導体単位ユニット2の端部に配置さ
れ、かつ、1つの半導体単位ユニット2のコレクタ端子
接続部11(またはエミッタ端子接続部12)とそれに
隣合う半導体単位ユニット2のエミッタ端子接続部12
(またはコレクタ端子接続部11)とが相対するように
配置されている点だけであって、その他には、第2の実
施例と第1の実施例との間に構成上の違いはない。この
ため、第2の実施例の構成については、これ以上の説明
を省略する。
に図示の左上側に配置の半導体単位ユニット2(ここ
で、この半導体単位ユニットを第1の半導体単位ユニッ
トという)に着目した場合、その右側に配置の半導体単
位ユニット2、即ち、図8に図示の右上側に配置の半導
体単位ユニット2(ここで、この半導体単位ユニットを
第2の半導体単位ユニットという)は、第1の半導体単
位ユニット2に対して反対方向を向くように配置され、
一方、第1の半導体単位ユニット2の下側に配置の半導
体単位ユニット2、即ち、図8に図示の左下側に配置の
半導体単位ユニット2(ここで、この半導体単位ユニッ
トを第3の半導体単位ユニットという)は、第1の半導
体単位ユニット2と同方向を向くように配置されてい
る。また、第3の半導体単位ユニットの右側に配置の半
導体単位ユニット2、即ち、図8に図示の右下側に配置
の半導体単位ユニット2(ここで、この半導体単位ユニ
ットを第4の半導体単位ユニットという)は、第3の半
導体単位ユニット2に対して反対方向を向き、かつ、第
2の半導体単位ユニット2と同方向を向くように配置さ
れている。この場合、第1の半導体単位ユニット2のコ
レクタ端子接続部11と第2の半導体単位ユニット2の
エミッタ端子接続部12が相対して近接配置され、第1
の半導体単位ユニット2のエミッタ端子接続部12と第
3の半導体単位ユニット2のコレクタ端子接続部11が
相対して近接配置される。第2の半導体単位ユニット2
のコレクタ端子接続部11と第4の半導体単位ユニット
2のエミッタ端子接続部12が相対して近接配置され、
第3の半導体単位ユニット2のコレクタ端子接続部11
と第4の半導体単位ユニット2のエミッタ端子接続部1
2が相対して近接配置されるとともに、第3の半導体単
位ユニット2のエミッタ端子接続部12と第4の半導体
単位ユニット2のコレクタ端子接続部11が相対して近
接配置される。
として、図9に図示するような等価回路のものになり、
第1乃至第4の半導体単位ユニット2に設けられた2つ
のIGBTチップ4と2つのダイオードチップ5は、コ
レクタ外部導出端子18とエミッタ外部導出端子19と
の間に相互に並列接続されるようになる。この場合、隣
合う半導体単位ユニット2のコレクタ端子接続部11と
エミッタ端子接続部12とを近接させるようにしても、
図2(b)、図5、図6に図示されるようなコレクタ内
部接続端子15及びエミッタ内部接続端子16の構造を
採用すれば、第1の実施例と同様に、コレクタ内部接続
端子15の呈するインダクタンスL1及びエミッタ内部
接続端子16の呈するインダクタンスL2等を低減させ
ることが可能になり、大電流を高速度でスイッチングさ
せることが可能になる。また、第2の実施例は、第1乃
至第4の半導体単位ユニット2において、各一方のIG
BTチップ4とダイオードチップ5は、各他方のIGB
Tチップ4とダイオードチップ5に比べて、コレクタ端
子接続部11とエミッタ端子接続部12とが遠い位置に
配置されることになるが、各一方のIGBTチップ4と
ダイオードチップ5とを流れる電流と、各他方のIGB
Tチップ4とダイオードチップ5とを流れる電流との不
均一は、ごく僅かであって、通常、許容範囲内に留まる
ので、前記電流の不均一による影響は殆んど受けない。
例において期待できる効果の全てを期待することができ
るものである。
導体単位ユニット2に使用される半導体チップとして、
IGBTチップ4とダイオードチップ5それに抵抗チッ
プ6をそれぞれ2つづつ用いた例を挙げて説明してきた
が、本発明による半導体チップは、前述の種類や数に限
られるものではなく、他の種類の半導体チップ、例え
ば、これらの代わりに、トランジスタチップやGTOサ
イリスタチップ等を1個または2個用いるようにしても
よく、トランジスタチップやGTOサイリスタチップ等
を1個または2個組み合わせて用いるようにしてもよ
い。
1に搭載される半導体単位ユニット2の数が4個である
例を例を挙げて説明してきたが、本発明による半導体単
位ユニット2の数は、4個に限られるものではなく、5
個またはそれ以上の個数を用いるようにしてもよい。
れぞれの半導体単位ユニット2内に、2個以下の同一の
機能の半導体チップ4、5を接合配置しているので、そ
れぞれの半導体単位ユニット2に流れる電流は比較的小
さなものになり、各半導体チップ4、5から対応する内
部接続端子15、16に至る間のインピーダンスと、そ
れぞれの内部接続端子15、16から外部導出端子1
8、19に至る間のインピーダンスとを均一にすること
ができ、特に、1つの半導体単位ユニット2内に複数の
並列接続された半導体チップ4、5が設けられている場
合、各半導体チップ4、5間の静的特性や動的特性を均
一にすることができるようになり、電流容量の大きな電
力用半導体装置が得られるという効果がある。
以上の比較的小さな電流容量の半導体単位ユニット2を
搭載しているので、半導体単位ユニット2を取付基板1
に搭載した場合に、半導体単位ユニット2の発熱は少な
く、しかも、分散して発生するために、取付基板1のそ
りの発生を低減させることができ、また、比較的占有面
積の小さい半導体単位ユニット2であるために、半導体
単位ユニット2を取付基板1に接合させる場合に生じる
半田等の接合ろう材にボイドが発生する度合いも少なく
なるという効果がある。
個以上の半導体単位ユニット2を搭載しているので、1
つの外部導出端子18、19に接続される内部接続端子
15、16の個数が多くなり、実駆動時における熱応力
や、外部接続端子の締付時における機械的応力がそれぞ
れ分散され、半導体単位ユニット2の端子接続部11、
12と内部接続端子15、16との間に、大きな熱応力
や機械的応力が印加されることはなく、端子接続部1
1、12と内部接続端子15、16との間の接続状態が
劣化することが少なくなるという効果がある。
て、各半導体単位ユニット2の第1主電極側に接続され
る端子接続部11と、各半導体単位ユニット2の第2主
電極側に接続される端子接続部12とは、いずれかのも
のが近接配置されているので、これら近接配置されてい
る端子接続部11、12から第1主電極となる外部導出
端子18及び第2主電極となる外部導出端子19に至る
間に接続されている内部接続端子15、16間に、相互
インダクタンスが形成され、この相互インダクタンスが
これら内部接続端子15、16のインダクタンスL1、
L2を実質的に低減させるので、高周波領域における動
作が可能になり、大電流を高周波スイッチングさせるこ
とができるという効果がある。
ット2の制御電極となる外部導出端子に接続される各端
子接続部13と、第1及び第2主電極となる外部導出端
子18、19に接続される各端子接続部11、12と
は、離間配置されているので、大電流を高速度でスイッ
チングする際に、制御電極側への雑音混入を低減させ、
電圧はねあがり現象の発生を抑制することができるとい
う効果がある。
例の構成を示す上面図である。
例を断面構造を示す断面図である。
導体装置が示す電気的等価回路である。
との間隔と、コレクタ内部接続端子及びエミッタ内部接
続端子の幅との関係を示す説明図である。
子の配置構造の第2例を示す断面図である。
子の配置構造の第3例を示す断面図である。
接続端子との接続状態を示す構造図である。
例の構成を示す上面図である。
が示す電気的等価回路である。
レクタ電極パターン) 8 エミッタ電極パターン兼アノード電極パターン(エ
ミッタ電極パターン) 9 ゲート電極パターン 10 金属ワイヤ 11 コレクタ端子接続部 12 エミッタ端子接続部 13 ゲート端子接続部 14 接合層 15 コレクタ内部接続端子 15c 接続部 15h 垂直延伸部 15v 水平延伸部 16 エミッタ内部接続端子 16c 接続部 16h 垂直延伸部 16v 水平延伸部 17 ゲート内部接続端子 18 コレクタ外部導出端子 19 エミッタ外部導出端子 20 密封容器 21 端子板 22 ハードレジン 23 コーティング材 24 第1の端子接続部 25 第2の端子接続部
Claims (9)
- 【請求項1】 取付基板と、前記取付基板上に搭載され
た半導体単位ユニットと、前記半導体単位ユニットを搭
載させた取付基板を覆う密封容器と、この密封容器に設
けられた複数の外部導出端子とを有する電力用半導体装
置において、前記半導体単位ユニットは、絶縁基板と、
前記絶縁基板上に接合配置された1つ以上の半導体チッ
プと、前記絶縁基板上に接合配置され、前記半導体チッ
プに対応して設けられた複数の電極パターンと、前記各
半導体チップと前記複数の電極パターン間に橋絡接続さ
れる複数本の金属ワイヤと、前記絶縁基板上に接合配置
され、前記複数の電極パターンのいずれかに導電接続さ
れる複数の端子接続部と、これら端子接続部を対応した
前記外部導出端子に導電接続する内部接続端子とからな
り、前記取付基板に搭載される半導体単位ユニットは2
個以上であり、また、前記各半導体単位ユニットの第1
主電極となる外部導出端子に接続される端子接続部と、
前記各半導体単位ユニットの第2主電極となる外部導出
端子に接続される端子接続部は、いずれかのものが近接
配置され、かつ、前記各半導体単位ユニットの制御電極
となる外部導出端子に接続される各端子接続部から離間
配置されていることを特徴とする電力用半導体装置。 - 【請求項2】 前記取付基板に搭載される前記半導体単
位ユニットは、2個以上であり、かつ、各半導体単位ユ
ニットに接合配置される前記半導体チップは、同一の機
能のものが2個以下であることを特徴とする請求項1に
記載の電力用半導体装置。 - 【請求項3】 1つの半導体単位ユニットに設けられる
半導体チップは、2個以下のIGBTチップと、このI
GBTチップに逆並列接続される2個以下のダイオード
チップとからなることを特徴とする請求項2に記載の電
力用半導体装置。 - 【請求項4】 それぞれの半導体単位ユニットにおい
て、第1主電極となる外部導出端子に接続される端子接
続部と第2主電極となる外部導出端子に接続される端子
接続部とが近接配置されていることを特徴とする請求項
1に記載の電力用半導体装置。 - 【請求項5】 1つの半導体単位ユニットとそれに隣接
する半導体単位ユニット間において、前記1つの半導体
単位ユニットの第1主電極となる外部導出端子に接続さ
れる端子接続部と前記隣接する半導体単位ユニットの第
2主電極となる外部導出端子に接続される端子接続部と
が近接配置されていることを特徴とする請求項1に記載
の電力用半導体装置。 - 【請求項6】 前記第1主電極となる外部導出端子に接
続される端子接続部と前記第2主電極となる外部導出端
子に接続される端子接続部との配置間隔は、前記内部接
続端子を構成する導体幅の2倍よりも小さいものである
ことを特徴とする請求項1、請求項4、請求項5のいず
れかに記載の電力用半導体装置。 - 【請求項7】 1つの半導体単位ユニットに設けられる
半導体チップは、2個以下のIGBTチップと、このI
GBTチップに逆並列接続される2個以下のフリーホイ
ールダイオードチップとからなっていることを特徴とす
る請求項1、請求項4、請求項5のいずれかに記載の電
力用半導体装置。 - 【請求項8】 前記外部導出端子を構成する導体の厚さ
を前記内部接続端子を構成する導体の厚さよりも厚くな
るように構成したことを特徴とする請求項1乃至7のい
ずれかに記載の電力用半導体装置。 - 【請求項9】 前記端子接続部と前記内部接続端子との
間に、前記絶縁基板に対して垂直方向に弾性変位可能な
金属板を配置したことを特徴とする請求項1乃至8のい
ずれかに記載の電力用半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21401694A JP3228839B2 (ja) | 1994-09-07 | 1994-09-07 | 電力用半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21401694A JP3228839B2 (ja) | 1994-09-07 | 1994-09-07 | 電力用半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0878620A JPH0878620A (ja) | 1996-03-22 |
JP3228839B2 true JP3228839B2 (ja) | 2001-11-12 |
Family
ID=16648885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21401694A Expired - Lifetime JP3228839B2 (ja) | 1994-09-07 | 1994-09-07 | 電力用半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3228839B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4089143B2 (ja) * | 2000-08-30 | 2008-05-28 | 三菱電機株式会社 | 電力用半導体装置 |
JP4052061B2 (ja) * | 2002-08-23 | 2008-02-27 | 株式会社日立製作所 | 半導体装置 |
JP2008010618A (ja) * | 2006-06-29 | 2008-01-17 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP5092804B2 (ja) * | 2008-03-04 | 2012-12-05 | 株式会社豊田自動織機 | 電力変換装置 |
JP5062029B2 (ja) * | 2008-05-16 | 2012-10-31 | 株式会社豊田自動織機 | 半導体装置 |
JP4826845B2 (ja) * | 2009-02-10 | 2011-11-30 | 三菱電機株式会社 | パワー半導体モジュール |
JP5555206B2 (ja) * | 2011-07-11 | 2014-07-23 | 株式会社 日立パワーデバイス | 半導体パワーモジュール |
JP2014033118A (ja) * | 2012-08-06 | 2014-02-20 | Mitsubishi Electric Corp | 半導体モジュール対および半導体装置 |
JP5932701B2 (ja) * | 2013-03-29 | 2016-06-08 | 三菱電機株式会社 | 半導体装置 |
JP6690252B2 (ja) * | 2016-01-22 | 2020-04-28 | 富士電機株式会社 | 半導体装置 |
CN110400794B (zh) * | 2018-04-25 | 2021-09-07 | 株洲中车时代半导体有限公司 | 一种功率半导体模块封装结构 |
JP6888742B2 (ja) | 2018-06-06 | 2021-06-16 | 富士電機株式会社 | 半導体装置 |
DE112021001990T5 (de) * | 2020-12-21 | 2023-01-19 | Fuji Electric Co., Ltd. | Halbleitereinheit und Halbleitervorrichtung |
-
1994
- 1994-09-07 JP JP21401694A patent/JP3228839B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0878620A (ja) | 1996-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3168901B2 (ja) | パワー半導体モジュール | |
US5424579A (en) | Semiconductor device having low floating inductance | |
JP3429921B2 (ja) | 半導体装置 | |
JP3228839B2 (ja) | 電力用半導体装置 | |
US6396138B1 (en) | Chip array with two-sided cooling | |
US6255672B1 (en) | Semiconductor device | |
JP6864713B2 (ja) | パワーモジュール構造 | |
JP4491244B2 (ja) | 電力半導体装置 | |
JPH09153571A (ja) | 半導体装置 | |
WO2019244492A1 (ja) | 半導体装置 | |
JPH05206449A (ja) | 半導体モジュール及びそれを使った電力変換装置 | |
JP2003017658A (ja) | 電力用半導体装置 | |
US11996344B2 (en) | Semiconductor device | |
KR102100859B1 (ko) | 양면 냉각 파워 모듈 및 이의 제조방법 | |
JP2003258178A (ja) | 半導体装置 | |
JP3220366B2 (ja) | 半導体装置 | |
JPH09321216A (ja) | 電力用半導体装置 | |
JP4409064B2 (ja) | パワー素子を含む半導体装置 | |
JPH11214612A (ja) | パワー半導体モジュール | |
US11887905B2 (en) | Semiconductor device | |
JP3525823B2 (ja) | 相補型igbtの実装構造 | |
JP3226088B2 (ja) | 半導体装置 | |
JPH0878619A (ja) | 電力用半導体装置 | |
JPH08186193A (ja) | 回路基板及びそれを用いた半導体装置 | |
JP3507714B2 (ja) | マルチチップモジュール型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070907 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 12 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |