JP3228839B2 - 電力用半導体装置 - Google Patents

電力用半導体装置

Info

Publication number
JP3228839B2
JP3228839B2 JP21401694A JP21401694A JP3228839B2 JP 3228839 B2 JP3228839 B2 JP 3228839B2 JP 21401694 A JP21401694 A JP 21401694A JP 21401694 A JP21401694 A JP 21401694A JP 3228839 B2 JP3228839 B2 JP 3228839B2
Authority
JP
Japan
Prior art keywords
terminal
semiconductor
semiconductor unit
external lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21401694A
Other languages
English (en)
Other versions
JPH0878620A (ja
Inventor
隆一 齋藤
義彦 小池
茂樹 関根
信也 小池
秀弥 国分
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21401694A priority Critical patent/JP3228839B2/ja
Publication of JPH0878620A publication Critical patent/JPH0878620A/ja
Application granted granted Critical
Publication of JP3228839B2 publication Critical patent/JP3228839B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電力用半導体装置に係
わり、特に、高い周波数帯で使用することができ、か
つ、大電力を処理することが可能なモジュール構造の電
力用半導体装置に関する。
【０００２】
【従来の技術】従来、電力用半導体装置には、ＩＧＢＴ
（絶縁ゲート型バイポーラトランジスタ）、ダイオー
ド、ＧＴＯサイリスタ（ゲートターンオフサイリス
タ）、電力用トランジスタ等の電力用半導体スイッチン
グ素子を絶縁容器内に密封したモジュール構造のものが
知られている。このモジュール構造の電力用半導体装置
は、内蔵の電力用半導体スイッチング素子の耐圧や電流
容量特性に対応して、各種のインバータ装置等に使用さ
れており、この中で、電力用半導体スイッチング素子と
してＩＧＢＴを備えるモジュール構造の電力用半導体装
置は、ＩＧＢＴが電圧制御型であるため、制御が容易で
あり、高周波領域で大電流の処理が可能である等の点か
ら各種の電力用機器の制御回路に多く用いられている。
【０００３】ここで、ＩＧＢＴ等の電力用半導体スイッ
チング素子を備えるモジュール構造の電力用半導体装置
は、通常、銅（Ｃｕ）板等からなる取付基板上にアルミ
ナ（Ａｌ2 Ｏ3 ）あるいは窒化アルミニウム（ＡＩＮ）
等からなるセラミック製の絶縁基板を接合させ、この絶
縁基板上に半導体チップや電極パターンそれに端子部等
を形成させ、それらの間で所要の配線処理を行ったもの
である。そして、半導体チップや電極パターンの表面
は、ゲル状樹脂等からなるコーティング材料によって被
覆された後、エポキシ樹脂等を注入して硬化させ、取付
基板ごと樹脂製の密封容器内に封止させるようにしたも
のである。
【０００４】ところで、インバータ装置等のように、大
電力を処理する装置においては、駆動電流を大きく取る
ために、通常、前述のようなモジュール構造の電力用半
導体装置を並列接続して使用している。しかるに、かか
る電力用半導体装置を並列接続させたものは、モジュー
ル構造の電力用半導体装置間で流れる電流にアンバラン
スが生じ易い、電流の通流に伴って共振現象が起き易
い、実装面積が大きくなる等の理由によって、並列接続
できるモジュール構造の電力用半導体装置が２乃至４個
を限界とする等の種々の問題が生じるようになる。この
ため、インバータ装置等の駆動電流を大きくするには、
比較的小さい電流容量のモジュール構造の電力用半導体
装置を複数個並列接続して用いるよりも、電流容量の大
きなモジュール構造の電力用半導体装置を形成し、この
モジュール構造の電力用半導体装置を１個だけで用いる
方が望ましいことになる。
【０００５】一般に、モジュール構造の電力用半導体装
置の電流容量を増大させるためには、半導体チップの実
効面積を増大させねばならない。この場合、ＩＧＢＴ等
の電力用半導体スイッチング素子においては、その実効
面積を増やすために、同一特性のＩＧＢＴチップを複数
個用意し、それらを同一のモジュール構造内に搭載させ
ることによって、全体的に電流容量を増大させた１つの
モジュール構造の電力用半導体装置を得るようにしてい
る。
【０００６】そして、かかるモジュール構造の電力用半
導体装置においては、複数のＩＧＢＴチップ間の電流の
アンバランスの発生を避けるため、並列接続された２つ
のＩＧＢＴチップに対して、エミッタ内部端子から絶縁
基板上に至る距離を等価的に略等しくし、複数のＩＧＢ
Ｔチップ間の電流のアンバランスの発生を避ける手段
が、特開昭６１−１３９０５１号等によって既に開示さ
れている。
【０００７】
【発明が解決しようとする課題】前記既知のモジュール
構造の電力用半導体装置は、装置において処理可能な電
流値をさらに大きくしようとして、並列接続させる半導
体チップの数を増やして行けば、これら複数の半導体チ
ップ間の電流値のアンバランスの発生をどうしても避け
ることができないという問題がある。
【０００８】また、前記特開昭６１−１３９０５１号に
開示のものは、モジュール構造の電力用半導体装置の電
流容量を大きくするために、例えば、８個以上の半導体
チップ（ＩＧＢＴチップ）を並列させたとき、これらの
ＩＧＢＴチップ間の電流値のアンバランスの発生を避け
る手段として、８個以上のＩＧＢＴチップに対し、エミ
ッタ内部端子から絶縁基板上に至る距離を等価的に略等
しくするために、エミッタ内部端子を中心とした円形上
に各ＩＧＢＴチップを配置させるように構成すると、Ｉ
ＧＢＴチップの実装効率が低下してモジュール構造の電
力用半導体装置の容積が大きくなり、しかも、その実装
効率の低下は、並列接続されるＩＧＢＴチップの数が増
えれば増える程大きくなるうという問題がある。
【０００９】また、前記特開昭６１−１３９０５１号に
開示のもののように、複数の半導体チップを設けてなる
１つの半導体単位ユニットを取付基板に搭載させた場合
は、取付基板に不所望なそりが発生するというという問
題もある。
【００１０】さらに、前記特開昭６１−１３９０５１号
に開示のものは、モジュール構造の電力用半導体装置の
電流容量を大きくした際に、高周波領域における大電流
動作を可能にさせる点について何等考慮が払われていな
いという問題がある。
【００１１】本発明は、前記各問題点を解決するもので
あって、その目的は、取付基板のそりの発生を防ぎ、高
周波領域を含む領域で大電流を処理することが可能な電
力用半導体装置を提供することにある。
【００１２】
【００１３】
【課題を解決するための手段】 前記目的の達成のため
に、本発明は、取付基板と、前記取付基板上に搭載され
た半導体単位ユニットと、前記半導体単位ユニットを搭
載させた取付基板を覆う密封容器と、この密封容器に設
けられた複数の外部導出端子とを有する電力用半導体装
置において、前記半導体単位ユニットは、絶縁基板と、
前記絶縁基板上に接合配置された１つ以上の半導体チッ
プと、前記絶縁基板上に接合配置され、前記半導体チッ
プに対応して設けられた複数の電極パターンと、前記各
半導体チップと前記複数の電極パターン間に橋絡接続さ
れる複数本の金属ワイヤと、前記絶縁基板上に接合配置
され、前記複数の電極パターンのいずれかに導電接続さ
れる複数の端子接続部と、これら端子接続部を対応した
前記外部導出端子に導電接続する内部接続端子とからな
り、前記取付基板に搭載される半導体単位ユニットは２
個以上であり、また、前記各半導体単位ユニットの第１
主電極となる外部導出端子に接続される端子接続部と、
前記各半導体単位ユニットの第２主電極となる外部導出
端子に接続される端子接続部は、いずれかのものが近接
配置され、かつ、前記各半導体単位ユニットの制御電極
となる外部導出端子に接続される各端子接続部から離間
配置されている手段を備える。
【００１４】
【作用】前記手段によれば、それぞれの半導体単位ユニ
ットに２個以下の同一の機能の半導体チップを接合配置
しているので、それぞれの半導体単位ユニットに流れる
電流は比較的小さなものになり、各半導体チップから対
応する内部接続端子に至る間のインピーダンスと、それ
ぞれの内部接続端子から外部導出端子に至る間のインピ
ーダンスとを均一にすることができ、特に、１つの半導
体単位ユニット内に多数の並列接続された半導体チップ
が設けられている場合、各半導体チップ間の静的特性や
動的特性を均一にすることができるようになり、電流容
量の大きな電力用半導体装置を得ることができる。
【００１５】また、前記手段によれば、取付基板に２個
以上の半導体単位ユニットを搭載しているので、半導体
単位ユニットを取付基板に接合させる場合に発生する取
付基板のそりを低減することができ、比較的小さい半導
体単位ユニットになるために、半導体単位ユニットを取
付基板に接合させる場合に生じる半田等の接合ろう材に
ボイドが発生する度合いも少なくなる。
【００１６】さらに、前記手段によれば、取付基板に２
個以上の半導体単位ユニットを搭載しているので、１つ
の外部導出端子に接続される内部接続端子の個数が多く
なり、実駆動時における熱応力や、外部接続端子の締付
時における機械的応力がそれぞれ分散され、半導体単位
ユニットの端子接続部と内部接続端子との間に、大きな
熱応力や機械的応力が印加されることはなく、端子接続
部と内部接続端子との間の接続状態が劣化することが少
なくなる。
【００１７】これらに加え、前記手段によれば、各半導
体単位ユニットの第１主電極となる外部導出端子に接続
される端子接続部と、各半導体単位ユニットの第２主電
極となる外部導出端子に接続される端子接続部とは、い
ずれかのものが近接配置されているので、これら近接配
置されている端子接続部から第１主電極となる外部導出
端子及び第２主電極となる外部導出端子に至る間に接続
されている内部接続端子間に、相互インダクタンスが形
成され、この相互インダクタンスがこれら内部接続端子
のインダクタンスを実質的に低減させるので、高周波領
域における動作が可能になり、大電流を高速度でスイッ
チングさせることができるようになる。
【００１８】また、前記手段によれば、各半導体単位ユ
ニットの制御電極となる外部導出端子に接続される各端
子接続部と、第１及び第２主電極となる外部導出端子に
接続される各端子接続部とは、離間配置されているの
で、大電流を高速度でスイッチングする際に、制御電極
への雑音混入を低減させ、電圧はねあがり現象の発生を
抑制することができる。
【００１９】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。
【００２０】図１及び図２は、本発明に係わる電力用半
導体装置の第１の実施例を示す構造図であって、図１は
その上面図、図２（ａ）は図１に図示の上面図における
Ａ−Ａ’線部分の断面図、図２（ｂ）は図１に図示の上
面図におけるＢ−Ｂ’線部分の断面図であり、全体がモ
ジュール構造の電力用半導体装置を構成している例を示
すものである。
【００２１】図１及び図２（ａ）、（ｂ）において、１
は共通の取付基板、２は半導体単位ユニット、３は絶縁
基板、４はＩＧＢＴチップ（半導体チップ）、５はダイ
オードチップ（半導体チップ）、６は抵抗チップ（半導
体チップ）、７はコレクタ電極パターン兼カソード電極
パターン（以下、これをコレクタ電極パターンとい
う）、８はエミッタ電極パターン兼アノード電極パター
ン（以下、これをエミッタ電極パターンという）、９は
ゲート電極パターン、１０は金属ワイヤ、１１はコレク
タ端子接続部、１２はエミッタ端子接続部、１３はゲー
ト端子接続部、１４は接合層、１５はコレクタ内部接続
端子、１５ｃはコレクタ内部接続端子１５とコレクタ外
部導出端子１８との接続部、１５ｈはコレクタ内部接続
端子１５の垂直延伸部、１５ｖはコレクタ内部接続端子
１５の水平延伸部、１６はエミッタ内部接続端子、１６
ｃはエミッタ内部接続端子１６とエミッタ外部導出端子
１９との接続部、１６ｈはエミッタ内部接続端子１６の
垂直延伸部、１６ｖはエミッタ内部接続端子１６の水平
延伸部、１７はゲート内部接続端子、１８はコレクタ外
部導出端子、１９はエミッタ外部導出端子、２０は密封
容器、２１は樹脂製端子板、２２はハードレジン、２３
はゲル状樹脂等のコーティング材である。
【００２２】そして、取付基板１は、銅（Ｃｕ）等の金
属板で構成され、その上に複数個、本実施例において
は、４個の半導体単位ユニット２が搭載される。半導体
単位ユニット２は、アルミナ（Ａｌ2 Ｏ3 ）あるいは窒
化アルミニウム（ＡｌＮ）等からなる絶縁基板３を有
し、この絶縁基板３上には、銀（Ａｇ）ろう材からなる
接合層１４を介して、銅（Ｃｕ）製の薄板あるいは銅
（Ｃｕ）−モリブデン（Ｍｏ）−銅（Ｃｕ）製の複合薄
板等からなるコレクタ電極パターン７、エミッタ電極パ
ターン８、ゲート電極パターン９がそれぞれ接合配置さ
れる。コレクタ電極パターン７上には、２個のＩＧＢＴ
チップ４と２個のダイオードチップ５がそれぞれ接合配
置され、ゲート電極パターン９上には２個の抵抗チップ
６がそれぞれ接合配置される。この場合、絶縁基板３の
１方の側には、エミッタ電極パターン８、ＩＧＢＴチッ
プ４、ダイオードチップ５、抵抗チップ６及びゲート電
極パターン９が縦列配置され、絶縁基板３の他方の側に
も、エミッタ電極パターン８、ＩＧＢＴチップ４、ダイ
オードチップ５、抵抗チップ６及びゲート電極パターン
９が縦列配置されている。コレクタ端子接続部１１、エ
ミッタ端子接続部１２、ゲート端子接続部１３は、いず
れも、前記２つの縦列配置の間の絶縁基板３の中央部分
に配置され、この内、コレクタ端子接続部１１とエミッ
タ端子接続部１２とは近接配置され、ゲート端子接続部
１３はコレクタ端子接続部１１やエミッタ端子接続部１
２から離間配置されている。コレクタ端子接続部１１は
コレクタ電極パターン７に導電接続され、エミッタ端子
接続部１２は２つのエミッタ電極パターン８に、ゲート
端子接続部１３は２つのゲート電極パターン９にそれぞ
れ導電接続される。ＩＧＢＴチップ４の複数のエミッタ
ボンディングパッド（図示なし）とエミッタ電極パター
ン８との間、ダイオードチップ５の複数のアノードボン
ディングパッド（図示なし）とエミッタ電極パターン８
との間にそれぞれ複数の金属ワイヤ１０が橋絡接続さ
れ、ＩＧＢＴチップ４の共通のゲートボンディングパッ
ド（図示なし）と抵抗チップ６の１つのボンディングパ
ッド（図示なし）との間に１本の金属ワイヤ１０が橋絡
接続されている。
【００２３】また、コレクタ内部接続端子１５及びエミ
ッタ内部接続端子１６は、それぞれ、水平延伸部１５
ｈ、１６ｈと垂直延伸部１５ｖ、１６ｖとからなる屈曲
構成のもので、下部がコレクタ端子接続部１１及びエミ
ッタ端子接続部１２にそれぞれ導電接合される。この場
合、垂直延伸部１５ｖ、１６ｖは近接配置されるように
構成され、水平延伸部１５ｈ、１６ｈは互いに離間する
方向に突出構成される。ゲート内部接続端子１７も、コ
レクタ内部接続端子１５やエミッタ内部接続端子１６と
同様の屈曲構成のもので、下部がゲート端子接続部１３
に導電接合される。コレクタ外部導出端子１８、エミッ
タ外部導出端子１９は、いずれも端子板２１に設けられ
ているもので、コレクタ外部導出端子１８の下部とコレ
クタ内部接続端子１５の上部は接続部１５ｃで導電接続
され、エミッタ外部導出端子１９の下部とエミッタ内部
接続端子１６の上部は接続部１６ｃで導電接続される。
なお、図２（ｂ）には、２個の半導体単位ユニット２の
コレクタ内部接続端子１５が接続部１５ｃを介してコレ
クタ外部導出端子１８に導電接続され、同じく、２個の
半導体単位ユニット２のエミッタ内部接続端子１６が接
続部１６ｃを介してエミッタ外部導出端子１９に導電接
続されるような図示であるが、実際には、４個の半導体
単位ユニット２のコレクタ内部接続端子１５が接続部１
５ｃを介してコレクタ外部導出端子１８に導電接続さ
れ、同じく、４個の半導体単位ユニット２のエミッタ内
部接続端子１６が接続部１６ｃを介してエミッタ外部導
出端子１９に導電接続され、さらに、４個の半導体単位
ユニット２のゲート内部接続端子１７も、ゲート外部導
出端子（図示なし）に共通に導電接続されている。
【００２４】さらに、取付基板１は、４個の半導体単位
ユニット２を搭載した状態で密封容器２０により覆われ
るもので、各半導体単位ユニット２の表面をゲル状樹脂
等のコーティング材２３でコーティングした後、密封容
器２０内に充填したエポキシ樹脂等を硬化させてハード
レジン２２を構成させたものである。
【００２５】ここで、図３は、図１及び図２（ａ）、
（ｂ）に図示の第１の実施例の電力用半導体装置が示す
電気的等価回路である。
【００２６】図３において、Ｌ１はコレクタ内部接続端
子１５の呈するインダクタンス、Ｌ２はエミッタ内部接
続端子１６の呈するインダクタンス、Ｌ３は接続部１５
ｃの呈するインダクタンス、Ｌ４は接続部１６ｃの呈す
るインダクタンスであり、その他、図１及び図２
（ａ）、（ｂ）に示された構成要素と同じ構成要素につ
いては同じ符号を付けている。
【００２７】前記構成に係わる電力用半導体装置によれ
ば、まず、半導体単位ユニット２においては、いずれの
ものも、１つのＩＧＢＴチップ４のコレクタ、エミッタ
に１つのダイオードチップ５のカソード、アノードがそ
れぞれ接続された状態、即ち、１組のＩＧＢＴチップ４
とダイオードチップ５が並列接続された状態のところ
に、他の組のＩＧＢＴチップ４とダイオードチップ５が
さらに並列接続された状態になり、２つのＩＧＢＴチッ
プ４のコレクタ側及び２つのダイオードチップ５のカソ
ード側がコレクタ端子接続部１１に共通接続され、２つ
のＩＧＢＴチップ４のエミッタ側及び２つのダイオード
チップ５のアノード側がエミッタ端子接続部１２に共通
接続される。また、４個の半導体単位ユニット２におい
て、コレクタ端子接続部１１は、コレクタ内部接続端子
１５の呈するインダクタンスＬ１を介して接続部１５ｃ
に接続され、次いで、接続部１５ｃの呈するインダクタ
ンスＬ３を介してコレクタ外部導出端子１８に共通接続
され、エミッタ端子接続部１２は、エミッタ内部接続端
子１６の呈するインダクタンスＬ２を介して接続部１６
ｃに接続され、次いで、接続部１６ｃの呈するインダク
タンスＬ４を介してエミッタ外部導出端子１９に共通接
続される。このようにして、コレクタ外部導出端子１８
及びエミッタ外部導出端子１９間においては、４個の半
導体単位ユニット２にそれぞれ２つづつ、合計８つづつ
設けられたＩＧＢＴチップ４とダイオードチップ５が前
述のように並列接続されるようになる。この場合、例え
ば、各ＩＧＢＴチップ４に通流可能なピーク電流を２０
０Ａとすれば、それぞれの半導体単位ユニット２に通流
可能なピーク電流は４００Ａ、４個の半導体単位ユニッ
ト２の全体に通流可能なピーク電流は１６００Ａにな
り、全体的に電流容量の大きい電力用半導体装置を形成
することができる。
【００２８】このように、第１の実施例によれば、１つ
の半導体単位ユニット２に設けられる同一機能の半導体
チップ、例えば、ＩＧＢＴチップ４、ダイオードチップ
５、抵抗チップ６の数がそれぞれ２個であるので、それ
ぞれの半導体単位ユニット２を流れる電流は比較的小さ
いものとなり、ＩＧＢＴチップ４のコレクタ（ダイオー
ドチップ５のカソード）からコレクタ内部接続端子１５
や接続部１５ｃを介してコレクタ外部導出端子１８に至
る間のインピーダンス、及び、ＩＧＢＴチップ４のエミ
ッタ（ダイオードチップ５のアノード）からエミッタ内
部接続端子１６や接続部１６ｃを介してエミッタ外部導
出端子１９に至る間のインピーダンスを均一化させるこ
とができ、多数の半導体単位ユニット２を共通の取付基
板１に搭載させた場合に、各半導体単位ユニット２にあ
るＩＧＢＴチップ４間の静的及び動的特性を均一にする
ことができ、電流容量の大きな電力用半導体装置の実現
が容易になる。
【００２９】また、第１の実施例によれば、共通の取付
基板１に複数個の比較的小電流容量の半導体単位ユニッ
ト２、ここでは４個の半導体単位ユニット２を搭載させ
ているので、電力用半導体装置の動作時の発熱が少な
く、かつ、分散されるので、金属（銅）製の取付基板１
にそりが発生することが少なくなり、しかも、１つの半
導体単位ユニット２の占有面積が比較的小さくなるた
め、半導体単位ユニット２を取付基板１にろう付けした
際に、接合ろう材のボイドが少なくなる。
【００３０】さらに、第１の実施例によれば、１つの半
導体単位ユニット２毎に、それぞれ、コレクタ内部接続
端子１５、エミッタ内部接続端子１６、ゲート内部接続
端子１７を設けており、半導体単位ユニット２内のこれ
ら内部接続端子１５乃至１７の数が多いので、実駆動時
の熱応力や外部導出端子１８、１９を締付ける際の機械
的応力が分散されるようになり、これら内部接続端子１
５乃至１７と対応する端子接続部１１乃至１３との接合
部分の劣化が少なくなる。
【００３１】また、第１の実施例によれば、コレクタ端
子接続部１１とエミッタ端子接続部１２を近接配置し、
かつ、コレクタ内部接続端子１５の垂直延伸部１５ｖと
エミッタ内部接続端子１６の垂直延伸部１６ｖを同様に
近接配置しているので、コレクタ内部接続端子１５の呈
するインダクタンスＬ１、エミッタ内部接続端子１６の
呈するインダクタンスＬ２の間、及び、接続部１５ｃの
呈するインダクタンスＬ３、接続部１６ｃの呈するイン
ダクタンスＬ４の間にそれぞれ相互インダクタンスが働
き、これらインダクタンスＬ１乃至Ｌ４が低減し、イン
ダクタンスＬ１乃至Ｌ４と電流変化率ｄｉ／ｄｔの積に
比例する大電流の高速度スイッチング時における電圧は
ねあがり現象の発生を抑制することができる。ここで、
前述のように、相互インダクタンスの働きによって、各
インダクタンスＬ１乃至Ｌ４を有効的に低減させるため
には、図４に示されるように、コレクタ内部接続端子１
５とエミッタ内部接続端子１６との間隔ｌを、コレクタ
内部接続端子１５やエミッタ内部接続端子１６の幅ｗの
２倍以内にすることが望ましい。一方、ゲート端子接続
部１３は、コレクタ端子接続部１１やエミッタ端子接続
部１２と離間配置しているので、大電流を高速度でスイ
ッチングする際に、ゲート内部接続端子１７にスイッチ
ング雑音が混入するのを低減させることができる。
【００３２】さらに、第１の実施例によれば、コレクタ
内部接続端子１５の垂直延伸部１５ｖとエミッタ内部接
続端子１６の垂直延伸部１６ｖとが近接配置され、コレ
クタ内部接続端子１５の水平延伸部１５ｈとエミッタ内
部接続端子１６の水平延伸部１６ｈが互いに離間する方
向に配置されているので、内部応力を吸収するための屈
曲部の高さが低くなり、密封容器２０の内部に充填させ
るゲル状樹脂等のコーティング材２３の量を少なくで
き、熱的信頼性を高めることができる。また、コレクタ
内部接続端子１５の垂直延伸部１５ｖ方向及びエミッタ
内部接続端子１６の垂直延伸部１６ｖ方向の熱的乃至機
械的変位に基づく、コレクタ内部接続端子１５とエミッ
タ内部接続端子１６間のショートの発生をきわめて少な
くすることができる。
【００３３】続く、図５は、コレクタ内部接続端子１５
及びエミッタ内部接続端子１６の配置構造の第２例を示
す断面図である。
【００３４】図５において、図２（ｂ）に示された構成
要素と同じ構成要素については同じ符号を付けている。
【００３５】この第２例の構造（以下、これを第２構造
例という）と図２（ｂ）に示された構造（以下、これを
第１構造例という）との構成の違いは、コレクタ内部接
続端子１５の水平延伸部１５ｈ及びエミッタ内部接続端
子１６の水平延伸部１６ｈの構成に関して、第１構造例
は、水平延伸部１５ｈと水平延伸部１６ｈの延伸方向が
反対であって、それらが互いに離間するような構成にな
っているのに対し、第２構造例は、水平延伸部１５ｈと
水平延伸部１６ｈの延伸方向が一致し、それらが近接す
るような構成になっている点だけであって、その他に
は、第２構造例と第１構造例との間に構成上の違いはな
い。
【００３６】この第２構造例によれば、第１構造例と同
様に、コレクタ内部接続端子１５の呈するインダクタン
スＬ１、エミッタ内部接続端子１６の呈するインダクタ
ンスＬ２、接続部１５ｃの呈するインダクタンスＬ３、
接続部１６ｃの呈するインダクタンスＬ４をそれぞれ低
減させることができる。
【００３７】また、第２構造例によれば、コレクタ内部
接続端子１５及びコレクタ内部接続端子１６の間に絶縁
材料を挾んだ状態で一体形成させ、コレクタ内部接続端
子１５及びコレクタ内部接続端子１６の間隔を、第１構
造例のものよりも狭くすることができるので、相互イン
ダクタンスの増大により、コレクタ内部接続端子１５の
呈するインダクタンスＬ１、エミッタ内部接続端子１６
の呈するインダクタンスＬ２をより低減させることが可
能になる。
【００３８】次に、図６は、コレクタ内部接続端子１５
及びエミッタ内部接続端子１６の配置構造の第３例を示
す断面図である。
【００３９】図６において、図２（ｂ）に示された構成
要素と同じ構成要素については同じ符号を付けている。
【００４０】この第３例の構造（以下、これを第３構造
例という）と図２（ｂ）に示された構造例（第１構造
例）との構成の違いは、コレクタ外部導出端子１８及び
エミッタ外部導出端子１９の厚みに関して、第１構造例
は、コレクタ内部接続端子１５及びエミッタ内部接続端
子１６の厚みとほぼ同じ厚みを有するように構成されて
いるのに対し、第３構造例は、コレクタ内部接続端子１
５及びエミッタ内部接続端子１６の厚みよりもかなり厚
くなるように構成されている点だけであって、その他に
は、第３構造例と第１構造例との間に構成上の違いはな
い。
【００４１】この第３構造例によれば、第１構造例のも
のに比べて、複数のコレクタ内部接続端子１５からの電
流が集中して流れるコレクタ外部導出端子１８、及び、
複数のエミッタ内部接続端子１６からの電流が集中して
流れるエミッタ外部導出端子１９のインピーダンスが減
少し、コレクタ外部導出端子１８及びエミッタ外部導出
端子１９の電流損失をより少なくすることができる。
【００４２】また、第３構造例によれば、実装時に、コ
レクタ外部導出端子１８やエミッタ外部導出端子１９を
高強度で機械的に締付けることが可能になるとともに、
コレクタ外部導出端子１８やエミッタ外部導出端子１９
の厚みに比べて、コレクタ内部接続端子１５やエミッタ
内部接続端子１６の厚みが薄いので、垂直延伸部１５
ｖ、１６ｖへの方向に変形し易くなり、熱応力あるいは
締付け時の機械的応力を吸収させることができ、信頼性
の高い電力用半導体装置が得られる。
【００４３】また、図７は、端子接続部の具体的構造、
及び、端子接続部と内部接続端子との接続状態を示す構
造図であって、（ａ）は端子接続部の構造の１例、
（ｂ）は端子接続部の構造の他の例を示すものである。
【００４４】図７（ａ）、（ｂ）において、２４は第１
の端子接続部（例えば、コレクタ端子接続部）、２５は
第２の端子接続部（例えば、コレクタ端子接続部）、２
６は接合層であり、その他、図２（ｂ）に示された構成
要素と同じ構成要素については同じ符号を付けている。
【００４５】そして、第１の端子接続部（例えば、コレ
クタ端子接続部）２４は、下側に略コ字形に開口した開
口部とその開口部に連なる舌片部とを有し、この開口部
が下側を向いた状態で絶縁基板３上に接合され、前記開
口部の上側に内部接続端子（例えば、コレクタ内部接続
端子）１５の下部が接合されるものである。また、第２
の端子接続部（例えば、コレクタ端子接続部）２５は、
横側に開口部を有する略コ字形のもので、この略コ字形
の一方の面が絶縁基板３上に接合され、この略コ字形の
他方の面の上側に内部接続端子（例えば、コレクタ内部
接続端子）１５の下部が接合されるものである。
【００４６】かかる構成の第１の端子接続部２４または
第２の端子接続部２５を用いた場合に、内部接続端子１
５に加わる垂直延伸部１５ｖ方向の力は、第１の端子接
続部２４または第２の端子接続部２５の前記方向に変位
可能な弾力構造によってほぼ吸収させることができる。
また、第１の端子接続部２４または第２の端子接続部２
５に接続される内部接続端子１５の中に、他の内部接続
端子１５に比べて背の高いものが存在したとき、図７
（ａ）、（ｂ）の左側に図示されているように、第１の
端子接続部２４または第２の端子接続部２５を適宜変形
させれば、内部接続端子１５の高さの不揃いを吸収させ
ることができ、信頼性の高い端子接続部を構成すること
が可能になる。
【００４７】次いで、図８は、本発明による電力用半導
体装置の第２の実施例を示す上面図であり、図９は、図
８に図示の第２の実施例の電力用半導体装置が示す電気
的等価回路である。
【００４８】図８及び図９において、図１及び図３に示
された構成要素と同じ構成要素については同じ符号を付
けている。
【００４９】そして、この第２の実施例と前記第１の実
施例との構成の違いを見ると、各半導体単位ユニット２
の配置状態に関して、第１の実施例は、横列方向の各半
導体単位ユニット２が同方向を向き、かつ、縦列方向の
各半導体単位ユニット２が１つおきに互いに反対方向を
向くように配置されているのに対し、第２の実施例は、
縦列方向の各半導体単位ユニット２が同方向を向き、か
つ、横列方向の各半導体単位ユニット２が１つおきに互
いに反対方向を向くように配置されている点、及び、コ
レクタ端子接続部１１とエミッタ端子接続部１２の配置
に関して、第１の実施例が、各半導体単位ユニット２の
略中央部に相対するように配置されているのに対し、第
２の実施例が、各半導体単位ユニット２の端部に配置さ
れ、かつ、１つの半導体単位ユニット２のコレクタ端子
接続部１１（またはエミッタ端子接続部１２）とそれに
隣合う半導体単位ユニット２のエミッタ端子接続部１２
（またはコレクタ端子接続部１１）とが相対するように
配置されている点だけであって、その他には、第２の実
施例と第１の実施例との間に構成上の違いはない。この
ため、第２の実施例の構成については、これ以上の説明
を省略する。
【００５０】前記構成によれば、第２の実施例は、図８
に図示の左上側に配置の半導体単位ユニット２（ここ
で、この半導体単位ユニットを第１の半導体単位ユニッ
トという）に着目した場合、その右側に配置の半導体単
位ユニット２、即ち、図８に図示の右上側に配置の半導
体単位ユニット２（ここで、この半導体単位ユニットを
第２の半導体単位ユニットという）は、第１の半導体単
位ユニット２に対して反対方向を向くように配置され、
一方、第１の半導体単位ユニット２の下側に配置の半導
体単位ユニット２、即ち、図８に図示の左下側に配置の
半導体単位ユニット２（ここで、この半導体単位ユニッ
トを第３の半導体単位ユニットという）は、第１の半導
体単位ユニット２と同方向を向くように配置されてい
る。また、第３の半導体単位ユニットの右側に配置の半
導体単位ユニット２、即ち、図８に図示の右下側に配置
の半導体単位ユニット２（ここで、この半導体単位ユニ
ットを第４の半導体単位ユニットという）は、第３の半
導体単位ユニット２に対して反対方向を向き、かつ、第
２の半導体単位ユニット２と同方向を向くように配置さ
れている。この場合、第１の半導体単位ユニット２のコ
レクタ端子接続部１１と第２の半導体単位ユニット２の
エミッタ端子接続部１２が相対して近接配置され、第１
の半導体単位ユニット２のエミッタ端子接続部１２と第
３の半導体単位ユニット２のコレクタ端子接続部１１が
相対して近接配置される。第２の半導体単位ユニット２
のコレクタ端子接続部１１と第４の半導体単位ユニット
２のエミッタ端子接続部１２が相対して近接配置され、
第３の半導体単位ユニット２のコレクタ端子接続部１１
と第４の半導体単位ユニット２のエミッタ端子接続部１
２が相対して近接配置されるとともに、第３の半導体単
位ユニット２のエミッタ端子接続部１２と第４の半導体
単位ユニット２のコレクタ端子接続部１１が相対して近
接配置される。
【００５１】前記構成による電力用半導体装置は、全体
として、図９に図示するような等価回路のものになり、
第１乃至第４の半導体単位ユニット２に設けられた２つ
のＩＧＢＴチップ４と２つのダイオードチップ５は、コ
レクタ外部導出端子１８とエミッタ外部導出端子１９と
の間に相互に並列接続されるようになる。この場合、隣
合う半導体単位ユニット２のコレクタ端子接続部１１と
エミッタ端子接続部１２とを近接させるようにしても、
図２（ｂ）、図５、図６に図示されるようなコレクタ内
部接続端子１５及びエミッタ内部接続端子１６の構造を
採用すれば、第１の実施例と同様に、コレクタ内部接続
端子１５の呈するインダクタンスＬ１及びエミッタ内部
接続端子１６の呈するインダクタンスＬ２等を低減させ
ることが可能になり、大電流を高速度でスイッチングさ
せることが可能になる。また、第２の実施例は、第１乃
至第４の半導体単位ユニット２において、各一方のＩＧ
ＢＴチップ４とダイオードチップ５は、各他方のＩＧＢ
Ｔチップ４とダイオードチップ５に比べて、コレクタ端
子接続部１１とエミッタ端子接続部１２とが遠い位置に
配置されることになるが、各一方のＩＧＢＴチップ４と
ダイオードチップ５とを流れる電流と、各他方のＩＧＢ
Ｔチップ４とダイオードチップ５とを流れる電流との不
均一は、ごく僅かであって、通常、許容範囲内に留まる
ので、前記電流の不均一による影響は殆んど受けない。
【００５２】また、第２の実施例によれば、第１の実施
例において期待できる効果の全てを期待することができ
るものである。
【００５３】なお、前述の実施例においては、１つの半
導体単位ユニット２に使用される半導体チップとして、
ＩＧＢＴチップ４とダイオードチップ５それに抵抗チッ
プ６をそれぞれ２つづつ用いた例を挙げて説明してきた
が、本発明による半導体チップは、前述の種類や数に限
られるものではなく、他の種類の半導体チップ、例え
ば、これらの代わりに、トランジスタチップやＧＴＯサ
イリスタチップ等を１個または２個用いるようにしても
よく、トランジスタチップやＧＴＯサイリスタチップ等
を１個または２個組み合わせて用いるようにしてもよ
い。
【００５４】また、前述の実施例においては、取付基板
１に搭載される半導体単位ユニット２の数が４個である
例を例を挙げて説明してきたが、本発明による半導体単
位ユニット２の数は、４個に限られるものではなく、５
個またはそれ以上の個数を用いるようにしてもよい。
【００５５】
【発明の効果】以上述べたように、本発明によれば、そ
れぞれの半導体単位ユニット２内に、２個以下の同一の
機能の半導体チップ４、５を接合配置しているので、そ
れぞれの半導体単位ユニット２に流れる電流は比較的小
さなものになり、各半導体チップ４、５から対応する内
部接続端子１５、１６に至る間のインピーダンスと、そ
れぞれの内部接続端子１５、１６から外部導出端子１
８、１９に至る間のインピーダンスとを均一にすること
ができ、特に、１つの半導体単位ユニット２内に複数の
並列接続された半導体チップ４、５が設けられている場
合、各半導体チップ４、５間の静的特性や動的特性を均
一にすることができるようになり、電流容量の大きな電
力用半導体装置が得られるという効果がある。
【００５６】また、本発明によれば、取付基板１に２個
以上の比較的小さな電流容量の半導体単位ユニット２を
搭載しているので、半導体単位ユニット２を取付基板１
に搭載した場合に、半導体単位ユニット２の発熱は少な
く、しかも、分散して発生するために、取付基板１のそ
りの発生を低減させることができ、また、比較的占有面
積の小さい半導体単位ユニット２であるために、半導体
単位ユニット２を取付基板１に接合させる場合に生じる
半田等の接合ろう材にボイドが発生する度合いも少なく
なるという効果がある。
【００５７】さらに、本発明によれば、取付基板１に２
個以上の半導体単位ユニット２を搭載しているので、１
つの外部導出端子１８、１９に接続される内部接続端子
１５、１６の個数が多くなり、実駆動時における熱応力
や、外部接続端子の締付時における機械的応力がそれぞ
れ分散され、半導体単位ユニット２の端子接続部１１、
１２と内部接続端子１５、１６との間に、大きな熱応力
や機械的応力が印加されることはなく、端子接続部１
１、１２と内部接続端子１５、１６との間の接続状態が
劣化することが少なくなるという効果がある。
【００５８】また、本発明によれば、前記効果に加え
て、各半導体単位ユニット２の第１主電極側に接続され
る端子接続部１１と、各半導体単位ユニット２の第２主
電極側に接続される端子接続部１２とは、いずれかのも
のが近接配置されているので、これら近接配置されてい
る端子接続部１１、１２から第１主電極となる外部導出
端子１８及び第２主電極となる外部導出端子１９に至る
間に接続されている内部接続端子１５、１６間に、相互
インダクタンスが形成され、この相互インダクタンスが
これら内部接続端子１５、１６のインダクタンスＬ１、
Ｌ２を実質的に低減させるので、高周波領域における動
作が可能になり、大電流を高周波スイッチングさせるこ
とができるという効果がある。
【００５９】また、本発明によれば、各半導体単位ユニ
ット２の制御電極となる外部導出端子に接続される各端
子接続部１３と、第１及び第２主電極となる外部導出端
子１８、１９に接続される各端子接続部１１、１２と
は、離間配置されているので、大電流を高速度でスイッ
チングする際に、制御電極側への雑音混入を低減させ、
電圧はねあがり現象の発生を抑制することができるとい
う効果がある。
【図面の簡単な説明】
【図１】本発明に係わる電力用半導体装置の第１の実施
例の構成を示す上面図である。
【図２】本発明に係わる電力用半導体装置の第１の実施
例を断面構造を示す断面図である。
【図３】図１及び図２に図示の第１の実施例の電力用半
導体装置が示す電気的等価回路である。
【図４】コレクタ内部接続端子とエミッタ内部接続端子
との間隔と、コレクタ内部接続端子及びエミッタ内部接
続端子の幅との関係を示す説明図である。
【図５】コレクタ内部接続端子及びエミッタ内部接続端
子の配置構造の第２例を示す断面図である。
【図６】コレクタ内部接続端子及びエミッタ内部接続端
子の配置構造の第３例を示す断面図である。
【図７】端子接続部の具体的構造及び端子接続部と内部
接続端子との接続状態を示す構造図である。
【図８】本発明に係わる電力用半導体装置の第２の実施
例の構成を示す上面図である。
【図９】図８に図示の第２の実施例の電力用半導体装置
が示す電気的等価回路である。
【符号の説明】 １ 共通の取付基板 ２ 半導体単位ユニット ３ 絶縁基板 ４ ＩＧＢＴチップ（半導体チップ） ５ ダイオードチップ（半導体チップ） ６ 抵抗チップ（半導体チップ） ７ コレクタ電極パターン兼カソード電極パターン（コ
レクタ電極パターン） ８ エミッタ電極パターン兼アノード電極パターン（エ
ミッタ電極パターン） ９ ゲート電極パターン １０ 金属ワイヤ １１ コレクタ端子接続部 １２ エミッタ端子接続部 １３ ゲート端子接続部 １４ 接合層 １５ コレクタ内部接続端子 １５ｃ 接続部 １５ｈ 垂直延伸部 １５ｖ 水平延伸部 １６ エミッタ内部接続端子 １６ｃ 接続部 １６ｈ 垂直延伸部 １６ｖ 水平延伸部 １７ ゲート内部接続端子 １８ コレクタ外部導出端子 １９ エミッタ外部導出端子 ２０ 密封容器 ２１ 端子板 ２２ ハードレジン ２３ コーティング材 ２４ 第１の端子接続部 ２５ 第２の端子接続部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 関根 茂樹 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 小池 信也 東京都日立市幸町三丁目１番１号 株式 会社 日立製作所 日立工場内 (72)発明者 国分 秀弥 東京都日立市弁天町10番２号 日立原町 電子工業株式会社内 (56)参考文献 特開 平３−97257（ＪＰ，Ａ) 特開 平５−235258（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/04

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 取付基板と、前記取付基板上に搭載され
    た半導体単位ユニットと、前記半導体単位ユニットを搭
    載させた取付基板を覆う密封容器と、この密封容器に設
    けられた複数の外部導出端子とを有する電力用半導体装
    置において、前記半導体単位ユニットは、絶縁基板と、
    前記絶縁基板上に接合配置された１つ以上の半導体チッ
    プと、前記絶縁基板上に接合配置され、前記半導体チッ
    プに対応して設けられた複数の電極パターンと、前記各
    半導体チップと前記複数の電極パターン間に橋絡接続さ
    れる複数本の金属ワイヤと、前記絶縁基板上に接合配置
    され、前記複数の電極パターンのいずれかに導電接続さ
    れる複数の端子接続部と、これら端子接続部を対応した
    前記外部導出端子に導電接続する内部接続端子とからな
    り、前記取付基板に搭載される半導体単位ユニットは２
    個以上であり、また、前記各半導体単位ユニットの第１
    主電極となる外部導出端子に接続される端子接続部と、
    前記各半導体単位ユニットの第２主電極となる外部導出
    端子に接続される端子接続部は、いずれかのものが近接
    配置され、かつ、前記各半導体単位ユニットの制御電極
    となる外部導出端子に接続される各端子接続部から離間
    配置されていることを特徴とする電力用半導体装置。
  2. 【請求項２】 前記取付基板に搭載される前記半導体単
    位ユニットは、２個以上であり、かつ、各半導体単位ユ
    ニットに接合配置される前記半導体チップは、同一の機
    能のものが２個以下であることを特徴とする請求項１に
    記載の電力用半導体装置。
  3. 【請求項３】 １つの半導体単位ユニットに設けられる
    半導体チップは、２個以下のＩＧＢＴチップと、このＩ
    ＧＢＴチップに逆並列接続される２個以下のダイオード
    チップとからなることを特徴とする請求項２に記載の電
    力用半導体装置。
  4. 【請求項４】 それぞれの半導体単位ユニットにおい
    て、第１主電極となる外部導出端子に接続される端子接
    続部と第２主電極となる外部導出端子に接続される端子
    接続部とが近接配置されていることを特徴とする請求項
    １に記載の電力用半導体装置。
  5. 【請求項５】 １つの半導体単位ユニットとそれに隣接
    する半導体単位ユニット間において、前記１つの半導体
    単位ユニットの第１主電極となる外部導出端子に接続さ
    れる端子接続部と前記隣接する半導体単位ユニットの第
    ２主電極となる外部導出端子に接続される端子接続部と
    が近接配置されていることを特徴とする請求項１に記載
    の電力用半導体装置。
  6. 【請求項６】 前記第１主電極となる外部導出端子に接
    続される端子接続部と前記第２主電極となる外部導出端
    子に接続される端子接続部との配置間隔は、前記内部接
    続端子を構成する導体幅の２倍よりも小さいものである
    ことを特徴とする請求項１、請求項４、請求項５のいず
    れかに記載の電力用半導体装置。
  7. 【請求項７】 １つの半導体単位ユニットに設けられる
    半導体チップは、２個以下のＩＧＢＴチップと、このＩ
    ＧＢＴチップに逆並列接続される２個以下のフリーホイ
    ールダイオードチップとからなっていることを特徴とす
    る請求項１、請求項４、請求項５のいずれかに記載の電
    力用半導体装置。
  8. 【請求項８】 前記外部導出端子を構成する導体の厚さ
    を前記内部接続端子を構成する導体の厚さよりも厚くな
    るように構成したことを特徴とする請求項１乃至７のい
    ずれかに記載の電力用半導体装置。
  9. 【請求項９】 前記端子接続部と前記内部接続端子との
    間に、前記絶縁基板に対して垂直方向に弾性変位可能な
    金属板を配置したことを特徴とする請求項１乃至８のい
    ずれかに記載の電力用半導体装置。
JP21401694A 1994-09-07 1994-09-07 電力用半導体装置 Expired - Lifetime JP3228839B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21401694A JP3228839B2 (ja) 1994-09-07 1994-09-07 電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21401694A JP3228839B2 (ja) 1994-09-07 1994-09-07 電力用半導体装置

Publications (2)

Publication Number Publication Date
JPH0878620A JPH0878620A (ja) 1996-03-22
JP3228839B2 true JP3228839B2 (ja) 2001-11-12

Family

ID=16648885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21401694A Expired - Lifetime JP3228839B2 (ja) 1994-09-07 1994-09-07 電力用半導体装置

Country Status (1)

Country Link
JP (1) JP3228839B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4089143B2 (ja) * 2000-08-30 2008-05-28 三菱電機株式会社 電力用半導体装置
JP4052061B2 (ja) * 2002-08-23 2008-02-27 株式会社日立製作所 半導体装置
JP2008010618A (ja) * 2006-06-29 2008-01-17 Mitsubishi Electric Corp 電力用半導体装置
JP5092804B2 (ja) * 2008-03-04 2012-12-05 株式会社豊田自動織機 電力変換装置
JP5062029B2 (ja) * 2008-05-16 2012-10-31 株式会社豊田自動織機 半導体装置
JP4826845B2 (ja) * 2009-02-10 2011-11-30 三菱電機株式会社 パワー半導体モジュール
JP5555206B2 (ja) * 2011-07-11 2014-07-23 株式会社 日立パワーデバイス 半導体パワーモジュール
JP2014033118A (ja) * 2012-08-06 2014-02-20 Mitsubishi Electric Corp 半導体モジュール対および半導体装置
JP5932701B2 (ja) * 2013-03-29 2016-06-08 三菱電機株式会社 半導体装置
JP6690252B2 (ja) * 2016-01-22 2020-04-28 富士電機株式会社 半導体装置
CN110400794B (zh) * 2018-04-25 2021-09-07 株洲中车时代半导体有限公司 一种功率半导体模块封装结构
JP6888742B2 (ja) 2018-06-06 2021-06-16 富士電機株式会社 半導体装置
DE112021001990T5 (de) * 2020-12-21 2023-01-19 Fuji Electric Co., Ltd. Halbleitereinheit und Halbleitervorrichtung

Also Published As

Publication number Publication date
JPH0878620A (ja) 1996-03-22

Similar Documents

Publication Publication Date Title
JP3168901B2 (ja) パワー半導体モジュール
US5424579A (en) Semiconductor device having low floating inductance
JP3429921B2 (ja) 半導体装置
JP3228839B2 (ja) 電力用半導体装置
US6396138B1 (en) Chip array with two-sided cooling
US6255672B1 (en) Semiconductor device
JP6864713B2 (ja) パワーモジュール構造
JP4491244B2 (ja) 電力半導体装置
JPH09153571A (ja) 半導体装置
WO2019244492A1 (ja) 半導体装置
JPH05206449A (ja) 半導体モジュール及びそれを使った電力変換装置
JP2003017658A (ja) 電力用半導体装置
US11996344B2 (en) Semiconductor device
KR102100859B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
JP2003258178A (ja) 半導体装置
JP3220366B2 (ja) 半導体装置
JPH09321216A (ja) 電力用半導体装置
JP4409064B2 (ja) パワー素子を含む半導体装置
JPH11214612A (ja) パワー半導体モジュール
US11887905B2 (en) Semiconductor device
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
JP3226088B2 (ja) 半導体装置
JPH0878619A (ja) 電力用半導体装置
JPH08186193A (ja) 回路基板及びそれを用いた半導体装置
JP3507714B2 (ja) マルチチップモジュール型半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070907

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130907

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term