CN110400794B - 一种功率半导体模块封装结构 - Google Patents

一种功率半导体模块封装结构 Download PDF

Info

Publication number
CN110400794B
CN110400794B CN201810377574.9A CN201810377574A CN110400794B CN 110400794 B CN110400794 B CN 110400794B CN 201810377574 A CN201810377574 A CN 201810377574A CN 110400794 B CN110400794 B CN 110400794B
Authority
CN
China
Prior art keywords
metal layer
layer region
power terminal
chip
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810377574.9A
Other languages
English (en)
Other versions
CN110400794A (zh
Inventor
刘国友
李道会
齐放
李想
王彦刚
罗海辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Semiconductor Co Ltd filed Critical Zhuzhou CRRC Times Semiconductor Co Ltd
Priority to CN201810377574.9A priority Critical patent/CN110400794B/zh
Publication of CN110400794A publication Critical patent/CN110400794A/zh
Application granted granted Critical
Publication of CN110400794B publication Critical patent/CN110400794B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Abstract

本发明公开了一种功率半导体模块封装结构，其特征在于，包括基板；壳体，所述壳体的底部与所述基板的顶部紧固连接；功率半导体模块子单元，其设置在所述壳体与所述基板形成的容纳空间内，用于形成拓扑控制电路结构，所述功率半导体模块子单元包括间隔设置在所述基板上的多个衬板，相对布置的两所述衬板之间通过功率端子组和模块级键合线连接，所述功率端子组的顶部外延伸出所述壳体的顶部。本发明能够成倍增加电流密度，成品率高且可靠性好。

Description

一种功率半导体模块封装结构
技术领域
本发明涉及一种功率半导体模块封装结构，属于半导体器件领域。
背景技术
功率半导体模块为满足用户在功率方面的需求，通常采用并联更多功率芯片方式来增加功率半导体模块的电流等级以提高模块的整体输出功率。随着功率芯片并联数量的增加，使得功率半导体模块在生产工艺过程中和应用过程中会面临各种挑战，如在功率半导体模块生产过程中，由于所封装的功率芯片越多，因此需要各种连接技术来实现芯片并联，从而提高模块的生产工艺的复杂度，导致产品成品率降低。功率半导体模块在工作状态下，由于其内部多个并联芯片之间的电磁特性，热特性，机械特性等复杂度随着芯片并联数量的增加而提高，因此，导致功率半导体模块的可靠性降低。
发明内容
针对上述问题，本发明的目的是提供一种产品成品率高且可靠性好的功率半导体模块封装结构。
为实现上述目的，本发明采取以下技术方案：一种功率半导体模块封装结构，包括基板；壳体，所述壳体与所述基板紧固连接；功率半导体模块子单元，其设置在所述壳体与所述基板形成的容纳空间内，用于形成拓扑控制电路结构，所述功率半导体模块子单元包括间隔设置在所述基板上的多个衬板，相对布置的两所述衬板之间通过功率端子组和模块级键合线连接，所述功率端子组的顶部外延伸出所述壳体的顶部。
在一个具体实施例中，还包括辅助端子，用于将驱动信号引入所述功率半导体模块子单元，并将测试信号引出至外围系统；所述辅助端子的底部引脚与所述衬板连接，所述辅助端子的顶部外延伸出所述壳体的顶部。
在一个具体实施例中，在所述衬板的中部区域设置有芯片组，所述芯片组包括第一芯片；第二芯片，其设在所述第一芯片的一侧，其尺寸大于所述第一芯片的尺寸；所述第一芯片和所述第二芯片均为大尺寸功率芯片，所述第一芯片和所述第二芯片的面积尺寸为标准模块内芯片面积的N倍，N大于等于2；所述第一芯片和所述第二芯片之间通过芯片键合线连接。
在一个具体实施例中，所述芯片组为多个时，多个芯片组之间并联连接。
在一个具体实施例中，所述芯片键合线设置成铝线、铝带、铜线、铜带或铝包铜带。
在一个具体实施例中，所述功率端子组包括阳极功率端子和阴极功率端子，所述阳极功率端子和所述阴极功率端子在竖直方向上均设置成蜿蜒结构，所述阳极功率端子和所述阴极功率端子的顶部呈镜像对称布置，所述阳极功率端子和所述阴极功率端子的底部一侧设置成交叉配合结构，以使所述功率端子组导通不同方向电流时形成低杂散电感。
在一个具体实施例中，所述阳极功率端子和所述阴极功率端子均为预弯折成型功率端子，所述阳极功率端子和所述阴极功率端子均包括安装部，所述安装部的一侧依次连接第一弯折部、竖向连接部、第二弯折部、水平连接部、第三弯折部和和底部引脚部；所述阳极功率端子的底部引脚部包括反向间隔设置的第一引脚和第二引脚，所述阴极功率端子的底部引脚部包括反向间隔设置的第三引脚和第四引脚，所述阴极功率端子的所述第三引脚穿过所述阳极功率端子的底部设置在所述阳极功率端子的一侧，所述阴极功率端子的所述第四引脚设置在所述阴极功率端子的一侧，所述阳极功率端子的所述第一引脚设置在所述阴极功率端子的一侧，所述阳极功率端子的所述第二引脚设置在所述阳极功率端子的一侧。
在一个具体实施例中，在所述衬板上设置有用于控制所述第一芯片工作的驱动信号回路和用于主电流通过的主电流回路。
在一个具体实施例中，所述驱动信号回路包括相对间隔设置在所述衬板第一周向边缘侧的第一金属层区域和第二金属层区域；平行间隔设置在所述衬板第二周向边缘侧的第三金属层区域和第四金属层区域，所述第三金属层区域靠近所述芯片组；跨域设置在所述衬板所述第一周向边缘侧和第二周向边缘侧的第五金属层区域，所述第四金属层区域位于所述第三金属层区域与所述第五金属层区域之间，所述第五金属层区域的始端与所述第二金属层区域的末端间隔对应布置；设置在所述衬板第三周向边缘侧的第六金属层区域，所述第六金属层区域的始端与所述第四金属层区域和所述第五金属层区域的末端间隔对应布置；所述第一金属层区域、所述第二金属层区域、所述第三金属层区域、所述第四金属层区域、所述第五金属层区域和所述第六金属层区域依次通过所述模块级键合线连接，相对设置的两所述衬板之间的所述第一金属层区域和所述第六金属层区域之间通过所述模块级键合线连接，所述第一芯片的控制栅极通过门极键合线与所述第三金属层区域连接并通过所述模块级键合线与所述辅助端子连接。
在一个具体实施例中，所述主电流回路包括设置在所述衬板第四周向边缘侧的第七金属层区域；跨域设置在所述衬板中部区域、第一周向边缘侧和第四周向边缘侧的第八金属层区域；所述第七金属层区域的始端与所述第六金属层区域的末端间隔对应布置，所述第八金属层区域的周侧分别与所述第一金属层区域、所述第二金属层区域、所述第三金属层区域、所述第四金属层区域、所述第六金属层区域和所述第七金属层区域呈对应间隔布置，所述第一芯片和所述第二芯片的底部分别通过焊接、银烧结或铜烧结粘连在所述第八金属层区域上；所述芯片键合线的始端与所述第一芯片连接，所述芯片键合线的末端与所述第七金属层区域连接，所述阳极功率端子的所述第一引脚和所述第二引脚分别对应连接在两所述衬板的两所述第八金属层区域，所述阴极功率端子的所述第三引脚和所述第四引脚分别对应连接在两所述衬板的两所述第七金属层区域。
在一个具体实施例中，所述第四金属层区域和所述第五金属层区域通过所述模块级键合线与所述辅助端子连接形成用于测试信号通过的测试回路。
在一个具体实施例中，所述阳极功率端子和所述阴极功率端子均为预弯折成型功率端子，所述阳极功率端子和所述阴极功率端子均包括安装部，所述安装部的一侧依次连接第一弯折部、竖向连接部、第二弯折部、水平连接部、第三弯折部和两间隔设置的引脚，在每一引脚上均设置有第四弯折部，所述阳极功率端子的两引脚和所述阴极功率端子的两引脚均间隔钎焊或超声焊接在相对布置的两所述衬板的所述第七金属层区域和所述第八金属层区域。
在一个具体实施例中，在所述第一引脚、所述第二引脚、所述第三引脚和所述第四引脚上均设置有第四弯折部。
在一个具体实施例中，在所述第一引脚、所述第二引脚、所述第三引脚和所述第四引脚上靠近对应所述第四弯折部的位置分别设置有用于减小相应功率端子制造和焊接过程中应力的第五弯折部；在所述第一引脚、所述第二引脚、所述第三引脚和所述第四引脚上靠近对应所述第五弯折部的位置分别设置有补偿断面。
在一个具体实施例中，在所述第二金属层区域焊接有贴片型电阻。
在一个具体实施例中，功率半导体模块子单元为多个时，多个功率半导体模块子单元之间并联连接。
本发明由于采取以上技术方案，其具有以下优点：1、本发明在第八金属层区域的作用下，第一芯片和第二芯片有效区域面积呈几何倍数增大，同时能够提高电流密度，第一芯片和第二芯片的电流等级分别呈倍数增加。2、本发明在第一芯片的作用下，功率半导体模块子单元的整体热阻会降低15％以上，且功率半导体模块子单元内键合的芯片数量减少，简化生产工艺，提高生产效率。3、本发明功率端子组采用交叉焊接引脚至两不同衬板上，不仅能够优化功率端子组的应力分布，而且能够简化阳极功率端子和阴极功率端子的结构和制造过程，经济性好，在功率端子组的焊接过程中，能够提高功率半导体模块的组装效率。4、本发明功率端子连通不同方向的电流，能够有效降低功率半导体模块整体的杂散电感，优化半导体器件的开关特性，从而提高功率半导体模块整体的可靠性。5、本发明设置多个功率半导体模块子单元，多个功率半导体模块子单元并联连接，能够形成不同功率等级和拓扑结构的功率半导体模块，进而能够形成系列化大面积功率半导体模块和标准化的功率半导体模块生产平台。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚的说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍：
图1是本发明功率半导体模块封装结构的一个具体实施例的结构示意图；
图2是本发明所述衬板的结构示意图；
图3是本发明所述功率半导体模块子单元的结构示意图；
图4是本发明所述功率端子组和两所述衬板组装结构的结构示意图；
图5是本发明所述阳极功率端子和所述阴极功率端子交叉结构的结构示意图；
图6是本发明所述阳极功率端子和所述阴极功率端子交叉结构另一方向的结构示意图；
图7是本发明所述壳体与所述基板的结构示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
如图1～3所示，本发明提出的功率半导体模块封装结构，包括基板1；壳体2，壳体2与基板1密封紧固连接；功率半导体模块子单元3，其设置在壳体2与基板1形成的容纳空间内，用于形成拓扑控制电路结构。功率半导体模块子单元3包括相对间隔设置在基板1上的多个衬板31，在衬板31上设置有用于引入外部驱动信号的辅助端子32。相对布置的两衬板31之间通过功率端子组33和模块级键合线4连接，辅助端子32和功率端子组33的顶部外延伸出壳体2的顶部。其中，功率端子组33能够在导通不同方向电流时形成低杂散电感。
在一个优选的实施例中，如图1所示，辅助端子32为多个时，多个辅助端子32呈间隔布置，每一辅助端子32的底部均通过引脚321连接在衬板31上，能够将驱动信号引入功率半导体模块子单元，并将测试信号引出至外围系统。
在一个具体实施例中，如图2～4所示，在衬板31的中部区域设置有芯片组5，芯片组5包括第一芯片51和第二芯片52，第一芯片51和第二芯片52通过焊接、银烧结或铜烧结连接在衬板31上，能够提高第一芯片51和第二芯片52焊层的可靠性。第一芯片51和第二芯片52之间通过芯片键合线53连接。
在一个具体实施例中，第一芯片51的尺寸大于第二芯片52的尺寸。第一芯片51和第二芯片52均为大尺寸功率芯片，第一芯片51和第二芯片52的面积尺寸为标准模块内芯片面积(已有技术)的N倍，N大于等于2，第一芯片51和第二芯片52的尺寸面积均是相对原有标准模块尺寸面积倍数增加，能够大幅度增加电流密度，成倍提高第一芯片51或第二芯片52的电流等级。
在一个优选的实施例中，第一芯片51为IGBT芯片，第二芯片52为半导体二极管芯片，第一芯片51与第二芯片52的数目相同。
在一个优选的实施例中，第一芯片51的控制栅极设置成边角栅，能够满足第一芯片51的封装需求。
在一个具体实施例中，如图3～6所示，功率端子组33包括预弯折成型的阳极功率端子331和阴极功率端子332。阳极功率端子331和阴极功率端子332竖直方向上均设置成蜿蜒结构。阳极功率端子331和阴极功率端子332的顶部呈镜像对称布置，阳极功率端子331和阴极功率端子332的底部一侧设置成交叉结构。阳极功率端子331和阴极功率端子332交叉结构，不仅能够简化阳极功率端子331和阴极功率端子332自身的结构，而且以使在通入不同方向的主电流时，阳极功率端子331和阴极功率端子332产生的电感相互抵消，形成低杂散电感功率端子结构，从而优化半导体器件的开关性能，提高模块整体的可靠性。
在一个具体实施例中，如图3～6所示，阳极功率端子331和阴极功率端子332均包括安装部301，安装部301的一侧依次连接第一弯折部302、竖向连接部303、第二弯折部304、水平连接部305、第三弯折部306和底部引脚部。阳极功率端子331的底部引脚部包括反向间隔设置的第一引脚3311和第二引脚3312。阴极功率端子332的底部引脚部包括反向间隔设置的第三引脚3321和第四引脚3322。在第一引脚3311、第二引脚3312、第三引脚3321和第四引脚3322上均设置有第四弯折部307。其中，通过第二弯折部304、第三弯折部306和第四弯折部307的弯折顺序能够调整整个功率母排的高度和精度。阴极功率端子332的第三引脚3321穿过阳极功率端子331的底部设置在阳极功率端子332的一侧，阴极功率端子332的第四引脚3322设置在阴极功率端子332的一侧。阳极功率端子331的第一引脚3311设置在阴极功率端子332的一侧，阳极功率端子331的第二引脚3312设置在阳极功率端子331的一侧。
在一个优选的实施例中，如图3～6所示，在第一引脚3311、第二引脚3312、第三引脚3321和第四引脚3322上靠近对应第四弯折部307的位置分别设置有第五弯折部308，能够减小阳极功率端子331和阴极功率端子332制造和焊接过程中所承受的应力。
在一个优选的实施例中，如图3、图5、图6所示，在第一引脚3311、第二引脚3312、第三引脚3321和第四引脚3322上靠近对应第五弯折部308的位置分别设置有补偿断面309，能够优化和平衡阳极功率端子331和阴极功率端子332电流回路中电阻和杂散系数。
在一个具体实施例中，如图3～7所示，在安装部301上设置有固定孔3011，能够将阳极功率端子331和阴极功率端子332固定在壳体2上。
在一个具体实施例中，如图3～7所示，固定孔3011为腰型或椭圆形，能够满足阳极功率端子331和阴极功率端子332的制造要求，同时能够防止阳极功率端子331和阴极功率端子332在键合时产生误差。
在一个具体实施例中，在衬板31上设置有用于控制第一芯片51工作的驱动信号回路。如图2所示，驱动信号回路包括相对间隔设置在衬板31第一周向边缘侧的第一金属层区域311和第二金属层区域312；平行间隔设置在衬板31第二周向边缘侧的第三金属层区域313和第四金属层区域314，第三金属层区域314靠近芯片组5；跨域设置在衬板31第一周向边缘侧和第二周向边缘侧的第五金属层区域315，第四金属层区域314位于第三金属层区域313与第五金属层区域315之间，第五金属层区域315的始端与第二金属层区域312的末端间隔对应布置；设置在衬板31第三周向边缘侧的第六金属层区域316，第六金属层区域316的始端与第五金属层区域315和第四金属层区域314的末端间隔对应布置。
其中，第一金属层区域311、第二金属层区域312、第三金属层区域313、第四金属层区域314、第五金属层区域315和第六金属层区域316依次通过模块级键合线4连接，相对设置的两衬板31之间的第一金属层区域311和第六金属层区域316之间通过模块级键合线4连接。第一芯片51的控制栅极通过门极键合线6与第三金属层区域313连接并通过模块级键合线4与辅助端子32(如图1所示)连接。
在一个具体实施例中，第四金属层区域314和第五金属层区域315通过模块级键合线4与辅助端子32连接形成测试回路，能够将测试信号引出至外围系统。
在一个具体实施例中，在衬板31上设置有用于主电流通过的主电流回路。如图3、图4所示，主电流回路包括设置在衬板31第四周向边缘侧的第七金属层区域317和跨域设置在衬板31中部区域、第一周向边缘侧和第四周向边缘侧的第八金属层区域318。第七金属层区域317的始端与第六金属层区域316的末端间隔对应布置。第八金属层区域318的周侧分别与第一金属层区域311、第二金属层区域312、第三金属层区域313、第四金属层区域314、第六金属层区域316和第七金属层区域317呈对应间隔布置。
其中，第一芯片51和第二芯片52的底部分别通过焊接、银烧结或铜烧结粘连在第八金属层区域318上。芯片键合线53的始端与第一芯片51连接，芯片键合线53的末端与第七金属层区域317连接。阳极功率端子331的第一引脚3311和第二引脚3312分别对应连接在两衬板31的两第八金属层区域318，阴极功率端子332的第三引脚3321和第四引脚3322分别对应连接在两衬板31的两第七金属层区域317上。
在一个具体实施例中，如图1、图3所示，功率半导体模块子单元3的数目为一个或多个。功率半导体模块子单元3的数目为多个时，多个功率半导体模块子单元3之间并联连接，能够根据功率半导体模块子单元3的数目组成不同功率等级和不同拓扑结构的功率半导体模块封装结构。
在一个具体实施例中，衬板31采用活性金属钎焊技术(AMB)、直接键合铜技术(DBC)或直接键合铝技术(DBA)制成。
在一个具体实施例中，如图2所示，在衬板31的第二金属层区域312焊接有贴片型电阻7，能够保护第一芯片51和第二芯片52。
在一个具体实施例中，芯片组5的数目可以为一个或多个。芯片组5为多个时(如图1～4所示)，多个芯片组5之间并联连接，能够提高整个功率半导体模块的输出电流和功率。
在一个具体实施例中，芯片键合线53设置成铝线、铝带、铜线、铜带或铝包铜带。
在一个具体实施例中，衬板31包括陶瓷绝缘层，在陶瓷绝缘层的底部表面也设置有金属层区域。其中，陶瓷绝缘层能够满足模块耐压和可靠性要求。
在一个优选的实施例中，衬板31为陶瓷衬板。其陶瓷绝缘层为氮化铝层或氮化硅层。根据不同绝缘电压的等级需求，可以选用不同厚度的陶瓷材料。
在一个具体实施例中，金属层为铜层、铝层或适应不同芯片键合工艺的镀层。
在一个具体的实施例中，基板1、衬板31以及第一芯片51和第二芯片52的焊层均采用相同材料制成且厚度相同，由于第一芯片51和第二芯片52的面积尺寸增大，因此，使得半导体模块单位面积下的功率密度降低，热阻降低，从而能够实现半导体模块整体热阻比标准模块内芯片的热阻降低15％以上。
在一个具体实施例中，如图7所示，壳体2包括与基板1密封紧固连接的壳体边框21，在壳体边框21上设置有插槽，在插槽内穿设有插条22。插槽与阳极功率端子331或阴极功率端子332共同形成固定插条结构。在壳体边框21的顶部紧固设置有壳体盖23。阳极功率端子331和阴极功率端子332的顶部安装部202对应外延伸出壳体盖23。
如图1、图7所示，本发明壳体2适用于预弯曲成型功率端子的安装。阳极功率端子331的第一引脚3311和第二引脚3312以及阴极功率端子332的第三引脚3321和第四引脚3322通过钎焊或超声焊接至衬板31上(如图3、图4所示)，壳体边框21按照对应安装位置装配，通过螺钉和封装胶与基板1固定在一起。然后插条22插入壳体边框21预留的插槽内，插槽同阳极功率端子331和阴极功率端子332共同形成固定插条结构。壳体盖23通过封装胶和壳体边框21粘结，阳极功率端子331和阴极功率端子332的顶部安装部301通过壳体盖23预留的指定位置外延伸出，封装胶通过插条22上的预留孔或是壳体盖23上的预留孔注入，从而完成功率半导体模块封装结构的封装。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (13)

1.一种功率半导体模块封装结构，其特征在于，包括
基板；
壳体，所述壳体与所述基板紧固连接；
功率半导体模块子单元，其设置在所述壳体与所述基板形成的容纳空间内，用于形成拓扑控制电路结构，所述功率半导体模块子单元包括间隔设置在所述基板上的多个衬板，相对设置的两所述衬板之间通过功率端子组和模块级键合线连接，所述功率端子组的顶部外延伸出所述壳体的顶部；以及，
辅助端子，用于将驱动信号引入所述功率半导体模块子单元，并将测试信号引出至外围系统；
在所述衬板的中部区域设置有芯片组，所述芯片组包括第一芯片，在衬板上设置有用于控制所述第一芯片工作的驱动信号回路；
所述驱动信号回路包括相对间隔设置在所述衬板第一周向边缘侧的第一金属层区域和第二金属层区域；
在所述第二金属层区域焊接有贴片型电阻；
所述驱动信号回路还包括：
平行间隔设置在所述衬板第二周向边缘侧的第三金属层区域和第四金属层区域，所述第三金属层区域靠近所述芯片组；
跨域设置在所述衬板所述第一周向边缘侧和第二周向边缘侧的第五金属层区域，所述第四金属层区域位于所述第三金属层区域与所述第五金属层区域之间，所述第五金属层区域的始端与所述第二金属层区域的末端间隔对应布置；
设置在所述衬板第三周向边缘侧的第六金属层区域，所述第六金属层区域的始端与所述第四金属层区域和所述第五金属层区域的末端间隔对应布置；
所述第一金属层区域、所述第二金属层区域、所述第三金属层区域、所述第四金属层区域、所述第五金属层区域和所述第六金属层区域依次通过所述模块级键合线连接，相对设置的两所述衬板之间的所述第一金属层区域和所述第六金属层区域之间通过所述模块级键合线连接，所述第一芯片的控制栅极通过门极键合线与所述第三金属层区域连接并通过所述模块级键合线与所述辅助端子连接。
2.根据权利要求1所述的一种功率半导体模块封装结构，其特征在于，所述辅助端子的底部引脚与所述衬板连接，所述辅助端子的顶部外延伸出所述壳体的顶部。
3.根据权利要求1或2所述的一种功率半导体模块封装结构，其特征在于，所述芯片组还包括第二芯片，其设在所述第一芯片的一侧，其尺寸大于所述第一芯片的尺寸；
所述第一芯片和所述第二芯片均为大尺寸功率芯片，所述第一芯片和所述第二芯片的面积尺寸为标准模块内芯片面积的N倍，N大于等于2；所述第一芯片和所述第二芯片之间通过芯片键合线连接。
4.根据权利要求3所述的一种功率半导体模块封装结构，其特征在于，所述芯片组为多个时，多个芯片组之间并联连接。
5.根据权利要求3所述的一种功率半导体模块封装结构，其特征在于，所述芯片键合线设置成铝线、铝带、铜线、铜带或铝包铜带。
6.根据权利要求3所述的一种功率半导体模块封装结构，其特征在于，所述功率端子组包括阳极功率端子和阴极功率端子，所述阳极功率端子和所述阴极功率端子在竖直方向上均设置成蜿蜒结构，所述阳极功率端子和所述阴极功率端子的顶部呈镜像对称布置，所述阳极功率端子和所述阴极功率端子的底部一侧设置成交叉配合结构，以使所述功率端子组导通不同方向电流时形成低杂散电感。
7.根据权利要求6所述的一种功率半导体模块封装结构，其特征在于，所述阳极功率端子和所述阴极功率端子均为预弯折成型功率端子，所述阳极功率端子和所述阴极功率端子均包括安装部，所述安装部的一侧依次连接第一弯折部、竖向连接部、第二弯折部、水平连接部、第三弯折部和底部引脚部；所述阳极功率端子的底部引脚部包括反向间隔设置的第一引脚和第二引脚，所述阴极功率端子的底部引脚部包括反向间隔设置的第三引脚和第四引脚，所述阴极功率端子的所述第三引脚穿过所述阳极功率端子的底部设置在所述阳极功率端子的一侧，所述阴极功率端子的所述第四引脚设置在所述阴极功率端子的一侧，所述阳极功率端子的所述第一引脚设置在所述阴极功率端子的一侧，所述阳极功率端子的所述第二引脚设置在所述阳极功率端子的一侧。
8.根据权利要求7所述的一种功率半导体模块封装结构，其特征在于，在所述衬板上设置有用于主电流通过的主电流回路。
9.根据权利要求8所述的一种功率半导体模块封装结构，其特征在于，所述主电流回路包括
设置在所述衬板第四周向边缘侧的第七金属层区域；
跨域设置在所述衬板中部区域、第一周向边缘侧和第四周向边缘侧的第八金属层区域；
所述第七金属层区域的始端与所述第六金属层区域的末端间隔对应布置，所述第八金属层区域的周侧分别与所述第一金属层区域、所述第二金属层区域、所述第三金属层区域、所述第四金属层区域、所述第六金属层区域和所述第七金属层区域呈对应间隔布置，所述第一芯片和所述第二芯片的底部分别通过焊接、银烧结或铜烧结粘连在所述第八金属层区域上；
所述芯片键合线的始端与所述第一芯片连接，所述芯片键合线的末端与所述第七金属层区域连接，所述阳极功率端子的所述第一引脚和所述第二引脚分别对应连接在两所述衬板的两所述第八金属层区域，所述阴极功率端子的所述第三引脚和所述第四引脚分别对应连接在两所述衬板的两所述第七金属层区域。
10.根据权利要求1所述的一种功率半导体模块封装结构，其特征在于，所述第四金属层区域和所述第五金属层区域通过所述模块级键合线与所述辅助端子连接形成用于测试信号通过的测试回路。
11.根据权利要求7所述的一种功率半导体模块封装结构，其特征在于，在所述第一引脚、所述第二引脚、所述第三引脚和所述第四引脚上均设置有第四弯折部。
12.根据权利要求11所述的一种功率半导体模块封装结构，其特征在于，在所述第一引脚、所述第二引脚、所述第三引脚和所述第四引脚上靠近对应所述第四弯折部的位置分别设置有用于减小相应功率端子制造和焊接过程中应力的第五弯折部；在所述第一引脚、所述第二引脚、所述第三引脚和所述第四引脚上靠近对应所述第五弯折部的位置分别设置有补偿断面。
13.根据权利要求1所述的一种功率半导体模块封装结构，其特征在于，功率半导体模块子单元为多个时，多个功率半导体模块子单元之间并联连接。
CN201810377574.9A 2018-04-25 2018-04-25 一种功率半导体模块封装结构 Active CN110400794B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810377574.9A CN110400794B (zh) 2018-04-25 2018-04-25 一种功率半导体模块封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810377574.9A CN110400794B (zh) 2018-04-25 2018-04-25 一种功率半导体模块封装结构

Publications (2)

Publication Number Publication Date
CN110400794A CN110400794A (zh) 2019-11-01
CN110400794B true CN110400794B (zh) 2021-09-07

Family

ID=68322062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810377574.9A Active CN110400794B (zh) 2018-04-25 2018-04-25 一种功率半导体模块封装结构

Country Status (1)

Country Link
CN (1) CN110400794B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111162051B (zh) * 2019-12-23 2021-08-03 湖南国芯半导体科技有限公司 功率端子、功率模块封装结构及封装方法
CN113035787B (zh) * 2019-12-25 2024-04-19 株洲中车时代半导体有限公司 一种逆导型功率半导体模块封装结构及其封装方法
CN113035847A (zh) * 2019-12-25 2021-06-25 株洲中车时代半导体有限公司 一种功率半导体模块低电感封装结构及封装方法
CN113053850A (zh) * 2021-03-16 2021-06-29 苏州悉智科技有限公司 功率模块封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097416A (zh) * 2010-11-04 2011-06-15 嘉兴斯达微电子有限公司 一种新型封装结构的大功率模块
CN102254892A (zh) * 2011-08-10 2011-11-23 嘉兴斯达微电子有限公司 一种薄型大功率半导体模块
CN104617071A (zh) * 2015-01-19 2015-05-13 株洲南车时代电气股份有限公司 功率端子组及功率电子模块
CN105957860A (zh) * 2016-05-03 2016-09-21 扬州国扬电子有限公司 一种设有绝缘隔板的功率模块

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3228839B2 (ja) * 1994-09-07 2001-11-12 株式会社日立製作所 電力用半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097416A (zh) * 2010-11-04 2011-06-15 嘉兴斯达微电子有限公司 一种新型封装结构的大功率模块
CN102254892A (zh) * 2011-08-10 2011-11-23 嘉兴斯达微电子有限公司 一种薄型大功率半导体模块
CN104617071A (zh) * 2015-01-19 2015-05-13 株洲南车时代电气股份有限公司 功率端子组及功率电子模块
CN105957860A (zh) * 2016-05-03 2016-09-21 扬州国扬电子有限公司 一种设有绝缘隔板的功率模块

Also Published As

Publication number Publication date
CN110400794A (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
CN110400794B (zh) 一种功率半导体模块封装结构
US9490200B2 (en) Semiconductor device
US20200303278A1 (en) Semiconductor power device with corresponding package and related manufacturing process
JP4950280B2 (ja) 高電力密度装置用、特にｉｇｂｔおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ
CN110867416B (zh) 一种功率半导体模块封装结构
US20070181908A1 (en) Electronic module and method of producing the electronic module
US10879222B2 (en) Power chip integration module, manufacturing method thereof, and double-sided cooling power module package
US8664755B2 (en) Power module package and method for manufacturing the same
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
CN101183673A (zh) 堆叠式多芯片半导体封装结构及封装方法
CN103779343A (zh) 功率半导体模块
CN116613156A (zh) 一种碳化硅功率模块的封装结构
US7750445B2 (en) Stacked synchronous buck converter
CN220895500U (zh) 一种半导体功率模块
JPH07221264A (ja) パワー半導体モジュール及びそれを用いたインバータ装置
CN220796724U (zh) 一种双面半桥功率模块
EP4261878A1 (en) Multi-chip device with gate redistribution structure
CN220400580U (zh) 高效散热单元式分立器件
CN212725301U (zh) 一种封装结构
CN219917170U (zh) 一种半桥模块
CN220796734U (zh) 一种半桥功率模块封装结构
US20230361009A1 (en) Semiconductor package having an embedded electrical conductor connected between pins of a semiconductor die and a further device
JP2004039807A (ja) 半導体パワーモジュール
CN117352398A (zh) 一种多芯片的封装方法以及多芯片封装体
CN111968967A (zh) 一种封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200928

Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Applicant after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Applicant before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

GR01 Patent grant
GR01 Patent grant