CN117352398A - 一种多芯片的封装方法以及多芯片封装体 - Google Patents

一种多芯片的封装方法以及多芯片封装体 Download PDF

Info

Publication number
CN117352398A
CN117352398A CN202311256755.3A CN202311256755A CN117352398A CN 117352398 A CN117352398 A CN 117352398A CN 202311256755 A CN202311256755 A CN 202311256755A CN 117352398 A CN117352398 A CN 117352398A
Authority
CN
China
Prior art keywords
chip
mounting
plastic package
piece
mounting piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311256755.3A
Other languages
English (en)
Inventor
李天海
宋关强
李俞虹
王红昌
赵为
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chip Interconnection Technology Co Ltd
Original Assignee
Sky Chip Interconnection Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sky Chip Interconnection Technology Co Ltd filed Critical Sky Chip Interconnection Technology Co Ltd
Priority to CN202311256755.3A priority Critical patent/CN117352398A/zh
Publication of CN117352398A publication Critical patent/CN117352398A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请公开了一种多芯片的封装方法以及多芯片封装体，多芯片的封装方法包括：获取到塑封板件，塑封板件包括安装件、第一芯片、第二芯片以及塑封层，第一芯片正向贴装在安装件上，第二芯片反向贴装在安装件上，且第一芯片与第二芯片位于同一水平面上，塑封层包裹安装件、第一芯片以及第二芯片；在塑封板件的相对两侧分别设置多个连接件，以连接第一芯片、第二芯片以及安装件，得到多芯片封装体。通过上述方式，本申请能够减小多芯片封装体内的部件传输距离以及热传导距离，提高多芯片封装体散热能力。

Description

一种多芯片的封装方法以及多芯片封装体
技术领域
本申请应用于芯片封装的技术领域，特别是一种多芯片的封装方法以及多芯片封装体。
背景技术
芯片封装是安装半导体集成电路芯片用的外壳，起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁。
现有的芯片的半桥封装方案多采用传统的引线键合方式，尽管该技术提供了可靠的电气连接，但也存在一些限制。
由于引线的存在，导致信号传输存在延迟，对高速信号传输和时序要求较高的应用产生不利影响，且引线增加了热传导路径的长度，导致散热能力有限。
发明内容
本申请提供了一种多芯片的封装方法以及多芯片封装体，以解决芯片封装中信号传输延迟以及散热能力有限的问题。
为解决上述技术问题，本申请提供了一种多芯片的封装方法，包括：获取到塑封板件，塑封板件包括安装件、第一芯片、第二芯片以及塑封层，第一芯片正向贴装在安装件上，第二芯片反向贴装在安装件上，且第一芯片与第二芯片位于同一水平面上，塑封层包裹安装件、第一芯片以及第二芯片；在塑封板件的相对两侧分别设置多个连接件，以连接第一芯片、第二芯片以及安装件，得到多芯片封装体。
其中，获取到塑封板件的步骤包括：获取到第一安装件，在第一安装件的一侧正向贴装第一芯片，并对第一安装件安装有第一芯片的一侧进行塑封；在第一安装件远离第一芯片的一侧反向贴装第二芯片；其中，第二芯片与第一芯片同水平面设置；对第一安装件形成有第二芯片的一侧进行塑封，得到塑封板件。
其中，第一安装件包括第一安装部、垂直部以及第二安装部，垂直部与第一安装部的边缘垂直设置，第二安装部与垂直部远离第一安装部的一侧垂直设置，且第一安装部与第二安装部相对于垂直部的延伸方向相反；在第一安装件的一侧安装第一芯片的步骤包括：在第一安装部靠近垂直部的一侧正向贴装第一芯片；在第一安装件远离第一芯片的一侧安装第二芯片的步骤包括：在第二安装部靠近垂直部的一侧反向贴装第二芯片。
其中，第一安装件包括金属板件；在第一安装件的一侧安装第一芯片的步骤包括：在第一安装件的一侧制备第一安装槽，并将第一芯片正向贴装在第一安装槽内；在第一安装件远离第一芯片的一侧安装第二芯片的步骤包括：在第一安装件远离第一安装槽的一侧制备第二安装槽；其中，第二安装槽与第一安装槽的位置不相同；将第二芯片反向贴装在第二安装槽内。
其中，获取到塑封板件的步骤包括：获取到两个第二安装件，第二安装件上形成有第三安装槽；将第一芯片以及第二芯片分别安装在对应的第二安装件的第三安装槽内；将两个第二安装件放置在同一水平面上进行双面塑封，得到塑封板件，其中，两个的第二安装件互为反向设置。
其中，获取到塑封板件的步骤包括：获取到第三安装件，第三安装件上形成有第一通孔以及第二通孔；将第一芯片正向贴装在第一通孔内，以及将第二芯片反向贴装在第二通孔内，并对第三安装件的相对两侧进行塑封，得到塑封板件。
其中，将第一芯片以及第二芯片互为反向安装于对应的通孔内，并对第三安装件的相对两侧进行塑封，得到塑封板件的步骤包括：将第三安装件贴合放置于临时载板上；将第一芯片正向贴装在第一通孔内，直至接触临时载板，以及将第二芯片反向贴装在第二通孔内，直至接触临时载板，并对第三安装件远离临时载板的一侧塑封；去除临时载板，以裸露第三安装件的一侧，并对第三安装件裸露的一侧塑封，得到塑封板件。
其中，在塑封板件的相对两侧分别设置多个连接件，以连接第一芯片、第二芯片以及安装件，得到多芯片封装体的步骤包括：分别对塑封板件的相对两侧进行钻孔，以裸露第一芯片、第二芯片以及安装件；对塑封板件的相对两侧进行电镀处理以及蚀刻处理，以在塑封板件的相对两侧形成多个连接件，得到多芯片封装体。
其中，多芯片的封装方法还包括：在多芯片封装体的至少一侧压合刚性板件。
为解决上述技术问题，本申请还提供了一种多芯片封装体，多芯片封装体由上述任一项的多芯片的封装方法制备得到，包括：塑封板件，封板件包括安装件、第一芯片、第二芯片以及塑封层，第一芯片正向贴装在安装件上，第二芯片反向贴装在安装件上，且第一芯片与第二芯片位于同一水平面上，塑封层包裹安装件、第一芯片以及第二芯片；多个连接件，多个连接件分别设置在塑封板件的相对两侧，以连接第一芯片、第二芯片以及安装件。
为解决上述技术问题，本申请的多芯片的封装方法通过将两芯片互为反向安装于安装件的同一水平面上，再利用连接件实现芯片之间的连接，能够避免引线键合的连接方式，利用连接件的连接设置以及反向安装的相对位置缩短第一芯片与第二芯片之间的传输长度以及热传导路径的长度，减少信号传输延迟，有效降低产品寄生电感、电阻，并减少对高速信号传输和时序的不利影响，且本实施例还会利用连接件的设置提高多芯片封装体的散热能力。
附图说明
图1是本申请提供的多芯片的封装方法第一实施例的流程示意图；
图2是本申请提供的多芯片封装体一实施方式的引脚结构示意图；
图3是本申请提供的塑封板件制备方法第一实施例的流程示意图；
图4是图3实施例的塑封板件一实施方式的制备流程的结构示意图；
图5是本申请提供的塑封板件制备方法第二实施例的流程示意图；
图6是图5实施例的塑封板件一实施方式的制备流程的结构示意图；
图7是本申请提供的塑封板件制备方法第三实施例的流程示意图；
图8是图7实施例的塑封板件一实施方式的制备流程的结构示意图；
图9是本申请提供的塑封板件制备方法第四实施例的流程示意图；
图10是图9实施例的塑封板件一实施方式的制备流程的结构示意图；
图11是本申请提供的多芯片的封装方法第二实施例的流程示意图；
图12是图11实施例的多芯片的封装方法一实施方式的制备流程的结构示意图；
图13是本申请提供的多芯片封装体一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本申请保护的范围。
需要说明，若本申请实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本申请实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。
请参阅图1，图1是本申请提供的多芯片的封装方法第一实施例的流程示意图。
步骤S11：获取到塑封板件，塑封板件包括安装件，第一芯片、第二芯片以及塑封层，第一芯片正向贴装在安装件上，第二芯片反向贴装在安装件上，且第一芯片与第二芯片位于同一水平面上，塑封层包裹安装件、第一芯片以及第二芯片。
第一芯片以及第二芯片互为反向安装于安装件上，即一个正向贴装一个倒装，且第一芯片以及第二芯片安装于安装件的同一水平面上，使得第一芯片以及第二芯片在安装件上的位置等高，安装方向相反，能够极大程度上缩小两颗芯片之间的互联路径，从而有效降低两颗芯片之间的寄生电感以及电阻。
塑封层可以包括环氧树脂类、涤纶树脂(PET)、聚酰亚胺、聚酰亚胺类、聚碳酸脂(PC)、双马来酰亚胺三嗪(Bismaleimide Triazine，BT)类、陶瓷基类等绝缘材料中的一种或多种。
安装件的结构设置可以包括多种。在一个具体的应用场景中，可以通过在金属板件的相对两侧分别制备出两个开口相反的凹槽，并在塑封后将金属板件的两凹槽分离，从而得到安装件。在一个具体的应用场景中，也可以将其上设置有第一通孔以及第二通孔的金属板件作为安装件。在一个具体的应用场景中，还可以直接将两个金属件分别作为两芯片的安装件，金属件的结构可以包括但不限于板状、“L”型、内凹型等多种结构。安装件的结构设置，在此不做限定。
步骤S12：在塑封板件的相对两侧分别设置多个连接件，以连接第一芯片、第二芯片以及安装件，得到多芯片封装体。
多个连接件用于实现第一芯片、第二芯片以及安装件之间的连接，而具体的每个连接件之间的连接对象可以基于实际需求进行设置，在此不做限定。
在一个具体的应用场景中，可以通过对塑封板件的相对两侧依次进行钻孔电镀蚀刻，来制备连接第一芯片、第二芯片以及安装件的多个连接件。在一个具体的应用场景中，也可以直接获取金属连接件，通过在塑封板件的相对两侧进行开槽，然后将金属连接件焊接或导电胶粘结在槽内，以实现第一芯片、第二芯片以及安装件之间的连接。具体的连接件的制备形式在此不做限定。
本步骤通过在塑封板件的相对两侧分别设置连接件来实现连接功能，能够扩大多芯片封装体的散热面积，提高散热效率以降低功耗。
请参阅图2，图2是本申请提供的多芯片封装体一实施方式的引脚结构示意图。
本实施方式的多芯片封装体20包括10个引脚。D1、S1以及G1分别为第一芯片的漏极、源极以及栅极。D2、S2以及G2分别为第二芯片的漏极、源极以及栅极。
本实施方式把S1/D2功能脚位单独分出来一个Pin，方便多芯片封装体20应用时检测。由于本实施例的第一芯片与第二芯片一正一反安装，使两颗芯片的D2/S1之间串联线路最短，降低寄生参数以及内阻，提高多芯片封装体20性能。
本实施例将芯片倒装安装，可以实现源极在底部的功能，能够使得源极焊盘最大面积的连接到电路板上，更方便应用端布线，且本实施例的封装使G极居中，G极引脚被移到中心位置以便于多个芯片并联。且由于D1-S2极在不同侧，爬电距离增大，多个器件的G极可以连接到同一层电路板上。且芯片D极可以贴在安装件上，可降低多芯片封装体的内阻。
通过上述步骤，本实施例的多芯片的封装方法通过将两芯片互为反向安装于安装件的同一水平面上，再利用连接件实现芯片之间的连接，能够避免引线键合的连接方式，利用连接件的连接设置以及反向安装的相对位置缩短第一芯片与第二芯片之间的传输长度以及热传导路径的长度，减少信号传输延迟，有效降低产品寄生电感、电阻，并减少对高速信号传输和时序的不利影响，且本实施例还会利用连接件的设置提高多芯片封装体的散热能力。
请参阅图3-4，图3是本申请提供的塑封板件制备方法第一实施例的流程示意图。图4是图3实施例的塑封板件一实施方式的制备流程的结构示意图。
步骤S111：获取到第一安装件，在第一安装件的一侧正向贴装第一芯片，并对第一安装件安装有第一芯片的一侧进行塑封。
请参阅图4的4a，本实施方式的第一安装件110可以包括第一安装部111、垂直部112以及第二安装部113。其中，垂直部112与第一安装部111的边缘垂直设置，第二安装部113与垂直部112远离第一安装部111的一侧垂直设置，且第一安装部111与第二安装部113相对于垂直部112的延伸方向相反。
第一安装件110可以包括铜、铝、银或合金等金属材质，金属材质的第一安装件110可以对芯片进行一定程度的散热。
请进一步参阅图4的4b，在第一安装件110的靠近垂直部112的一侧正向贴装第一芯片121，并对第一安装件110形成有第一芯片121的一侧进行塑封，形成第一塑封层131，第一塑封层131填充满第一芯片121与第一安装件110之间的空隙，并包裹第一芯片121以及第一安装件110形成有第一芯片121的一侧。
第一芯片121可以焊接或导电胶粘贴在第一安装件110的第一安装部111上，可以与第一安装件110电连接。
步骤S112：在第一安装件远离第一芯片的一侧反向贴装第二芯片；其中，第二芯片与第一芯片同水平面安装。
请进一步参阅图4的4c，在第一安装件110远离第一芯片121的一侧反向贴装第二芯片122，具体地，在第二安装部113上焊接或导电胶粘结第二芯片122，使得第二芯片122与第一芯片121反向且同水平面安装。
由于本实施例的第二芯片122与第一芯片121反向且同水平面安装，因此垂直部112的高度可以与第一芯片121以及第二芯片122的高度相同，从而使得第一芯片121以及第二芯片122分别安装在第一安装部111以及第二安装部113上后，即可实现反向且同水平面安装。
在一个具体的应用场景中，当第一安装部111与第二安装部113之间需要进行电气分离时，可以对垂直部112进行钻孔、控深或蚀刻等分离工艺，以将垂直部112的两端分离，进而使得第一安装部111与第二安装部113之间电气分离。
步骤S113：对第一安装件形成有第二芯片的一侧进行塑封，得到塑封板件。
请进一步参阅图4的4d，对第一安装件110形成有第二芯片122的一侧进行塑封，得到塑封板件100。
本次塑封可以与第一塑封层131接触，从而与第一塑封层131结合形成包裹第一安装件110相对两侧的塑封层130。
通过上述制备方式，能够得到其中两芯片互为反向安装于安装件的同一水平面上的塑封板件，从而缩短第一芯片与第二芯片之间的传输长度以及热传导路径的长度，减少信号传输延迟，有效降低产品寄生电感、电阻，并减少对高速信号传输和时序的不利影响。
请参阅图5-6，图5是本申请提供的塑封板件制备方法第二实施例的流程示意图。图6是图5实施例的塑封板件一实施方式的制备流程的结构示意图。
步骤S121：获取到第一安装件。
请参阅图6中的6a，本实施例的第一安装件210为金属板件。
获取到金属板件，金属板件可以包括铜板件、铝板件、银板件、金板件、镍板件、铁板件或合金板件等金属型板件。金属板件的厚度可以大于或等于100um，具体可以包括但不限于100um、120um、150um、160um、200um、250um、270um、300um、350um或400um等。金属板件可以进行一定程度的散热。
其中，由于本实施例的芯片需要安装在第一安装件210内，因此金属板件的厚度可以大于芯片的厚度。
步骤S122：在第一安装件的一侧制备第一安装槽，并将第一芯片安装在第一安装槽内。
请参阅图6中的6b，在第一安装件210的一侧制备第一安装槽211，并将第一芯片221正向贴装在第一安装槽211内。
在一个具体的应用场景中，可以通过在第一安装件210的一侧依次进行贴膜、曝光显影以及蚀刻，从而在第一安装件210的一侧制备得到第一安装槽211。在一个具体的应用场景中，也可以对第一安装件210的一侧进行机械控深或激光控深，以制备得到第一安装槽211。
其中，第一安装槽211的深度可以等于或大于第一芯片221的深度，且第一安装槽211的宽度可以大于第一芯片221的宽度，从而便于将第一芯片221安装于第一安装槽211内，防止应力碰撞等情况发生，提高第一芯片221安装的可靠性。
步骤S123：对第一安装件安装有第一芯片的一侧进行塑封。
请参阅图6中的6c，对第一安装件210安装有第一芯片221的一侧进行塑封，以填充满第一安装槽211，并包裹第一芯片221，得到第一塑封层231。
步骤S124：在第一安装件远离第一安装槽的一侧制备第二安装槽，并将第二芯片安装在第二安装槽内。
请参阅图6中的6d，在第一安装件210远离第一安装槽211的一侧制备第二安装槽212，并将第二芯片222安装在第二安装槽212内。
其中，第二安装槽212的制备方法与第一安装槽211的制备方法相同，均可以采用蚀刻或控深的方式进行制槽。
其中，第二安装槽212与第一安装槽211的位置不相同。从而便于第一芯片221以及第二芯片222分别安装在对应的第二安装槽212与第一安装槽211中后，能够位于同一水平面。
可以通过焊接或导电胶粘结的方式将第二芯片222安装在第二安装槽212内。
第二安装槽212的深度可以大于或等于第二芯片222的高度，第二安装槽212的宽度可以大于第二芯片222的宽度，以便于第二芯片222的安装，防止应力碰撞等情况发生，提高第二芯片222安装的可靠性。
在一个具体的应用场景中，当第二安装槽212与第一安装槽211之间需要进行电气分离时，可以在制备第二安装槽212的同时，对第一安装件210上第二安装槽212与第一安装槽211相连的位置也进行蚀刻或控深，以分离第二安装槽212与第一安装槽211，实现电气分离。
步骤S125：对第一安装件形成有第二芯片的一侧进行塑封，得到塑封板件。
请参阅图6中的6e，对第一安装件210形成有第二芯片222的一侧进行塑封，得到塑封板件200。
本次塑封填充满第二安装槽212、包裹第二芯片222以及与第一塑封层231接触，形成包裹第一安装件210相对两侧的塑封层230。
通过上述制备方式，能够得到其中两芯片互为反向安装于安装件的同一水平面上的塑封板件，从而缩短第一芯片与第二芯片之间的传输长度以及热传导路径的长度，减少信号传输延迟，有效降低产品寄生电感、电阻，并减少对高速信号传输和时序的不利影响。
请参阅图7-8，图7是本申请提供的塑封板件制备方法第三实施例的流程示意图。图8是图7实施例的塑封板件一实施方式的制备流程的结构示意图。
步骤S131：获取到两个第二安装件，第二安装件上形成有第三安装槽。
请参阅图8的8a，获取到两个第二安装件310，第二安装件310上形成有第三安装槽311。
本实施例以第二安装件310的形状为“L”型为例进行示意，在其他实施例中，第二安装件310的形状可以为板状、凹槽状或其他形状，在此不做限定。
第二安装件310可以包括铜、铝、银、金、镍、铁或合金等金属。第二安装件310可以进行一定程度的散热。
步骤S132：将第一芯片以及第二芯片分别安装在对应的第二安装件的第三安装槽内。
请进一步参阅图8的8b，将第一芯片321以及第二芯片322分别贴装在对应的第二安装件310的第三安装槽311内。芯片的安装方法可以包括焊接或导电胶粘结。
步骤S133：将两个第二安装件放置在同一水平面上进行双面塑封，得到塑封板件，其中，两个的第二安装件互为反向设置。
请进一步参阅图8的8c，将两个第二安装件310互为反向放置在同一水平面上进行双面塑封，得到塑封板件300，其中，一个第二安装件310正向放置，另一个第二安装件310反向放置，从而使得第一芯片321以及第二芯片322互为反向设置。
双面塑封可以借助临时载板或专用模具，先将互为反向放置的两个第二安装件310放置在临时载板或专用模具上，进行单侧塑封，再去除掉临时载板或专用模具后，进行另一侧的塑封，从而完成双面塑封。
通过上述制备方式，能够得到其中两芯片互为反向安装于安装件的同一水平面上的塑封板件，从而缩短第一芯片与第二芯片之间的传输长度以及热传导路径的长度，减少信号传输延迟，有效降低产品寄生电感、电阻，并减少对高速信号传输和时序的不利影响。
请参阅图9-10，图9是本申请提供的塑封板件制备方法第四实施例的流程示意图。图10是图9实施例的塑封板件一实施方式的制备流程的结构示意图。
步骤S141：获取到第三安装件，第三安装件上形成有第一通孔以及第二通孔。
请参阅图10的10a，获取到第三安装件410，第三安装件410上形成有第一通孔411以及第二通孔412。
本实施例的第三安装件410为金属板件，金属板件可以包括铜板件、铝板件、银板件、金板件、镍板件、铁板件或合金板件等金属型板件，以提供一定的散热能力。金属板件的厚度可以大于或等于100um，具体可以包括但不限于100um、120um、150um、160um、200um、250um、270um、300um、350um或400um等。
在一个具体的应用场景中，可以先获取整板的金属板件，再对金属板件进行蚀刻或控深，以在其上制备出第一通孔411以及第二通孔412，得到第三安装件410。
步骤S142：将第一芯片正向贴装在第一通孔内，以及将第二芯片反向贴装在第二通孔内，并对第三安装件的相对两侧进行塑封，得到塑封板件。
请进一步参阅图10的10b，将第一芯片421正向贴装在第一通孔411内，以及将第二芯片422反向贴装在第二通孔412内。贴装方法可以包括焊接或粘结。
具体地，可以先将第三安装件410放置在临时载板440上，再分别将第一芯片421正向贴装在第一通孔411内，以及将第二芯片422反向贴装在第二通孔412内，以利用临时载板440支撑芯片的安装。
临时载板440可以包括可剥离载板、玻璃基板、金属基板、木质基板等多种板件。
请进一步参阅图10的10c，对第三安装件410的相对两侧进行塑封，得到塑封板件400。
具体地，可以先对第三安装件410远离临时载板440的一侧进行塑封，以填充满第一通孔411以及第二通孔412，并包裹第一芯片421以及第二芯片422，再去除临时载板440，裸露第三安装件410的另一侧，再对第三安装件410裸露的一侧进行塑封，完成双面塑封，得到塑封板件400。
通过上述制备方式，能够得到其中两芯片互为反向安装于安装件的同一水平面上的塑封板件，从而缩短第一芯片与第二芯片之间的传输长度以及热传导路径的长度，减少信号传输延迟，有效降低产品寄生电感、电阻，并减少对高速信号传输和时序的不利影响。
请参阅图11-12，图11是本申请提供的多芯片的封装方法第二实施例的流程示意图。图12是图11实施例的多芯片的封装方法一实施方式的制备流程的结构示意图。
步骤S21：获取到塑封板件。
塑封板件包括安装件、第一芯片、第二芯片以及塑封层，第一芯片正向贴装在安装件上，第二芯片反向贴装在安装件上，且第一芯片与第二芯片位于同一水平面上，塑封层包裹安装件、第一芯片以及第二芯片。
本实施例的塑封板件可以包括上述任一实施例的塑封板件。
步骤S22：分别对塑封板件的相对两侧进行钻孔，以裸露第一芯片、第二芯片以及安装件。
请参阅图12的12a，本实施例以塑封板件400为例进行说明。当塑封板件为其他板件时，制备得到多芯片封装体的方法与本实施例类型，不再赘述。
分别对塑封板件400的相对两侧均进行钻孔，以裸露第一芯片421、第二芯片422以及第三安装件410。钻孔可以采用激光钻孔的方式进行。
其中，钻孔的数量以及位置基于连接件的连接需求进行设置，在此不做限定。
步骤S23：对塑封板件的相对两侧进行电镀处理以及蚀刻处理，以在塑封板件的相对两侧形成多个连接件，得到多芯片封装体。
请进一步参阅图12的12b，对塑封板件400的相对两侧进行电镀处理，以使电镀层填充满孔并延伸到塑封板件400的相对两侧，再对塑封板件400的相对两侧的电镀层进行蚀刻处理，以在塑封板件400的相对两侧形成多个连接件450，得到多芯片封装体500。
一部分连接件450可以单独将第一芯片421、第二芯片422以及第三安装件410的电信号引出来，一部分连接件450可以连接第一芯片421与第二芯片422，一部分连接件450可以连接第一芯片421与第三安装件410；一部分连接件450可以连接第二芯片422与第三安装件410；一部分连接件450可以连接第一芯片421、第二芯片422与第三安装件410。具体连接件450的连接对象基于实际连接需求进行设置。
通过对塑封板件200的相对两侧均进行钻孔并设置连接件，可以利用板件双侧的连接件来增大散热面积，从而进一步提高整体板件的散热效率。
请进一步参阅图12的12c，在多芯片封装体500的至少一侧压合刚性板件470，以利用刚性板件470提高多芯片封装体500的结构稳定性以及可靠性。
在一个具体的应用场景中，可以通过在连接件450一侧设置树脂层460来粘结刚性板件470。在一个具体的应用场景中，也可以直接压合半固化片。
压合刚性板件470后，可以对多芯片封装体500相对两侧进行阻焊处理。若多芯片封装体500是大板批量制备，则可以对整个板件进行切割，得到多个多芯片封装体500。
通过上述步骤，本实施例的多芯片的封装方法通过将两芯片互为反向安装于安装件的同一水平面上，再利用连接件实现芯片之间的连接，能够避免引线键合的连接方式，利用连接件的连接设置以及反向安装的相对位置缩短第一芯片与第二芯片之间的传输长度以及热传导路径的长度，减少信号传输延迟，有效降低产品寄生电感、电阻，并减少对高速信号传输和时序的不利影响，并利用连接件的设置提高多芯片封装体散热能力。且多芯片封装体的芯片以及塑封层均对称设计，受到的结构应力也大幅度减小，从而提升多芯片封装体的可靠性以及结构稳定性。
请参阅图13，图13是本申请提供的多芯片封装体一实施例的结构示意图。
多芯片封装体600包括塑封板件640以及多个连接件650。其中，塑封板件640包括安装件640，第一芯片621、第二芯片622以及塑封层630，第一芯片621正向贴装在安装件640上，第二芯片622反向贴装在安装件640上。且第一芯片621与第二芯片622位于同一水平面上。塑封层630包裹安装件610、第一芯片621以及第二芯片622。
多个连接件650分别设置在塑封板件640的相对两侧，以连接第一芯片621、第二芯片622以及安装件640。连接件650可以单独连接第一芯片621、第二芯片622或安装件640，也可以在第一芯片621、第二芯片622以及安装件640之间进行任意连接，以满足多芯片封装体600的电气连接需求。
本实施例的多芯片封装体600由上述任一实施例的多芯片的封装方法制备得到。
通过上述结构，本实施例的多芯片封装体通过将两芯片互为反向安装于安装件的同一水平面上，且塑封层是双面塑封，从而能够使得多芯片封装体具备对称设计，受到的结构应力也大幅度减小，从而提升多芯片封装体的可靠性以及结构稳定性。且互为反向安装的两芯片以及连接件的连接设置能够缩短第一芯片与第二芯片之间的传输长度以及热传导路径的长度，减少信号传输延迟，有效降低产品寄生电感、电阻，并减少对高速信号传输和时序的不利影响。而多芯片封装体的双侧均设置有连接件，从而可以利用连接件提高多芯片封装体的散热面积，进而提高多芯片封装体散热能力。
在其他实施例中，多芯片封装体600还包括刚性板件670，刚性板件670设置在连接件650远离塑封板件640的一侧。刚性板件670与塑封板件640之间可以通过树脂层660进行粘接固定，从而通过刚性板件670提高多芯片封装体600的结构刚性，提高其结构稳定性以及可靠性。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种多芯片的封装方法，其特征在于，所述多芯片的封装方法包括：
获取到塑封板件，所述塑封板件包括安装件、第一芯片、第二芯片以及塑封层，所述第一芯片正向贴装在所述安装件上，所述第二芯片反向贴装在所述安装件上，且所述第一芯片与所述第二芯片位于同一水平面上，所述塑封层包裹所述安装件、所述第一芯片以及所述第二芯片；
在所述塑封板件的相对两侧分别设置多个连接件，以连接所述第一芯片、所述第二芯片以及所述安装件，得到多芯片封装体。
2.根据权利要求1所述的多芯片的封装方法，其特征在于，所述获取到塑封板件的步骤包括：
获取到第一安装件，在所述第一安装件的一侧正向贴装第一芯片，并对所述第一安装件安装有所述第一芯片的一侧进行塑封；
在所述第一安装件远离所述第一芯片的一侧反向贴装第二芯片；其中，所述第二芯片与所述第一芯片同水平面设置；
对所述第一安装件形成有所述第二芯片的一侧进行塑封，得到所述塑封板件。
3.根据权利要求2所述的多芯片的封装方法，其特征在于，所述第一安装件包括第一安装部、垂直部以及第二安装部，所述垂直部与所述第一安装部的边缘垂直设置，所述第二安装部与所述垂直部远离所述第一安装部的一侧垂直设置，且所述第一安装部与所述第二安装部相对于所述垂直部的延伸方向相反；
所述在所述第一安装件的一侧安装第一芯片的步骤包括：
在所述第一安装部靠近所述垂直部的一侧正向贴装所述第一芯片；
所述在所述第一安装件远离所述第一芯片的一侧安装第二芯片的步骤包括：
在所述第二安装部靠近所述垂直部的一侧反向贴装所述第二芯片。
4.根据权利要求2所述的多芯片的封装方法，其特征在于，所述第一安装件包括金属板件；
所述在所述第一安装件的一侧安装第一芯片的步骤包括：
在所述第一安装件的一侧制备第一安装槽，并将所述第一芯片正向贴装在所述第一安装槽内；
所述在所述第一安装件远离所述第一芯片的一侧安装第二芯片的步骤包括：
在所述第一安装件远离所述第一安装槽的一侧制备第二安装槽；其中，所述第二安装槽与所述第一安装槽的位置不相同；
将所述第二芯片反向贴装在所述第二安装槽内。
5.根据权利要求1所述的多芯片的封装方法，其特征在于，所述获取到塑封板件的步骤包括：
获取到两个第二安装件，所述第二安装件上形成有第三安装槽；
将所述第一芯片以及所述第二芯片分别安装在对应的所述第二安装件的第三安装槽内；
将两个第二安装件放置在同一水平面上进行双面塑封，得到所述塑封板件，其中，两个所述的第二安装件互为反向设置。
6.根据权利要求1所述的多芯片的封装方法，其特征在于，所述获取到塑封板件的步骤包括：
获取到第三安装件，所述第三安装件上形成有第一通孔以及第二通孔；
将所述第一芯片正向贴装在所述第一通孔内，以及将所述第二芯片反向贴装在所述第二通孔内，并对所述第三安装件的相对两侧进行塑封，得到所述塑封板件。
7.根据权利要求6所述的多芯片的封装方法，其特征在于，所述将所述第一芯片以及所述第二芯片互为反向安装于对应的所述通孔内，并对所述第三安装件的相对两侧进行塑封，得到所述塑封板件的步骤包括：
将所述第三安装件贴合放置于临时载板上；
将所述第一芯片正向贴装在所述第一通孔内，直至接触所述临时载板，以及将所述第二芯片反向贴装在所述第二通孔内，直至接触所述临时载板，并对所述第三安装件远离所述临时载板的一侧塑封；
去除所述临时载板，以裸露所述第三安装件的一侧，并对所述第三安装件裸露的一侧塑封，得到所述塑封板件。
8.根据权利要求1-7任一项所述的多芯片的封装方法，其特征在于，所述在所述塑封板件的相对两侧分别设置多个连接件，以连接所述第一芯片、所述第二芯片以及所述安装件，得到多芯片封装体的步骤包括：
分别对所述塑封板件的相对两侧进行钻孔，以裸露第一芯片、所述第二芯片以及所述安装件；
对所述塑封板件的相对两侧进行电镀处理以及蚀刻处理，以在塑封板件的相对两侧形成多个所述连接件，得到所述多芯片封装体。
9.根据权利要求1所述的多芯片的封装方法，其特征在于，所述多芯片的封装方法还包括：
在所述多芯片封装体的至少一侧压合刚性板件。
10.一种多芯片封装体，其特征在于，所述多芯片封装体由上述权利要求1-9任一项所述的多芯片的封装方法制备得到，包括：
塑封板件，所述封板件包括安装件、第一芯片、第二芯片以及塑封层，所述第一芯片正向贴装在所述安装件上，所述第二芯片反向贴装在所述安装件上，且所述第一芯片与所述第二芯片位于同一水平面上，所述塑封层包裹所述安装件、所述第一芯片以及所述第二芯片；
多个连接件，多个所述连接件分别设置在所述塑封板件的相对两侧，以连接所述第一芯片、所述第二芯片以及所述安装件。
CN202311256755.3A 2023-09-25 2023-09-25 一种多芯片的封装方法以及多芯片封装体 Pending CN117352398A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311256755.3A CN117352398A (zh) 2023-09-25 2023-09-25 一种多芯片的封装方法以及多芯片封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311256755.3A CN117352398A (zh) 2023-09-25 2023-09-25 一种多芯片的封装方法以及多芯片封装体

Publications (1)

Publication Number Publication Date
CN117352398A true CN117352398A (zh) 2024-01-05

Family

ID=89360414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311256755.3A Pending CN117352398A (zh) 2023-09-25 2023-09-25 一种多芯片的封装方法以及多芯片封装体

Country Status (1)

Country Link
CN (1) CN117352398A (zh)

Similar Documents

Publication Publication Date Title
CN108695274B (zh) 三维整合的散热增益型半导体组件及其制作方法
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
EP2605276B1 (en) Packaged leadless semiconductor device
KR101519062B1 (ko) 반도체 소자 패키지
US20130181332A1 (en) Package leadframe for dual side assembly
JPH0669402A (ja) プリント基板およびその製造方法
JP2002076252A (ja) 半導体装置
WO2008106187A1 (en) Semiconductor package
JP4075204B2 (ja) 積層型半導体装置
CN110767614A (zh) 封装结构和电子装置
CN110867416B (zh) 一种功率半导体模块封装结构
CN110400794B (zh) 一种功率半导体模块封装结构
JP2001085603A (ja) 半導体装置
CN212209463U (zh) 封装结构和电子装置
JP2651427B2 (ja) 半導体装置の製造方法
CN212659822U (zh) 热电分离的基板结构及封装结构
CN117352398A (zh) 一种多芯片的封装方法以及多芯片封装体
US7808088B2 (en) Semiconductor device with improved high current performance
KR20010063236A (ko) 적층 패키지와 그 제조 방법
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
CN219513101U (zh) 一种功率半导体器件
KR102552424B1 (ko) 반도체 패키지
CN117153697A (zh) 一种多芯片的封装方法以及多芯片封装体
JP4881369B2 (ja) 半導体装置の製造方法
CN117038478A (zh) 一种多芯片的封装方法以及多芯片封装体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination