CN110867416B - 一种功率半导体模块封装结构 - Google Patents

一种功率半导体模块封装结构 Download PDF

Info

Publication number
CN110867416B
CN110867416B CN201810983857.8A CN201810983857A CN110867416B CN 110867416 B CN110867416 B CN 110867416B CN 201810983857 A CN201810983857 A CN 201810983857A CN 110867416 B CN110867416 B CN 110867416B
Authority
CN
China
Prior art keywords
chip
layer region
metal layer
power terminal
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810983857.8A
Other languages
English (en)
Other versions
CN110867416A (zh
Inventor
刘国友
李道会
齐放
马修·帕克伍德
李想
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Semiconductor Co Ltd filed Critical Zhuzhou CRRC Times Semiconductor Co Ltd
Priority to CN201810983857.8A priority Critical patent/CN110867416B/zh
Publication of CN110867416A publication Critical patent/CN110867416A/zh
Application granted granted Critical
Publication of CN110867416B publication Critical patent/CN110867416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)

Abstract

本发明公开了一种功率半导体模块封装结构，其特征在于，包括基板；壳体，所述壳体与所述基板紧固连接；功率半导体模块子单元，其设置在所述壳体与所述基板形成的容纳空间内，用于形成拓扑控制电路结构，所述功率半导体模块子单元包括间隔设置在所述基板上的多个衬板，相对设置的两所述衬板之间通过主功率端子和模块级键合线连接，所述主功率端子的顶部外延伸出所述壳体的顶部；辅助端子，用于将驱动信号引入所述功率半导体模块子单元，所述辅助端子的底部引脚与所述衬板连接，所述辅助端子的顶部外延伸出所述壳体的顶部。本发明能够提高功率半导体模块的散热效率，均衡寄生电感或电阻参数，提高工艺的一致性，损耗低，可靠性好。

Description

一种功率半导体模块封装结构
技术领域
本发明涉及一种功率半导体模块封装结构，属于半导体器件领域。
背景技术
功率半导体模块的用户期望功率模块能够以更小的体积，更低廉的价格，提高输出功率。功率密度的提升对功率半导体芯片和相应封装提出各种挑战。针对不同应用场景，多种新型封装方案伴随着功率半导体芯片技术、封装材料、封装工艺、封装设计等快速发展。
但是，由于现有功率半导体芯片制造技术依然无法直接制造单片的芯片以满足用户的功率需求，因此，采用多芯片并联成为一种满足大功率需求的典型方式。然而，随着并联功率半导体芯片数量的增加，功率半导体模块内部的均流、散热、热应力、可靠性等成为影响功率半导体模块可靠使用所面临的重要挑战。进一步地，随着功率半导体芯片数量的增加，导致功率半导体模块生产工艺对精度和一致性要求更高，造成工艺复杂度提高。同时，产品的成品率会受到过多芯片数量所带来的不一致性和工艺的不一致性影响，降低了整个功率半导体模块的可靠性和功率半导体模块之间的均匀性。
发明内容
针对上述问题，本发明的目的是提供一种功率半导体模块封装结构，其能够提高功率半导体模块的电流等级和功率等级，简化功率半导体模块内部连接的方法，提高功率半导体模块的散热效率，均衡寄生电感或电阻参数，提高工艺的一致性，损耗低，可靠性好。
为实现上述目的，本发明采取以下技术方案：一种功率半导体模块封装结构，包括基板；壳体，所述壳体与所述基板紧固连接；功率半导体模块子单元，其设置在所述壳体与所述基板形成的容纳空间内，用于形成拓扑控制电路结构，所述功率半导体模块子单元包括间隔设置在所述基板上的多个衬板，相对设置的两所述衬板之间通过主功率端子和模块级键合线连接，所述主功率端子的顶部外延伸出所述壳体的顶部；辅助端子，用于将驱动信号引入所述功率半导体模块子单元，所述辅助端子的底部引脚与所述衬板连接，所述辅助端子的顶部外延伸出所述壳体的顶部。
在一个具体实施例中，在所述衬板的中部区域设置有芯片组，所述芯片组包括第一芯片和间隔设置在所述第一芯片一侧的第二芯片；所述第一芯片和所述第二芯片均为大尺寸功率芯片，所述第一芯片和所述第二芯片的面积尺寸为标准模块内芯片面积的N倍，N大于等于2；所述第一芯片和所述第二芯片之间通过芯片键合线连接。
在一个具体实施例中，在所述第一芯片和第二芯片的内部均设置有内电阻。
在一个具体实施例中，所述芯片组为多个时，多个芯片组之间并联连接，相邻两芯片组之间呈对称布置。
在一个具体实施例中，所述芯片键合线设置成铝线、铝带、铜线、铜带或铝包铜线。
在一个具体实施例中，所述主功率端子包括阳极功率端子和阴极功率端子，所述阳极功率端子和所述阴极功率端子在竖直方向上均设置成蜿蜒结构，所述阳极功率端子的底部引脚和所述阴极功率端子的底部引脚均分别连接在所述基板或相对设置的两所述衬板上，所述阳极功率端子底部引脚的顶部和所述阴极功率端子底部引脚的顶部相配合呈重叠耦合结构，以使所述功率端子组导通不同方向电流时降低杂散电感。
在一个具体实施例中，所述阳极功率端子和所述阴极功率端子均包括安装部，所述安装部的一侧依次连接第一弯折部、第一竖向连接部、第二弯折部、水平连接部、第三弯折部、第二竖向连接部、第四弯折部和底部引脚；所述阳极功率端子的底部引脚包括反向间隔设置的第一引脚和第二引脚，所述阴极功率端子的底部引脚包括反向间隔设置的第三引脚和第四引脚，所述阳极功率端子的所述第一引脚和所述第二引脚分别位于所述阴极功率端子的所述第三引脚和所述第四引脚的内侧。
在一个具体实施例中，在所述衬板上设置有用于控制所述第一芯片工作的驱动信号回路和用于主电流通过的主电流回路。
在一个具体实施例中，所述主电流回路包括设置在所述衬板第一周向边缘侧的第一金属层区域和设置在所述衬板中部的第二金属层区域，所述第一金属层区域和所述第二金属层区域呈间隔布置，所述第一芯片和所述第二芯片的底部分别连接在所述第二金属层区域上，所述芯片键合线的始端与所述第一金属层区域连接，所述芯片键合线的末端穿过所述第二芯片连接在所述第一芯片上，所述阳极功率端子的所述第一引脚和所述第二引脚分别对应连接在相对设置的两所述衬板的两所述第一金属层区域，所述阴极功率端子的所述第三引脚和所述第四引脚分别对应连接在相对设置的两所述衬板的两所述第二金属层区域；所述芯片组导通时，所述主电流依次流经所述阳极功率端子、所述第一金属层区域、所述芯片键合线、所述第一芯片、所述第二芯片、所述第二金属层区域和所述阴极功率端子。
在一个具体实施例中，所述驱动信号回路包括设置在所述衬板第二周向边缘侧的第三金属层区域，跨域设置所述衬板第二、第三周向边缘侧的第四金属层区域，平行间隔设置在所述衬板第三周向边缘侧的第五金属层区域和第六金属层区域，所述第五金属层区域靠近所述芯片组，跨域设置所述衬板第三、第四周向边缘侧的第七金属层区域，设置在所述衬板第四周向边缘侧的第八金属层区域，所述第三金属层区域的末端与所述第四金属层区域的始端呈间隔布置，所述第四金属层区域的末端与所述第五金属层区域和所述第六金属层区域的始端呈间隔布置，所述第五金属层区域和所述第六金属层区域的末端均与所述第七金属层区域的始端呈间隔布置，所述第七金属层区域的末端与所述第八金属层区域的始端呈间隔布置，所述第一芯片通过所述第三金属层区域、所述第四金属层区域、所述第五金属层区域、所述第六金属层区域、所述第七金属层区域和所述第八金属层区域以及所述模块级键合线、衬板级键合线与所述辅助端子连接，所述辅助端子的门极和阴极分别连接组件驱动单元。
在一个具体实施例中，衬板级键合线包括第一衬板级键合线，其第一端设置在所述第一芯片上，其第二端设置在所述第五金属层区域，第二衬板级键合线，其第一端设置在所述第一芯片上，其第二端设置在所述第六金属层区域，其中，所述第一衬板级键合线将所述第一芯片的门极连接至所述辅助端子的门极，所述第二衬板级键合线将所述第一芯片的阴极连接至所述辅助端子的阴极。
在一个具体实施例中，所述第一芯片的门极与阴极以及所述辅助端子的阳极与阴极之间与所述组件控制单元连接形成信号测试回路，并将测试信号引出至外围系统，用于功率半导体模块运行状态的检测。
在一个具体实施例中，所述阳极功率端子和所述阴极功率端子通过第二弯折部、第三弯折部和第四弯折部弯折的顺序和容差调整所述主功率端子的整体高度。
在一个具体实施例中，在所述第一引脚、所述第二引脚、所述第三引脚和所述第四引脚上靠近对应所述第四弯折部的位置均设置有用于缓解和释放承受应力的第五弯折部。
在一个具体实施例中，功率半导体模块子单元为多个时，多个功率半导体模块子单元之间并联连接。
本发明由于采取以上技术方案，其具有以下优点：1、本发明第一芯片和第二芯片为大面积芯片结构，由于芯片组有效区域总面积增大，因此本发明能够大幅减低结壳间热阻。2、本发明采用大面积的第一芯片和第二芯片，使得功率半导体模块子单元内键合的芯片数量减少，简化生产工艺，提高生产效率。3、本发明主功率端子能够提供更优化的应力分布，单个主功率端子的管脚数量少，简化主功率端子生产，降低费用，提高封装效率。4、本发明主功率端子能够连通不同方向的电流，有效降低功率半导体模块整体的杂散电感，优化半导体器件的开关特性，从而提高功率半导体模块整体的可靠性。5、本发明主功率端子能够有效提供半导体模块所需要的低电感需求，减少芯片组关闭时候的过冲电压，降低功率半导体模块短路时候的损耗，从内部封装结构上提高短路特性。6、本发明能够根据需要设置一个或多个功率半导体模块子单元，能够形成不同功率等级和拓扑结构的功率半导体模块，进而能够形成系列化大面积功率半导体模块和标准化的功率半导体模块生产平台。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚的说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍：
图1是本发明功率半导体模块封装结构的一个具体实施例的结构示意图；
图2是本发明所述衬板的结构示意图；
图3是本发明所述阳极功率端子的结构示意图；
图4是本发明所述阴极功率端子的结构示意图；
图5是本发明所述主功率端子与所述衬板连接的结构示意图；
图6是本发明所述阳极功率端子和所述阴极功率端子相配合的结构示意图；
图7是本发明所述阳极功率端子和所述阴极功率端子相配合另一方向的结构示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
如图1所示，本发明提出的功率半导体模块封装结构，包括基板1；壳体2，壳体2与基板1密封紧固连接；功率半导体模块子单元3，其设置在壳体2与基板1形成的容纳空间内，用于形成拓扑控制电路结构。功率半导体模块子单元3包括相对间隔设置在基板1上的多个衬板31，相对布置的两衬板31之间通过主功率端子32和模块级键合线4连接，主功率端子32能够在导通不同方向电流时形成低杂散电感。在衬板31上还设置有用于引入外部驱动信号的辅助端子33。主功率端子32和辅助端子33的顶部外延伸出壳体2的顶部。
在一个具体实施例中，辅助端子33包括辅助阳极、辅助阴极和辅助门极。
在一个优选的实施例中，如图1所示，辅助端子33为多个时，多个辅助端子33呈间隔布置，每一辅助端子33的底部均通过引脚连接在衬板31上，能够将驱动信号引入功率半导体模块子单元，并将测试信号引出至外围系统。
在一个优选的实施例中，基板1与衬板31之间采用阻焊层进行阻焊，能够简化焊接衬板31时的夹具的复杂度，对焊锡或者其它焊接材料中焊接工艺工程中的自由流动有限制作用，从而能够保证衬板31到基板1的焊接或烧结材料的厚度。
在一个具体实施例中，如图2所示，在衬板31顶部的中部区域设置有芯片组5，芯片组5包括第一芯片51和第二芯片52，第一芯片51和第二芯片52通过焊接、银烧结或铜烧结连接在衬板31上，能够提高第一芯片51和第二芯片52焊层的可靠性。第一芯片51和第二芯片52之间通过芯片键合线53连接。
在一个优选的实施例中，如图2所示，第一芯片51的尺寸大于第二芯片52的尺寸。第一芯片51和第二芯片52均为大尺寸功率芯片，第一芯片51和第二芯片52的面积尺寸为标准模块内芯片面积(已有技术)的N倍，N大于等于2，第一芯片51和第二芯片52的尺寸面积均是相对原有标准模块尺寸面积倍数增加，能够大幅度增加电流密度，成倍提高第一芯片51或第二芯片52的电流等级。
在一个优选的实施例中，第一芯片51为IGBT芯片，第二芯片52为半导体二极管芯片，第一芯片51与第二芯片52的数目相同。
在一个具体实施例中，如图3～7所示，主功率端子32包括阳极功率端子321和阴极功率端子322。阳极功率端子321和阴极功率端子322竖直方向上均设置成蜿蜒结构。阳极功率端子321的底部引脚和阴极功率端子322的底部引脚均分别连接在基板1或相对设置的两衬板32上，阳极功率端子321底部引脚的顶部和阴极功率端子322底部引脚的顶部相配合呈重叠耦合结构(阳极功率端子321和阴极功率端子322分别呈独立布置)，不仅能够简化阳极功率端子321和阴极功率端子322自身的结构，而且以使在通入不同方向的主电流时，阳极功率端子321和阴极功率端子322产生的电感相互抵消，形成低杂散电感功率端子结构，从而优化半导体器件的开关性能，提高模块整体的可靠性。
在一个具体实施例中，如图3～7所示，阳极功率端子321和阴极功率端子322均包括安装部301，安装部301的一侧依次连接第一弯折部302、第一竖向连接部303、第二弯折部304、水平连接部305、第三弯折部306、第二竖向连接部307、第四弯折部308和底部引脚。阳极功率端子321的底部引脚包括反向间隔设置的第一引脚3211和第二引脚3212。阴极功率端子322的底部引脚包括反向间隔设置的第三引脚3221和第四引脚3222。阳极功率端子321的第一引脚3221和所述第二引脚3212分别位于阴极功率端子322的第三引脚3221和第四引脚3222的内侧。
在一个优选的实施例中，如图3～7所示，在第一引脚3211、第二引脚3212、第三引脚3221和第四引脚3222上靠近对应第四弯折部308的位置分别设置有第五弯折部309，能够减小阳极功率端子321和阴极功率端子322制造和焊接过程中所承受的应力。
在一个优选的实施例中，如图3～7所示，阳极功率端子321和阴极功率端子322的第一弯折部302均是在壳体2(如图1所示)安装以后再进行弯折，以便于完成模块的封装。
在一个具体实施例中，如图3～7所示，在安装部301上设置有固定孔3011，能够将阳极功率端子321和阴极功率端子322固定在壳体2上。固定孔3011为腰型或椭圆形，能够满足阳极功率端子321和阴极功率端子322的制造要求，同时能够防止阳极功率端子321和阴极功率端子322在键合时产生误差。
在一个具体实施例中，在衬板31上设置有用于控制第一芯片51工作的驱动信号回路和用于主电流通过的主电流回路。
在一个优选的实施例中，如图2所示，主电流回路包括设置在衬板31第一周向边缘侧的第一金属层区域311和设置在衬板31中部的第二金属层区域312，第一金属层区域311和第二金属层区域312呈间隔布置。第一芯片51和第二芯片52的底部分别通过焊接、银烧结或铜烧结粘连在第二金属层区域312上。芯片键合线53的始端与第一金属层区域311连接，芯片键合线53的末端穿过第二芯片52连接在第一芯片51上。如图5～7所示，阳极功率端子321的第一引脚3211和第二引脚3212分别对应连接在相对设置的两衬板31的两第一金属层区域311，阴极功率端子322的第三引脚3221和第四引脚3222分别对应连接在相对设置的两衬板31的两第二金属层区域312。其中，芯片组5导通时，主电流依次流经阳极功率端子321、第一金属层区域311、芯片键合线53、第一芯片51、第二芯片52、第二金属层区域312和阴极功率端子322。
在一个优选的实施例中，如图2所示，驱动信号回路包括设置在衬板31第二周向边缘侧的第三金属层区域313，跨域设置衬板31第二、第三周向边缘侧的第四金属层区域314，平行间隔设置在衬板31第三周向边缘侧的第五金属层区域315和第六金属层区域316，第五金属层区域315靠近芯片组5，跨域设置衬板31第三、第四周向边缘侧的第七金属层区域317，设置在衬板31第四周向边缘侧的第八金属层区域318。其中，第三金属层区域313的末端与第四金属层区域314的始端呈间隔布置，第四金属层区域314的末端与第五金属层区域315和第六金属层区域316的始端呈间隔布置，第五金属层区域315和第六金属层区域316的末端均与第七金属层区域317的始端呈间隔布置，第七金属层区域317的末端与第八金属层区域318的始端呈间隔布置。
如图5～7所示，第一芯片51的阳极、阴极和门极通过第三金属层区域313、第四金属层区域314、第五金属层区域315、第六金属层区域316、第七金属层区域317和第八金属层区域318以及模块级键合线4、衬板级键合线6与辅助端子33(如图1所示)连接，辅助端子33的门极和阴极分别连接组件驱动单元。
在一个具体实施例中，如图5～7所示，第三金属层区域313与第四金属层区域314之间、第四金属层区域314与第五金属层区域315之间、第六金属层区域316与七金属层区域317之间、第七金属层区域317与第八金属层区域318之间以及相对设置的两衬板31之间的第三金属层区域313与第八金属层区域318之间均通过模块级键合线4连接。
在一个具体实施例中，如图2、图5～7所示，衬板级键合线6包括第一衬板级键合线61，其第一端设置在第一芯片51上，其第二端设置在第五金属层区域315上，第二衬板级键合线62，其第一端设置在第一芯片51上，其第二端设置在第六金属层区域316。其中，第一衬板级键合线61将第一芯片51的门极连接至辅助端子33的门极。第二衬板级键合线62将第一芯片51的阴极连接至辅助端子33的阴极。
在一个具体实施例中，第一芯片51的门极与阴极以及辅助端子33的阳极与阴极之间与组件控制单元连接形成信号测试回路，并将测试信号引出至外围系统，用于模块运行状态的检测。
在一个具体实施例中，功率半导体模块子单元3的数目为一个或多个。功率半导体模块子单元3的数目为多个时，多个功率半导体模块子单元3之间并联连接，能够根据功率半导体模块子单元3的数目组成不同功率等级和不同拓扑结构的功率半导体模块封装结构。
在一个优选的实施例中，如图1、图5所示，相邻两功率半导体模块子单元3之间并联连接时，相邻两衬板31之间的第四金属层区域314与第五金属层区域315之间以及第六金属层区域316与第七金属层区域317之间通过模块级键合线4连接。
在一个具体实施例中，衬板31采用活性金属钎焊技术(AMB)、直接键合铜技术(DBC)或直接键合铝技术(DBA)制成。
在一个具体实施例中，芯片组5的数目可以为一个或多个。如图1、图2、图5～7所示，芯片组5为多个时，多个芯片组5之间并联连接，相邻两芯片组5之间沿衬板31呈对称布置，能够提高整个模块的输出电流和功率。
在一个具体实施例中，在第一芯片51和第二芯片52的内部均设置有内电阻，能够组芯片组5提供保护，并节约衬板31上金属层区域的面积。
在一个具体实施例中，芯片键合线53设置成铝线、铝带、铜线、铜带或铝包铜线。
在一个具体实施例中，如图2所示，衬板31包括设置在第一金属层区域311、第二金属层区域312、第三金属层区域313、第四金属层区域314、第五金属层区域315、第六金属层区域316、第七金属层区域317和第八金属层区域318共同底部的陶瓷绝缘层319，在陶瓷绝缘层319的底部表面也设置有金属层区域。陶瓷绝缘层319能够满足模块耐压和可靠性要求。陶瓷绝缘层319为氮化铝层、氧化铝层或氮化硅层。根据不同绝缘电压的等级需求，可以选用不同厚度的陶瓷材料。其中，各金属层区域采用铜、铝、镍、银或金制成，能够适应不同芯片键合工艺的镀层。
在一个优选的实施例中，衬板31为陶瓷衬板。
在一个具体的实施例中，基板1和衬板31以及第一芯片51和第二芯片52的焊层均采用相同材料制成且厚度相同，由于第一芯片51和第二芯片52的面积尺寸增大，因此，使得半导体模块单位面积下的功率密度降低，热阻降低，从而能够实现半导体模块整体热阻比标准模块内芯片的热阻降低15％以上。
如图1所示，本发明壳体2适用于后弯曲成型功率端子的安装。阳极功率端子321的第一引脚3211和第二引脚3212以及阴极功率端子322的第三引脚3221和第四引脚3222通过钎焊或超声焊接至衬板31上，壳体边框21按照对应安装位置装配，通过螺钉和封装胶与基板1固定在一起。阳极功率端子321和阴极功率端子322的顶部安装部301通过壳体2顶部预留的指定位置外延伸出，封装胶通过预留孔注入，从而完成功率半导体模块封装结构的封装。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (14)

1.一种功率半导体模块封装结构，其特征在于，包括
基板；
壳体，所述壳体与所述基板紧固连接；
功率半导体模块子单元，其设置在所述壳体与所述基板形成的容纳空间内，用于形成拓扑控制电路结构，所述功率半导体模块子单元包括间隔设置在所述基板上的多个衬板，相对设置的两所述衬板之间通过主功率端子和模块级键合线连接，所述主功率端子的顶部外延伸出所述壳体的顶部；
辅助端子，用于将驱动信号引入所述功率半导体模块子单元，所述辅助端子的底部引脚与所述衬板连接，所述辅助端子的顶部外延伸出所述壳体的顶部；
在所述衬板的中部区域设置有芯片组，所述芯片组包括第一芯片和间隔设置在所述第一芯片一侧的第二芯片；所述第一芯片和所述第二芯片之间通过芯片键合线连接；
所述主功率端子包括阳极功率端子和阴极功率端子，所述阳极功率端子的底部引脚和所述阴极功率端子的底部引脚均分别连接在所述基板或相对设置的两所述衬板上；
所述阳极功率端子的底部引脚包括反向间隔设置的第一引脚和第二引脚，所述阴极功率端子的底部引脚包括反向间隔设置的第三引脚和第四引脚，所述阳极功率端子的所述第一引脚和所述第二引脚分别位于所述阴极功率端子的所述第三引脚和所述第四引脚的内侧；
在所述衬板上设置有用于主电流通过的主电流回路；
所述主电流回路包括
设置在所述衬板第一周向边缘侧的第一金属层区域和设置在所述衬板中部的第二金属层区域，所述第一金属层区域和所述第二金属层区域呈间隔布置，
所述第一芯片和所述第二芯片的底部分别连接在所述第二金属层区域上，
所述芯片键合线的始端与所述第一金属层区域连接，所述芯片键合线的末端穿过所述第二芯片连接在所述第一芯片上，所述阳极功率端子的所述第一引脚和所述第二引脚分别对应连接在相对设置的两所述衬板的两所述第一金属层区域，所述阴极功率端子的所述第三引脚和所述第四引脚分别对应连接在相对设置的两所述衬板的两所述第二金属层区域；
所述芯片组导通时，所述主电流依次流经所述阳极功率端子、所述第一金属层区域、所述芯片键合线、所述第一芯片、所述第二芯片、所述第二金属层区域和所述阴极功率端子。
2.根据权利要求1所述的一种功率半导体模块封装结构，其特征在于，
所述第一芯片和所述第二芯片均为大尺寸功率芯片，所述第一芯片和所述第二芯片的面积尺寸为标准模块内芯片面积的N倍，N大于等于2。
3.根据权利要求2所述的一种功率半导体模块封装结构，其特征在于，在所述第一芯片和所述第二芯片的内部均设置有内电阻。
4.根据权利要求2所述的一种功率半导体模块封装结构，其特征在于，所述芯片组为多个时，多个芯片组之间并联连接，相邻两芯片组之间呈对称布置。
5.根据权利要求2所述的一种功率半导体模块封装结构，其特征在于，所述芯片键合线设置成铝线、铝带、铜线、铜带或铝包铜线。
6.根据权利要求2所述的一种功率半导体模块封装结构，其特征在于，所述阳极功率端子和所述阴极功率端子在竖直方向上均设置成蜿蜒结构，所述阳极功率端子底部引脚的顶部和所述阴极功率端子底部引脚的顶部相配合呈重叠耦合结构，以使所述功率端子组导通不同方向电流时降低杂散电感。
7.根据权利要求6所述的一种功率半导体模块封装结构，其特征在于，所述阳极功率端子和所述阴极功率端子均包括安装部，所述安装部的一侧依次连接第一弯折部、第一竖向连接部、第二弯折部、水平连接部、第三弯折部、第二竖向连接部、第四弯折部和底部引脚。
8.根据权利要求7所述的一种功率半导体模块封装结构，其特征在于，在所述衬板上设置有用于控制所述第一芯片工作的驱动信号回路。
9.根据权利要求8所述的一种功率半导体模块封装结构，其特征在于，所述驱动信号回路包括
设置在所述衬板第二周向边缘侧的第三金属层区域，
跨域设置所述衬板第二、第三周向边缘侧的第四金属层区域，
平行间隔设置在所述衬板第三周向边缘侧的第五金属层区域和第六金属层区域，所述第五金属层区域靠近所述芯片组，
跨域设置所述衬板第三、第四周向边缘侧的第七金属层区域，
设置在所述衬板第四周向边缘侧的第八金属层区域，
所述第三金属层区域的末端与所述第四金属层区域的始端呈间隔布置，所述第四金属层区域的末端与所述第五金属层区域和所述第六金属层区域的始端呈间隔布置，所述第五金属层区域和所述第六金属层区域的末端均与所述第七金属层区域的始端呈间隔布置，所述第七金属层区域的末端与所述第八金属层区域的始端呈间隔布置，
所述第一芯片通过所述第三金属层区域、所述第四金属层区域、所述第五金属层区域、所述第六金属层区域、所述第七金属层区域和所述第八金属层区域以及所述模块级键合线、衬板级键合线与所述辅助端子连接，所述辅助端子的门极和阴极分别连接组件驱动单元。
10.根据权利要求9所述的一种功率半导体模块封装结构，其特征在于，衬板级键合线包括
第一衬板级键合线，其第一端设置在所述第一芯片上，其第二端设置在所述第五金属层区域，
第二衬板级键合线，其第一端设置在所述第一芯片上，其第二端设置在所述第六金属层区域，
其中，所述第一衬板级键合线将所述第一芯片的门极连接至所述辅助端子的门极，所述第二衬板级键合线将所述第一芯片的阴极连接至所述辅助端子的阴极。
11.根据权利要求10所述的一种功率半导体模块封装结构，其特征在于，所述第一芯片的门极与阴极以及所述辅助端子的阳极与阴极之间与组件控制单元连接形成信号测试回路，并将测试信号引出至外围系统，用于功率半导体模块运行状态的检测。
12.根据权利要求7所述的一种功率半导体模块封装结构，其特征在于，所述阳极功率端子和所述阴极功率端子通过第二弯折部、第三弯折部和第四弯折部弯折的顺序和容差调整所述主功率端子的整体高度。
13.根据权利要求7所述的一种功率半导体模块封装结构，其特征在于，在所述第一引脚、所述第二引脚、所述第三引脚和所述第四引脚上靠近对应所述第四弯折部的位置均设置有用于缓解和释放承受应力的第五弯折部。
14.根据权利要求1所述的一种功率半导体模块封装结构，其特征在于，功率半导体模块子单元为多个时，多个功率半导体模块子单元之间并联连接。
CN201810983857.8A 2018-08-27 2018-08-27 一种功率半导体模块封装结构 Active CN110867416B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810983857.8A CN110867416B (zh) 2018-08-27 2018-08-27 一种功率半导体模块封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810983857.8A CN110867416B (zh) 2018-08-27 2018-08-27 一种功率半导体模块封装结构

Publications (2)

Publication Number Publication Date
CN110867416A CN110867416A (zh) 2020-03-06
CN110867416B true CN110867416B (zh) 2021-08-10

Family

ID=69651628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810983857.8A Active CN110867416B (zh) 2018-08-27 2018-08-27 一种功率半导体模块封装结构

Country Status (1)

Country Link
CN (1) CN110867416B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863789B (zh) * 2020-06-22 2022-04-29 扬州国扬电子有限公司 一种低电感功率模块
CN112670276A (zh) * 2020-12-24 2021-04-16 芯长征微电子制造(山东)有限公司 高效率封装的igbt模块
CN115395260B (zh) * 2022-10-25 2023-01-31 广东芯聚能半导体有限公司 连接结构及功率模块
CN116130469A (zh) * 2023-04-19 2023-05-16 烟台台芯电子科技有限公司 一种功率半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040062005A1 (en) * 2002-09-27 2004-04-01 Pfeifer David W. Compact liquid converter assembly
CN104617071A (zh) * 2015-01-19 2015-05-13 株洲南车时代电气股份有限公司 功率端子组及功率电子模块
CN105957860A (zh) * 2016-05-03 2016-09-21 扬州国扬电子有限公司 一种设有绝缘隔板的功率模块
CN107591377A (zh) * 2017-09-12 2018-01-16 华中科技大学 一种功率器件的多dbc封装结构及封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040062005A1 (en) * 2002-09-27 2004-04-01 Pfeifer David W. Compact liquid converter assembly
CN104617071A (zh) * 2015-01-19 2015-05-13 株洲南车时代电气股份有限公司 功率端子组及功率电子模块
CN105957860A (zh) * 2016-05-03 2016-09-21 扬州国扬电子有限公司 一种设有绝缘隔板的功率模块
CN107591377A (zh) * 2017-09-12 2018-01-16 华中科技大学 一种功率器件的多dbc封装结构及封装方法

Also Published As

Publication number Publication date
CN110867416A (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
CN110867416B (zh) 一种功率半导体模块封装结构
US7291869B2 (en) Electronic module with stacked semiconductors
US9496205B2 (en) Power semiconductor package
US7851908B2 (en) Semiconductor device
JP4950280B2 (ja) 高電力密度装置用、特にｉｇｂｔおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ
CN110400794B (zh) 一种功率半导体模块封装结构
KR20080083533A (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
TW201603238A (zh) 半導體裝置
CN114743947B (zh) 基于to形式的功率器件封装结构及封装方法
KR101216896B1 (ko) 파워 모듈
CN214848619U (zh) 智能功率模块
CN212659822U (zh) 热电分离的基板结构及封装结构
CN212587507U (zh) 采用多芯片堆叠结构的功率分立器件
CN113707643A (zh) 一种高集成高可靠igbt功率模块及其制造方法
CN220796724U (zh) 一种双面半桥功率模块
JP3301577B2 (ja) 電子部品用パッケージ
CN219917170U (zh) 一种半桥模块
CN220985918U (zh) 一种dbc板结构及大功率开关模块
CN115579346B (zh) 功率模块的连接结构、封装结构以及制作工艺
CN212725301U (zh) 一种封装结构
CN117352398A (zh) 一种多芯片的封装方法以及多芯片封装体
CN111968967A (zh) 一种封装结构及封装方法
CN113013113A (zh) 一种堆叠式集成电路芯片及其封装方法
CN117913064A (zh) 全桥封装功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200925

Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Applicant after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Applicant before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant