KR101216896B1 - 파워 모듈 - Google Patents

파워 모듈 Download PDF

Info

Publication number
KR101216896B1
KR101216896B1 KR1020110012382A KR20110012382A KR101216896B1 KR 101216896 B1 KR101216896 B1 KR 101216896B1 KR 1020110012382 A KR1020110012382 A KR 1020110012382A KR 20110012382 A KR20110012382 A KR 20110012382A KR 101216896 B1 KR101216896 B1 KR 101216896B1
Authority
KR
South Korea
Prior art keywords
pattern
substrate
power
emitter
conductive wire
Prior art date
Application number
KR1020110012382A
Other languages
English (en)
Other versions
KR20120092371A (ko
Inventor
임진수
고재현
강대석
이덕규
정도훈
정연포
Original Assignee
서울특별시도시철도공사
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울특별시도시철도공사, 주식회사 케이이씨 filed Critical 서울특별시도시철도공사
Priority to KR1020110012382A priority Critical patent/KR101216896B1/ko
Publication of KR20120092371A publication Critical patent/KR20120092371A/ko
Application granted granted Critical
Publication of KR101216896B1 publication Critical patent/KR101216896B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 파워 모듈에 관한 것으로, 해결하고자 하는 기술적 과제는 방열 성능이 우수하고, 전력 손실이 작으며, 크기가 작은 파워 모듈을 제공하는데 있다.
이를 위해 본 발명은 제1면과, 상기 제1면의 반대면인 제2면을 갖는 기판, 상기 제1면에 형성된 다수의 배선 패턴, 및 상기 제2면에 상기 제2면 전체를 덮는 방열층으로 이루어진 기판; 상기 기판의 방열층에 솔더를 통하여 부착된 히트싱크; 상기 기판의 배선 패턴에 탑재된 다수의 파워 소자; 상기 기판의 배선 패턴 및 상기 다수의 파워 소자를 전기적으로 연결하는 도전성 와이어; 상기 기판의 배선 패턴에 부착되어 상부로 연장된 다수의 리드 단자; 상기 히트싱크의 상부로서 상기 기판의 둘레에 상부로 연장되어 형성된 하우징; 상기 하우징 내측의 기판, 파워 소자, 도전성 와이어 및 리드 단자를 밀봉하되, 상기 리드 단자는 외측으로 돌출되도록 하는 인캡슐란트; 및, 상기 하우징 및 인캡슐란트의 상부에 형성되고, 상기 리드 단자는 외측으로 돌출되도록 하는 커버로 이루어진 파워 모듈을 제공한다.

Description

파워 모듈{POWER MODULE}
본 발명은 파워 모듈에 관한 것이다.
일반적으로 반도체 소자 중에서도 전력 공급을 위한 파워 모듈은 발열량이 비교적 높은 것이 알려져 있다. 그 때문에, 파워 모듈을 탑재하는 기판으로는, 예를 들어 AlN(질화알루미늄)과 같은 세라믹 기판 상에 Cu(구리) 금속판이 접합된 파워 모듈용 기판이 사용된다. 또한, 이 금속판은 배선층으로서 형성되고, 그 금속판 상에는, 납땜재를 개재하여 파워 소자인 반도체 칩이 탑재된다. 더불어, 이러한 세라믹 기판의 하면에는 방열판이 부착되어 파워 모듈이 제조되고 있다.
한편, 이러한 파워 모듈은 발열량이 많고 전력 손실이 큼으로써, 기판의 두께가 상대적으로 두껍게 제조된다. 즉, 세라믹 기판 및 그것에 형성된 배선층의 두께가 매우 두껍게 형성된다. 더욱이, 발열량 및 전력 손실로 인하여 기판의 면적이 상대적으로 크고 따라서, 이를 채용한 파워 모듈의 크기도 상대적으로 커진다. 따라서, 파워 모듈의 성능 향상 및 크기 축소를 위해, 기판의 디자인을 최적화시킬 필요가 있다.
본 발명의 해결하려는 과제는 방열 성능이 우수하고, 전력 손실이 작으며, 크기가 작은 파워 모듈을 제공하는데 있다.
본 발명에 의한 파워 모듈은 제1면과, 상기 제1면의 반대면인 제2면을 갖는 기판, 상기 제1면에 형성된 다수의 배선 패턴, 및 상기 제2면에 상기 제2면 전체를 덮는 방열층으로 이루어진 기판; 상기 기판의 방열층에 솔더를 통하여 부착된 히트싱크; 상기 기판의 배선 패턴에 탑재된 다수의 파워 소자; 상기 기판의 배선 패턴 및 상기 다수의 파워 소자를 전기적으로 연결하는 도전성 와이어; 상기 기판의 배선 패턴에 부착되어 상부로 연장된 다수의 리드 단자; 상기 히트싱크의 상부로서 상기 기판의 둘레에 상부로 연장되어 형성된 하우징; 상기 하우징 내측의 기판, 파워 소자, 도전성 와이어 및 리드 단자를 밀봉하되, 상기 리드 단자는 외측으로 돌출되도록 하는 인캡슐란트; 및, 상기 하우징 및 인캡슐란트의 상부에 형성되고, 상기 리드 단자는 외측으로 돌출되도록 하는 커버를 포함한다.
상기 기판의 배선 패턴은 상기 파워 소자가 탑재되는 소자용 패턴; 및 상기 소자용 패턴으로부터 이격된 둘레에 형성되어, 상기 파워 소자와 도전성 와이어를 통하여 전기적으로 연결된 다수의 연결 패턴을 포함하고, 상기 다수의 연결 패턴에 상기 다수의 리드 단자가 솔더로 부착될 수 있다. 상기 파워 소자는 솔더로 상기 소자용 패턴에 부착될 수 있다. 상기 파워 소자는 트랜지스터 및 다이오드로 이루어질 수 있다. 상기 연결 패턴은 상기 소자용 패턴의 일측에 형성되어 상기 다이오드의 애노드가 도전성 와이어로 접속되는 애노드 패턴; 상기 소자용 패턴의 일측에 형성되어 상기 트랜지스터의 에미터가 도전성 와이어로 접속되는 에미터 패턴; 및 상기 소자용 패턴의 타측에 형성되어 상기 트랜지스터의 게이트가 도전성 와이어로 접속되는 게이트 패턴을 포함할 수 있다. 상기 리드 단자는 상기 애노드 패턴 및 상기 에미터 패턴에 각각 솔더로 부착되고, 상호간 전기적으로 연결된 에미터 단자; 상기 게이트 패턴에 솔더로 부착된 게이트 단자; 및 상기 소자용 패턴에 솔더로 부착된 다수의 콜렉터 단자로 이루어질 수 있다. 상기 리드 단자는 상기 에미터 패턴에 솔더로 부착된 테스용 에미터 단자; 및 상기 소자용 패턴에 솔더로 부착된 테스트용 콜렉터 단자를 더 포함하여 이루어질 수 있다. 상기 애노드 패턴 또는 상기 에미터 패턴의 최소 선폭(Wc)은 아래의 수학식에 의해 결정될 수 있다.
Figure 112011009974027-pat00001
여기서, Ts는 유전층의 두께(M), I는 전류(A), Rs는 면저항, 1.78×10-8Ω?m/Tc, Tc는 애노드 패턴 또는 에미터 패턴의 두께, Ks는 유전층의 열전도율(W/Mk), Tris는 허용 가능한 온도 상승값(K)이다.
본 발명에 따른 파워 모듈은 기판의 하면 전체에 도전층을 형성하고, 상기 도전층에는 솔더를 통하여 히트싱크가 부착되도록 함으로써 방열 성능이 우수한 파워 모듈을 제공한다.
또한, 본 발명에 따른 파워 모듈은 기판의 상면에 최대 전류를 흘릴 수 있는 최적화된 배선 패턴 디자인을 형성함으로써 전력 손실이 작은 파워 모듈을 제공한다.
또한, 본 발명에 따른 파워 모듈은 최적화된 배선 패턴 디자인을 갖는 기판을 이용함으로써 크기가 작은 파워 모듈을 제공한다.
도 1a 및 도 1b는 본 발명에 따른 파워 모듈을 도시한 부분 단면도 및 확대 단면도이다.
도 2는 본 발명에 따른 파워 모듈중 기판의 디자인 및 기판에 탑재된 파워 반도체 칩의 와이어 본딩 상태를 도시한 평면도이다.
도 3은 본 발명에 따른 파워 모듈중 어느 한 기판에 구현된 회로도이다.
도 4는 본 발명에 따른 파워 모듈을 도시한 사시도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다. 또한, 어떤 부분이 다른 부분과 전기적으로 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
도 1a, 도 1b 및 도 2에 도시된 바와 같이 본 발명에 따른 파워 모듈(100)은 기판(110), 히트 싱크(120), 파워 소자(131), 도전성 와이어(141), 리드 단자(151,152), 하우징(160), 인캡슐란트(170) 및 커버(180)를 포함한다.
상기 기판(110)은 유전층(111), 다수의 배선 패턴(112,114,115) 및 방열층(116)을 포함한다.
상기 유전층(111)은 제1면(상면)과, 상기 제1면의 반대면인 제2면(하면)을 갖는다. 이러한 유전층(111)은 예를 들면 질화알루미늄(AlN)과 같은 세라믹 재질일 수 있으나, 이러한 재질로 본 발명을 한정하는 것은 아니다. 상기 다수의 배선 패턴(112,114,115)은 상기 유전층(111)의 제1면에 형성된다. 이러한 배선 패턴(112,114,115)은 구리 박막으로 형성될 수 있으나, 이러한 재질로 본 발명을 한정하는 것은 아니다. 상기 방열층(116)은 상기 유전층(111)의 제2면에 형성된다. 이러한 방열층(116)은 상기 제2면의 전체에 형성되며, 구리 박막으로 형성될 수 있다. 그러나, 이러한 재질로 방열층(116)의 재질을 한정하는 것은 아니다. 여기서, 상기 배선 패턴(112,114,115)은 소자용 패턴(112) 및 연결 패턴(114,115)으로 이루어지며, 상기 연결 패턴(114,115)은 다시 애노드 패턴, 에미터 패턴(114) 및 게이트 패턴(115)으로 이루어진다. 이에 대해서는 아래에서 다시 설명하기로 한다.
상기 히트 싱크(120)는 상기 기판(110)에 솔더(119)를 통하여 부착되어 있다. 즉, 상기 히트 싱크(120)는 상기 기판(110)의 방열층(116)에 솔더(119)를 통하여 부착된다. 따라서, 상기 기판(110)으로부터의 열은 상기 솔더(119) 및 히트 싱크(120)를 통하여 외부로 방출된다. 상기 히트 싱크(120)는 구리, 알루미늄 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
상기 파워 소자(131)는 상기 기판(110)에 전기적으로 접속된다. 즉, 상기 파워 소자(131)는 솔더(117)를 통하여 상기 배선 패턴(112)에 접속된다. 이러한 파워 소자(131)는 IGBT, MOSFET와 같은 트랜지스터, 또는 다이오드일 수 있으나, 이러한 소자로 본 발명을 한정하는 것은 아니다. 이러한 파워 소자(131)에 대해서도 아래에서 다시 설명하기로 한다.
상기 도전성 와이어(141)는 상기 파워 소자(131)와 상기 배선 패턴(115)을 전기적으로 연결시킨다. 이러한 도전성 와이어(141)는 통상의 알루미늄 와이어, 골드 와이어, 카파 와이어 및 그 등가 물중에서 선택된 어느 하나일 수 있으며, 여기서 그 재질을 한정하는 것은 아니다. 여기서, 상기 도전성 와이어(141)의 적어도 두 영역이 파워 소자(131)의 상면에 스티치 본딩되고, 나머지 한 영역이 배선 패턴(115)에 스티치 본딩될 수 있다. 이와 같이 파워 소자(131)의 상면에 도전성 와이어(141)의 적어도 두 영역이 본딩됨으로써, 상기 파워 소자(131)의 전류 흐름 효율이 향상된다.
상기 리드 단자(151,152)는 상기 배선 패턴(114,115)에 솔더(118)를 통하여 부착되고, 상부를 향하여 일정 길이 연장된다. 이러한 리드 단자(151,152)는 구리, 구리 합금, 니켈 도금된 구리, 알루미늄, 알루미늄 합금 중에서 선택된 어느 하나일 수 있으며, 여기서 그 재질을 한정하는 것은 아니다. 더불어, 상기 리드 단자(151,152)는 배선 패턴(114,115)과의 접속 면적이 증가하도록, 상기 배선 패턴(114,115)과 접속되는 영역이 절곡되어 형성될 수 있다. 더불어, 상기 리드 단자(151,152)의 상부 영역 역시 외부 장치와의 용이한 접속을 위해 절곡되어 형성될 수 있고, 필요에 따라 홀이 형성될 수도 있다. 이러한 리드 단자(151,152)는 에미터 단자(151), 게이트 단자(152) 및 콜렉터 단자로 이루어질 수 있으며, 이는 아래에서 다시 설명한다. 더욱이, 본 발명에서는 테스트용 에미터 단자 및 테스트용 콜렉터 단자를 더 포함할 수도 있다.
상기 하우징(160)은 상기 기판(110)의 주변 영역으로서 상기 히트 싱크(120)의 상면에 형성된다. 이러한 하우징(160)은 통상의 플라스틱 재질로 형성되며, 통상 상기 파워 소자(131) 및 도전성 와이어(141)의 높이보다 높게 형성된다.
상기 인캡슐란트(170)는 상기 하우징(160)의 내측에 위치된 기판(110), 파워 소자(131), 도전성 와이어(141) 및 리드 단자(151,152)를 덮음으로써, 이들을 외부 환경으로부터 격리한다. 그러나, 상기 리드 단자(151,152)는 상부 영역이 상기 인캡슐란트(170)를 통하여 상부 방향으로 돌출된다.
상기 커버(180)는 상기 하우징(160)을 밀봉하며, 통상의 플라스틱 재질로 형성될 수 있다. 여기서, 상기 리드 단자(151,152)는 상기 커버(180)를 관통하여 상부 방향으로 돌출된다. 물론, 상술한 바와 같이 상기 리드 단자(151,152)의 상부 영역은 절곡됨으로서, 상기 커버(180)에 밀착될 수 있다.
도 2는 본 발명에 따른 파워 모듈중 기판의 디자인 및 기판에 탑재된 파워 소자의 와이어 본딩 상태를 도시한 평면도이다.
도 2에 도시된 바와 같이, 히트 싱크(120)에는 적어도 하나의 기판(110)이 위치될 수 있다. 상술한 바와 같이 기판(110)은 솔더에 의해 히트 싱크(120)에 부착된다. 더불어, 상기 히트 싱크(120)의 각 모서리에는 홀(121)이 형성될 수 있으며, 이러한 홀(121)에는 모듈의 조립 공정중 부시가 결합된다. 실질적으로 이러한 홀(121)을 통하여 파워 모듈(100)이 외부 장치에 결합된다. 또한, 도면에는 하나의 히트 싱크(120) 위에 두 개의 기판(110)이 위치된 것으로 도시되어 있으나, 하나의 기판(110) 또는 두 개 이상의 기판(110)도 위치될 수 있다. 여기서, 도면에 도시된 두 개의 기판(110)은 동일한 디자인을 가지므로, 어느 하나를 예로 하여 설명한다.
상기 기판(110)을 이루는 유전층(111)의 제1면에는 다수의 배선 패턴(112,113,114,115)이 형성된다. 이러한 배선 패턴(112,113,114,115)은 소자용 패턴(112) 및 연결 패턴(113,114,115)을 포함한다. 상기 소자용 패턴(112)은 기판(110)의 대략 중앙에 형성되며, 이러한 소자용 패턴(112)에는 IGBT, MOSFET 및 다이오드와 같은 파워 소자(131,132)가 탑재된다. 즉, 상기 소자용 패턴(112)에 파워 소자(131,132)가 솔더(117)에 의해 전기적으로 접속된다. 또한, 상기 연결 패턴(113,114,115)은 상기 소자용 패턴(112)으로부터 이격되어 상기 소자용 패턴(112)의 둘레에 형성된다. 좀 더 구체적으로, 상기 연결 패턴은 애노드 패턴(113), 에미터 패턴(114) 및 게이트 패턴(115)을 포함한다. 상기 애노드 패턴(113)은 상기 다이오드와 같은 파워 소자(132)와 인접하여 형성되고, 상기 다이오드 파워 소자(132)와 도전성 와이어(142)를 통하여 전기적으로 접속된다. 상기 에미터 패턴(114)은 상기 IGBT 또는 MOSFET과 같은 파워 소자(131)와 인접하여 형성되고, 상기 IGBT 또는 MOSFET과 같은 파워 소자(131)와 도전성 와이어(141)를 통하여 전기적으로 접속된다. 더불어, 상기 게이트 패턴(115) 역시 상기 IGBT 또는 MOSFET과 같은 파워 소자(131)와 인접하여 형성되고, IGBT 또는 MOSFET과 같은 파워 소자(131)와 도전성 와이어(143)를 통하여 전기적으로 접속된다.
한편, 상기 소자용 패턴(112) 및 연결 패턴(113,114,115)에는 각각 리드 단자(151,152,153)가 솔더를 통하여 전기적으로 부착된다. 예를 들어, 상기 리드 단자(151)는 에미터 단자(151), 게이트 단자(152) 및 콜렉터 단자(153)를 포함할 수 있다. 상기 에미터 단자(151)는 상기 애노드 패턴(113) 및 상기 에미터 패턴(114)에 각각 솔더를 통해 부착되고, 또한 상호간 전기적으로 연결된다. 이러한 연결은 주로 커버(180, 도 4 참조)의 하부 또는 커버(180)의 상부에서 상호간 전기적으로 연결된 형태를 할 수 있다. 또한, 상기 게이트 단자(152)는 상기 게이트 패턴(115)에 솔더를 통하여 부착된다. 더불어, 상기 콜렉터 단자(153)는 상기 소자용 패턴(112)에 솔더를 통해 부착될 수 있다. 이러한 콜렉터 단자(153) 역시 커버(180, 도 4 참조)의 하부 또는 커버(180)의 상부에서 다수가 상호간 전기적으로 연결될 수 있다. 여기서, 상기 에미터 단자(151), 게이트 단자(152) 및 콜렉터 단자(153)는 모두 커버(180)의 외측으로 돌출 및 노출되어 있으며, 외부 장치에 전기적으로 접속된다.
더불어, 본 발명은 테스트용 에미터 단자(154) 및 테스트용 콜렉터 단자(155)를 더 포함할 수 있다. 예를 들면, 상기 에미터 패턴(114)에 솔더를 통해 테스용 에미터 단자(151)가 결합될 수 있고, 상기 소자용 패턴(112)에 솔더를 통해 테스트용 콜렉터 단자(155)가 결합될 수 있다. 이러한 테스트용 에미터 단자(154) 및 테스트용 콜렉터 단자(155) 역시 커버(180, 도 4 참조)의 외측으로 돌출 및 노출되어 있으며, 이는 파워 모듈(100)의 동작 시험에 이용될 수 있다.
여기서, 본 발명의 발명자들은 상기 기판(110)이 흘릴 수 있는 최대 전류가 아래와 같은 수학식으로 결정됨을 발견하였다. 예를 들어, 상기 연결 패턴중 애노드 패턴(113) 또는 에미터 패턴(114)의 최소 선폭(Wc)이 아래의 수학식을 만족할 경우 파워 모듈(100)에서 미리 설계된 최대 전류를 흘릴 수 있다. 다르게 설명하면, 아래의 수학식을 만족할 경우 파워 모듈(100)의 동작중 배선 패턴이 용융되거나 타지 않고 또한 과도한 온도 상승 현상이 발생하지 않는다.
[수학식]
Figure 112011009974027-pat00002
여기서, Ts는 유전층(111)의 두께(M), I는 전류(A), Rs는 애노드 패턴(113) 또는 에미터 패턴(114)의 면저항으로서 1.78×10-8Ω?m/Tc, Tc는 애노드 패턴(113) 또는 에미터 패턴(114)의 두께, Ks는 유전층(111)의 열전도율(W/Mk), Tris는 허용 가능한 온도 상승값(K)이다.
더불어, 상기 허용 가능한 온도 상승값 Tris는 예를 들어 적용 분야가 HEV 또는 EV일 경우 자동차 엔진부 또는 자동차 프런트 부분일 수 있으므로, 최대 150℃ 정도까지 고려될 수 있다.
이러한 수학식을 이용할 경우, 예를 들어 대략 200A의 전류를 흘리고자 한다면, 애노드 패턴(113) 또는 에미터 패턴(114)의 두께는 대략 3mm 정도이며, 유전층(111)의 두께는 대략 6mm 정도가 된다.
이와 같이 하여, 본 발명에 따른 기판(110)은 흘리고자 하는 전류값이 결정되면, 이를 만족시키기 위해 유전층(111)의 두께, 유전층(111)의 열전도율, 애노드 패턴(113) 또는 에미터 패턴(114)의 면저항, 애노드 패턴(113) 또는 에미터 패턴(114)의 두께, 허용 가능한 온도 상승값 등이 결정되고, 이어서, 최종적으로 애노드 패턴(113) 또는 에미터 패턴(114)의 최소 선폭(Wc)이 결정되며, 상기 최소 선폭(Wc)에 해당하는 값의 애노드 패턴(113) 또는 에미터 패턴(114)이 상기 유전층(111)의 제1면에 도금 또는 증착되어 형성된다. 더불어, 이러한 애노드 패턴(113) 또는 에미터 패턴(114)의 폭 결정에 이용된 수학식은 소자용 패턴(112)의 폭 결정에도 동일하게 적용될 수 있다. 다만, 소자용 패턴(112)에는 IGBT, MOSFET 및 다이오드와 같은 열이 많이 발생하는 파워 소자(131,132)가 직접 탑재되므로, 방열 성능이 우수하도록 계산에 의해 얻은 최소 선폭보다도 상대적으로 큰 폭으로 소자용 패턴(112)이 형성된다.
도 3은 본 발명에 따른 파워 모듈중 어느 한 기판에 구현된 회로도이다.
도 3에 도시된 바와 같이, 본 발명에 따른 파워 모듈은 일측에 게이트 단자(G)가 형성되고, 양측에 콜렉터 단자(C) 및 에미터 단자(E)가 형성된 IGBT 소자를 포함할 수 있다. 더욱이, 상기 IGBT 소자의 콜렉터 단자(C)와 에미터 단자(E) 사이에는 역방향으로 다이오드 소자가 연결될 수 있다. 이러한 파워 모듈은 DC-DC 컨버터, 인버터 등에 사용된다.
도 4는 본 발명에 따른 파워 모듈을 도시한 사시도이다.
도 4에 도시된 바와 같이, 본 발명에 따른 파워 모듈(100)은 하부에 히트 싱크(120)가 위치되고, 상기 히트 싱크(120)의 상부 둘레에 일정 높이의 하우징(160)이 설치될 수 있다. 물론, 상기 하우징(160)의 내부에는 상술한 기판(110), 파워 소자(131,132), 도전성 와이어(141,142,143) 및 리드 단자(151,152,153)가 설치된다. 여기서, 상기 히트 싱크(120)의 모서리에는 홀(121)이 형성되고, 상기 홀(121)에는 부시(122)가 설치됨으로써, 상기 파워 모듈(100)이 외부 장치에 강도 높게 결합될 수 있다.
더불어, 상기 하우징(160)의 상부에는 커버(180)가 부착되며, 이러한 커버(180)를 통하여 다수의 리드 단자(151,152,153)가 외측으로 노출 또는 돌출된다. 즉, 상기 커버(180)를 통하여 에미터 단자(151), 게이트 단자(152), 콜렉터 단자(153)가 노출 또는 돌출되고, 또한 일측에 테스트용 에미터 단자(154) 및 테스트용 콜렉터 단자(155)가 노출될 수 있다.
이러한 형태 이외에도 본 발명에 따른 파워 모듈(100)의 디자인은 다양하게 구현될 수 있으며, 도 4에 도시된 파워 모듈의 디자인으로 본 발명이 한정되는 것은 아니다.
이상에서 설명한 것은 본 발명에 따른 파워 모듈을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100; 파워 모듈
110; 기판 111; 유전층
112, 113, 114, 115; 배선 패턴
116; 방열층 117, 118, 119; 솔더
120; 히트 싱크 131,132; 파워 소자
141,142,143; 도전성 와이어 151,152,153; 리드 단자
154, 155; 테스트용 에미터 단자, 테스트용 콜렉터 단자
160; 하우징 170; 인캡슐란트
180; 커버

Claims (8)

  1. 제1면과, 상기 제1면의 반대면인 제2면을 갖는 기판, 상기 제1면에 형성된 다수의 배선 패턴, 및 상기 제2면에 상기 제2면 전체를 덮는 방열층으로 이루어진 기판;
    상기 기판의 방열층에 솔더를 통하여 부착된 히트싱크;
    상기 기판의 배선 패턴에 탑재된 다수의 파워 소자;
    상기 기판의 배선 패턴 및 상기 다수의 파워 소자를 전기적으로 연결하는 도전성 와이어;
    상기 기판의 배선 패턴에 부착되어 상부로 연장된 다수의 리드 단자;
    상기 히트싱크의 상부로서 상기 기판의 둘레에 상부로 연장되어 형성된 하우징;
    상기 하우징 내측의 기판, 파워 소자, 도전성 와이어 및 리드 단자를 밀봉하되, 상기 리드 단자는 외측으로 돌출되도록 하는 인캡슐란트; 및,
    상기 하우징 및 인캡슐란트의 상부에 형성되고, 상기 리드 단자는 외측으로 돌출되도록 하는 커버를 포함하고,
    상기 기판의 배선 패턴은 상기 파워 소자가 탑재되는 소자용 패턴; 및
    상기 소자용 패턴으로부터 이격된 둘레에 형성되어, 상기 파워 소자와 도전성 와이어를 통하여 전기적으로 연결된 다수의 연결 패턴을 포함하며,
    상기 다수의 연결 패턴에 상기 다수의 리드 단자가 솔더로 부착되고,
    상기 파워 소자는 트랜지스터 및 다이오드이며,
    상기 연결 패턴은
    상기 소자용 패턴의 일측에 형성되어 상기 다이오드의 애노드가 도전성 와이어로 접속되는 애노드 패턴;
    상기 소자용 패턴의 일측에 형성되어 상기 트랜지스터의 에미터가 도전성 와이어로 접속되는 에미터 패턴; 및
    상기 소자용 패턴의 타측에 형성되어 상기 트랜지스터의 게이트가 도전성 와이어로 접속되는 게이트 패턴을 포함함을 특징으로 하는 파워 모듈.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 파워 소자는 솔더로 상기 소자용 패턴에 부착된 것을 특징으로 하는 파워 모듈.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 리드 단자는
    상기 애노드 패턴 및 상기 에미터 패턴에 각각 솔더로 부착되고, 상호간 전기적으로 연결된 에미터 단자;
    상기 게이트 패턴에 솔더로 부착된 게이트 단자; 및
    상기 소자용 패턴에 솔더로 부착된 다수의 콜렉터 단자로 이루어진 것을 특징으로 하는 파워 모듈.
  7. 제 6 항에 있어서,
    상기 리드 단자는
    상기 에미터 패턴에 솔더로 부착된 테스용 에미터 단자; 및
    상기 소자용 패턴에 솔더로 부착된 테스트용 콜렉터 단자를 더 포함하여 이루어진 것을 특징으로 하는 파워 모듈.
  8. 제 1 항에 있어서,
    상기 애노드 패턴 또는 상기 에미터 패턴의 최소 선폭(Wc)은 아래의 수학식에 의해 결정됨을 특징으로 하는 파워 모듈.
    Figure 112012056252119-pat00003

    여기서, Ts는 유전층의 두께(M), I는 전류(A), Rs는 면저항, 1.78×10-8Ω?m/Tc, Tc는 애노드 패턴 또는 에미터 패턴의 두께, Ks는 유전층의 열전도율(W/Mk), Tris는 허용 가능한 온도 상승값(K)이다.
KR1020110012382A 2011-02-11 2011-02-11 파워 모듈 KR101216896B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110012382A KR101216896B1 (ko) 2011-02-11 2011-02-11 파워 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110012382A KR101216896B1 (ko) 2011-02-11 2011-02-11 파워 모듈

Publications (2)

Publication Number Publication Date
KR20120092371A KR20120092371A (ko) 2012-08-21
KR101216896B1 true KR101216896B1 (ko) 2012-12-28

Family

ID=46884416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110012382A KR101216896B1 (ko) 2011-02-11 2011-02-11 파워 모듈

Country Status (1)

Country Link
KR (1) KR101216896B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515340B (zh) 2012-06-29 2016-09-07 三星电机株式会社 电源模块封装和用于制造电源模块封装的方法
CN103515364A (zh) 2012-06-29 2014-01-15 三星电机株式会社 电源模块封装和用于制造电源模块封装的方法
KR101502668B1 (ko) * 2012-12-14 2015-03-13 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
WO2020166000A1 (ja) * 2019-02-14 2020-08-20 株式会社日立産機システム 電力変換装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007152385A (ja) 2005-12-05 2007-06-21 Hitachi Ltd 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
JP2008016564A (ja) 2006-07-04 2008-01-24 Mitsubishi Electric Corp 樹脂封止型パワーモジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007152385A (ja) 2005-12-05 2007-06-21 Hitachi Ltd 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
JP2008016564A (ja) 2006-07-04 2008-01-24 Mitsubishi Electric Corp 樹脂封止型パワーモジュール

Also Published As

Publication number Publication date
KR20120092371A (ko) 2012-08-21

Similar Documents

Publication Publication Date Title
US8324726B2 (en) Semiconductor device, electrode member and electrode member fabrication method
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
EP2500939B1 (en) Power semiconductor module attachment structure
US8198712B2 (en) Hermetically sealed semiconductor device module
US9520369B2 (en) Power module and method of packaging the same
US10461012B2 (en) Semiconductor module with reinforcing board
CN104485321A (zh) 半导体管芯封装件及其制造方法
US9159715B2 (en) Miniaturized semiconductor device
JP2013069782A (ja) 半導体装置
CN111261598B (zh) 封装结构及其适用的电源模块
JP2013197560A (ja) パワー半導体モジュール
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
JP6065839B2 (ja) 半導体装置及びその製造方法
KR101216896B1 (ko) 파워 모듈
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
JP2006190728A (ja) 電力用半導体装置
JP5429413B2 (ja) 半導体装置
JP2020053503A (ja) パワーモジュール
JP5177174B2 (ja) 半導体装置
JP5682511B2 (ja) 半導体モジュール
JP2013506310A (ja) 回路装置およびその製造方法
CN112310029A (zh) 衬板和基体集成的功率半导体器件及其制造方法
KR101897304B1 (ko) 파워 모듈
US20230096381A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP7005469B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151026

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191112

Year of fee payment: 8