JP2020053503A - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP2020053503A
JP2020053503A JP2018179887A JP2018179887A JP2020053503A JP 2020053503 A JP2020053503 A JP 2020053503A JP 2018179887 A JP2018179887 A JP 2018179887A JP 2018179887 A JP2018179887 A JP 2018179887A JP 2020053503 A JP2020053503 A JP 2020053503A
Authority
JP
Japan
Prior art keywords
power semiconductor
copper electrode
electrode
nickel plating
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018179887A
Other languages
English (en)
Other versions
JP6997690B2 (ja
Inventor
慎哉 齋藤
Shinya Saito
慎哉 齋藤
祐一 藤澤
Yuichi Fujisawa
祐一 藤澤
哲 小野寺
Satoru Onodera
哲 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keihin Corp
Original Assignee
Keihin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keihin Corp filed Critical Keihin Corp
Priority to JP2018179887A priority Critical patent/JP6997690B2/ja
Publication of JP2020053503A publication Critical patent/JP2020053503A/ja
Application granted granted Critical
Publication of JP6997690B2 publication Critical patent/JP6997690B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering

Abstract

【課題】パワー半導体及びリードフレームと銅電極とを容易に接合する。【解決手段】パワー半導体６と、前記パワー半導体６と接続される銅電極５と、前記銅電極５と接続するリードフレーム１１と、前記銅電極５と前記パワー半導体６とを接合する銀焼結材７と、前記銅電極５の表面にメッキ処理により設けられるニッケルメッキ層８とを備えるパワーモジュールであって、前記ニッケルメッキ層８は、その少なくとも一部に前記銅電極５を露出させる露出部８ａを有し、前記銅電極５において前記露出部８ａにより露出される部位と前記パワー半導体６とは、前記銀焼結材７にて接合され、前記ニッケルメッキ層８と前記リードフレーム１１とは、はんだ層９にて接合される。【選択図】図２

Description

本発明は、パワーモジュールに関するものである。
パワーモジュールにおいては、パワー半導体と電極とを電気的に接続すると共に、電極と出力端子（リードフレーム）とを電気的に接続する必要がある。例えば、特許文献１においては、ＩＧＢＴ素子（パワー半導体）を導体板にはんだ付けし、さらに第１出力端子及び正極接続端子を導体板にはんだ付けしている。
特開２００８−８６０９９号公報
ところで、近年ではシリコンカーバイド（ＳｉＣ）を用いたパワー半導体を用いることが検討されている。シリコンカーバイドを用いたパワー半導体は、高温で動作するため、発熱量が大きく、従来のようにはんだにより接合した場合、はんだが再溶融する可能性がある。したがって、パワー半導体を銀焼結材等の相対的に高温で溶融する部材により接合する必要がある。
また、パワーモジュールにおいて、はんだ付け時の接合性を高める等の目的で銅電極をニッケルによりメッキ処理することが一般的に行われている。しかしながら、銀焼結材によりパワー半導体を接合する場合、ニッケルと銀焼結材との接合強度が低く、接合することが困難となる。また、メッキ処理を行わない場合、銅電極とはんだとの接合強度が低く、リードフレームと銅電極とを接合することが困難となる。
本発明は、上述する問題点に鑑みてなされたもので、パワー半導体及びリードフレームと銅電極とを容易に接合することを目的とする。
上記目的を達成するために、本発明では、パワー半導体と、前記パワー半導体と接続される銅電極と、前記銅電極と接続するリードフレームと、前記銅電極と前記パワー半導体とを接合する銀焼結材と、前記銅電極の表面にメッキ処理により設けられるニッケルメッキ層とを備えるパワーモジュールであって、前記ニッケルメッキ層は、その少なくとも一部に前記銅電極を露出させる露出部を有し、前記銅電極において前記露出部により露出される部位と前記パワー半導体とは、前記銀焼結材にて接合され、前記ニッケルメッキ層と前記リードフレームとは、はんだにて接合される、という構成を採用する。
第２の手段として、上記第１の手段において、前記銅電極は、前記露出部より露出される部位に凹部が形成される、という構成を採用する。
第３の手段として、上記第１または２の手段において、前記露出部は、前記銀焼結材と前記ニッケルメッキ層とが接触しない大きさである、という構成を採用する。
本発明によれば、銅電極に形成されたニッケルメッキ層に対して露出部を形成する。これにより、銅電極は、一部が露出した状態となり、銀焼結材と直接接合することが容易となる。また、銅電極がメッキ処理されているため、リードフレームをニッケルメッキ層に対してはんだ付けすることが容易となり、したがって、パワー半導体及びリードフレームと銅電極とを容易に接合することができる。
本発明の一実施形態に係るパワーモジュールの模式的な上面図である。 本発明の一実施形態に係るパワーモジュールの模式断面図である。 本発明の一実施形態に係るパワーモジュールの変形例を示す図であり、（ａ）は模式断面図であり、（ｂ）はパワーモジュールが備える電極を含む模式的な上面図である。
以下、図面を参照して、本発明に係るパワーモジュールの一実施形態について説明する。
［第１実施形態］
パワーモジュール１は、図１及び図２に示すように、ケーシング２と、冷却器３と、絶縁基板４と、電極５と、複数のパワー半導体チップ６と、銀焼結材接合層７と、ニッケルメッキ層８と、はんだ層９と、第１リードフレーム１０と、第２リードフレーム１１とを備えている。
ケーシング２は、図１に示すように、電極５と、複数のパワー半導体チップ６と、はんだ層９とを収容する樹脂製部材である。ケーシング２は、冷却器３に絶縁基板４が設けられ、さらに絶縁基板４上に電極５及びパワー半導体チップ６が設置された状態で、パワー半導体チップ６を露出させてモールドすることにより形成される。
冷却器３は、ケーシング２の下部に配置され、電極５と接触した状態で設けられている。冷却器３は、例えば水冷式とされ、内部に冷却水が流通することにより、電極５及びパワー半導体チップ６を冷却する。
絶縁基板４は、図２に示すように、パワー半導体チップ６が搭載される板部材である。なお、絶縁基板４は、パワー半導体チップ６が設けられる第１面と、第１面の裏面となる第２面との間が絶縁されている。
電極５は、絶縁基板４に設けられる銅（Ｃｕ）製の電極である。電極５は、電子回路の一部とされ、パワー半導体チップ６に電気的に接続されると共に、他の電子部品（不図示）と電気的に接続されている。また、電極５は、ニッケルメッキ層８に後述する露出部８ａが形成されていることにより、銀焼結材接合層７と直接接触した状態とされている。
パワー半導体チップ６は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やシリコンカーバイド（ＳｉＣ）であり、電極５に対して銀焼結材接合層７により接合されている。また、パワー半導体チップ６は、絶縁基板４上において、複数設けられている。このようなパワー半導体チップ６は、直流を交流に変換、または電圧及び周波数の変換を目的として実装されている。
銀焼結材接合層７は、銀焼結材により構成され、銀の微粒粉を約３００℃で焼成することにより部材同士を接合する。銀焼結材接合層７は、電極５とパワー半導体チップ６との間及びパワー半導体チップ６と第１リードフレーム１０との間を接合している。
ニッケルメッキ層８は、電極５の表面全体を覆うようにメッキ処理されることにより形成されたニッケルメッキの層である。ニッケルメッキ層８には、銀焼結材接合層７と重なる位置において、露出部８ａが形成されている。露出部８ａは、銀焼結材接合層７よりも大きく、ニッケルメッキ層８が銀焼結材接合層７と接触しないように設けられている。なお、露出部８ａは、電極５における露出部８ａに対応する部位をマスキングした状態でメッキ処理を行うことにより形成される。
はんだ層９は、電極５と第２リードフレーム１１とを電気的に接続するため、電極５と第２リードフレーム１１との間に設けられている。
第１リードフレーム１０は、パワー半導体チップ６と接続され、パワー半導体チップ６と外部端子とを電気的に接続させるための端子として機能する導電部材である。
第２リードフレーム１１は、電極５と接続され、電極５と外部端子とを電気的に接続させるための端子として機能する導電部材である。
このような本実施形態におけるパワーモジュール１の製造時において、ニッケルメッキ層８に露出部８ａが形成されていることにより、電極５が露出した状態となる。これにより、電極５と接合強度の高い銀焼結材接合層７を用いて、電極５とパワー半導体チップ６とを直接接合することが可能である。第２リードフレーム１１については、耐用温度が比較的低いため、はんだ付けにより電極５と接合する必要がある。これについて、第２リードフレーム１１が接合される部位は、はんだ層９と接合強度の高いニッケルメッキ層８が形成された状態となる。このため、第２リードフレーム１１をニッケルメッキ層８に対してはんだ付けすることができる。したがって、パワー半導体チップ６と第２リードフレーム１１とのいずれについても接合強度の高い材料により電極５と接合することができ、接合が容易となる。
また、本実施形態においては、パワーモジュール１の銀焼結材接合層７が、ニッケルメッキ層８と接触しないように露出部８ａが形成されている。これにより、銀焼結材接合層７の接合性を最も好適な状態とすることが可能である。
さらに、第２リードフレーム１１をニッケルメッキ層８に対してはんだ付けすることにより、コストの高い銀焼結材接合層７の全体使用量を抑えることができ、コストを抑えることが可能である。
［第２実施形態］
続いて、上記第１実施形態の変形例を第２実施形態として、図３を参照して説明する。なお、以下の説明において、第１実施形態と同一の構成については符号を同一とし、説明を省略する。
本実施形態に係るパワーモジュール１は、電極５における露出部８ａから露出した部位に、溝部５ａ（凹部）が形成されている。溝部５ａは、図３（ａ）に示すように、断面が略半円形とされ、上記露出した部位に複数形成されている。また、複数の溝部５ａは、図３（ｂ）に示すように、互いに平行に、一方向に向けて形成されている。
溝部５ａは、電極５に対して全体をメッキ加工することによりニッケルメッキ層８を形成し、さらに、ニッケルメッキ層８及び電極５の表面を切削することにより、露出部８ａと共に形成される。
このような溝部５ａを形成することにより、銀焼結材接合層７は、溝部５ａを埋めるように形成される。したがって、銀焼結材接合層７と電極５との接触面積が増加し、接合強度がより向上する。
また、ニッケルメッキ層８と電極５とを切削することで露出部８ａと溝部５ａとを同時に形成できることから、メッキ処理時にエッチングやマスキングを行う必要がなく、加工が容易である。
以上、図面を参照しながら本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではない。上述した実施形態において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の趣旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
上記実施形態においては、ニッケルメッキ層８をマスキングまたは切削加工することにより露出部８ａを形成するものとしたが、本発明はこれに限定されない。ニッケルメッキ層８は、エッチング等の手法により形成するものとしてもよい。
また、上記第２実施形態においては、ニッケルメッキ層８と電極５とを同時に加工することにより、露出部８ａ及び溝部５ａを形成するものとしたが、本発明はこれに限定されない。エッチングやマスキングによりニッケルメッキ層８に露出部８ａを形成するものとしてもよい。
また、上記第２実施形態において、溝部５ａは、断面が略半円状の溝を形成するものとしたが、本発明はこれに限定されない。溝部５ａの断面形状は、矩形または台形としてもよい。さらに、電極５は、溝部５ａに代えて複数の円形または矩形等の凹部が形成されるものとしてもよい。
また、上記実施形態においては、ニッケルメッキ層８と銀焼結材接合層７とは接触しないように設けられるものとしたが、本発明はこれに限定されない。ニッケルメッキ層８と銀焼結材接合層７とが一部において重なるように設けられるものとしてもよい。この場合、パワー半導体チップ６が接合された状態で、ニッケルメッキ層８の露出部８ａが露出しないため、ニッケルメッキ層８の強度を高めることが可能である。
１……パワーモジュール
５……電極
５ａ……溝部
６……パワー半導体チップ
７……銀焼結材接合層
８……ニッケルメッキ層
８ａ……露出部
９……はんだ層
１１……第２リードフレーム

Claims (3)

  1. パワー半導体と、前記パワー半導体と接続される銅電極と、前記銅電極と接続するリードフレームと、前記銅電極と前記パワー半導体とを接合する銀焼結材と、前記銅電極の表面にメッキ処理により設けられるニッケルメッキ層とを備えるパワーモジュールであって、
    前記ニッケルメッキ層は、その少なくとも一部に前記銅電極を露出させる露出部を有し、
    前記銅電極において前記露出部により露出される部位と前記パワー半導体とは、前記銀焼結材にて接合され、
    前記ニッケルメッキ層と前記リードフレームとは、はんだにて接合される
    ことを特徴とするパワーモジュール。
  2. 前記銅電極は、前記露出部より露出される部位に凹部が形成されることを特徴とする請求項１記載のパワーモジュール。
  3. 前記露出部は、前記銀焼結材と前記ニッケルメッキ層とが接触しない大きさであることを特徴とする請求項１または２記載のパワーモジュール。
JP2018179887A 2018-09-26 2018-09-26 パワーモジュール Active JP6997690B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018179887A JP6997690B2 (ja) 2018-09-26 2018-09-26 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018179887A JP6997690B2 (ja) 2018-09-26 2018-09-26 パワーモジュール

Publications (2)

Publication Number Publication Date
JP2020053503A true JP2020053503A (ja) 2020-04-02
JP6997690B2 JP6997690B2 (ja) 2022-01-18

Family

ID=69997805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018179887A Active JP6997690B2 (ja) 2018-09-26 2018-09-26 パワーモジュール

Country Status (1)

Country Link
JP (1) JP6997690B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022038833A1 (ja) * 2020-08-20 2022-02-24 株式会社日立パワーデバイス 半導体パワーモジュールおよび半導体パワーモジュールの製造方法
WO2022249803A1 (ja) * 2021-05-27 2022-12-01 株式会社デンソー 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016024445A1 (ja) * 2014-08-12 2016-02-18 富士電機株式会社 半導体装置
WO2016121159A1 (ja) * 2015-01-26 2016-08-04 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2017002793A1 (ja) * 2015-07-01 2017-01-05 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2018148168A (ja) * 2017-03-09 2018-09-20 日立化成株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016024445A1 (ja) * 2014-08-12 2016-02-18 富士電機株式会社 半導体装置
US20160343642A1 (en) * 2014-08-12 2016-11-24 Fuji Electric Co., Ltd. Semiconductor device
WO2016121159A1 (ja) * 2015-01-26 2016-08-04 三菱電機株式会社 半導体装置および半導体装置の製造方法
US20170309544A1 (en) * 2015-01-26 2017-10-26 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
WO2017002793A1 (ja) * 2015-07-01 2017-01-05 三菱電機株式会社 半導体装置および半導体装置の製造方法
US20180190611A1 (en) * 2015-07-01 2018-07-05 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
JP2018148168A (ja) * 2017-03-09 2018-09-20 日立化成株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022038833A1 (ja) * 2020-08-20 2022-02-24 株式会社日立パワーデバイス 半導体パワーモジュールおよび半導体パワーモジュールの製造方法
JP2022035179A (ja) * 2020-08-20 2022-03-04 株式会社 日立パワーデバイス 半導体パワーモジュールおよび半導体パワーモジュールの製造方法
JP7410822B2 (ja) 2020-08-20 2024-01-10 株式会社 日立パワーデバイス 半導体パワーモジュールおよび半導体パワーモジュールの製造方法
WO2022249803A1 (ja) * 2021-05-27 2022-12-01 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP6997690B2 (ja) 2022-01-18

Similar Documents

Publication Publication Date Title
JP4009056B2 (ja) パワーモジュール
US20060192253A1 (en) Semiconductor device, electrode member and electrode member fabrication method
US9159715B2 (en) Miniaturized semiconductor device
JPWO2016136457A1 (ja) パワーモジュール
US9973104B2 (en) Power module
JP2007234690A (ja) パワー半導体モジュール
US10192811B2 (en) Power semiconductor device
JP6726112B2 (ja) 半導体装置および電力変換装置
US10672677B2 (en) Semiconductor package structure
JP2015005681A (ja) 半導体装置及びその製造方法
CN108538825B (zh) 功率模块
JP6504962B2 (ja) 電力用半導体装置
JP6997690B2 (ja) パワーモジュール
US7737551B2 (en) Semiconductor power module with SiC power diodes and method for its production
JP2017017109A (ja) 半導体装置
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
JP6919392B2 (ja) 半導体モジュール
JP2021082714A (ja) 半導体装置
KR20120092371A (ko) 파워 모듈
JP2020053580A (ja) パワーモジュール用基板およびパワーモジュール
JP2015026667A (ja) 半導体モジュール
JP2004235566A (ja) 電力用半導体装置
JP2018116960A (ja) 電力用半導体装置
JP5682511B2 (ja) 半導体モジュール
JP6366806B1 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20210226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211217

R150 Certificate of patent or registration of utility model

Ref document number: 6997690

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150