JP7410822B2 - 半導体パワーモジュールおよび半導体パワーモジュールの製造方法 - Google Patents

半導体パワーモジュールおよび半導体パワーモジュールの製造方法 Download PDF

Info

Publication number
JP7410822B2
JP7410822B2 JP2020139313A JP2020139313A JP7410822B2 JP 7410822 B2 JP7410822 B2 JP 7410822B2 JP 2020139313 A JP2020139313 A JP 2020139313A JP 2020139313 A JP2020139313 A JP 2020139313A JP 7410822 B2 JP7410822 B2 JP 7410822B2
Authority
JP
Japan
Prior art keywords
power module
semiconductor chip
semiconductor
bonding
semiconductor power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020139313A
Other languages
English (en)
Other versions
JP2022035179A (ja
Inventor
感 安井
誠一 早川
俊章 守田
勝雄 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2020139313A priority Critical patent/JP7410822B2/ja
Priority to PCT/JP2021/016030 priority patent/WO2022038833A1/ja
Publication of JP2022035179A publication Critical patent/JP2022035179A/ja
Application granted granted Critical
Publication of JP7410822B2 publication Critical patent/JP7410822B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体パワーモジュールの構成とその製造方法に係り、特に、Ｓｉ半導体チップとＳｉＣ半導体チップを同一の絶縁基板上に搭載する複合型の半導体パワーモジュールに適用して有効な技術に関する。
インバータに代表される電力変換機器の中で、パワー半導体は整流機能やスイッチング機能をもつ主要な構成部品として使われている。パワー半導体の材料として現在はシリコン（Ｓｉ）が主流であるが、物性に優れるシリコンカーバイド（ＳｉＣ：炭化珪素）の適用が進んでいる。
ＳｉＣは、シリコンに対して絶縁破壊電界強度が一桁高く高電圧用途に適することや、熱伝導率もシリコンの３倍で、かつ高温でも半導体の性質を失いにくいことから原理的に温度上昇に強く、素子の抵抗を下げられるためパワー半導体の材料として適している。
ＳｉＣを採用した半導体パワーモジュールは、ＳｉＣ－ＭＯＳＦＥＴを主要構成素子とするフルＳｉＣモジュール、ＳｉＣダイオードのみから成るＳｉＣモジュール、シリコン素子とＳｉＣ素子を組み合わせたＳｉＣハイブリッドモジュールの３つに大別される。
これらの中でも、特に、インバータを構成する半導体パワーモジュールのスイッチング素子と整流素子の内、整流素子の還流ダイオード（フリーホイーリングダイオード）をシリコンからＳｉＣに置き換えたＳｉＣハイブリッドモジュールの製品化が先行している。整流素子はスイッチング素子に比べて構造と動作が単純で素子開発を進めやすい。また、ＳｉＣのダイオードとシリコンのＩＧＢＴを組み合わせた場合には、ＳｉＣダイオードの損失低減のみならず、ＩＧＢＴのスイッチング損失も低減できる相乗効果がある。
次に、半導体パワーモジュールの構成を、従来のシリコン半導体素子のみからなるパワーモジュールと、ＳｉＣハイブリッドモジュールの比較を交えて説明する。
シリコン半導体素子のみから構成される一般的な高耐圧の半導体パワーモジュールは、スイッチング素子としてシリコンのＩＧＢＴ（Insulated Gate Bipolar Transistor）を用い、これと逆並列に接続する還流ダイオードとしてシリコンのＰＮダイオードを組み合わせていた。
図２に、半導体パワーモジュールの外観図を、図３に、回路構成をそれぞれ示す（Ｇ：ゲート、Ｅ：エミッタ、Ｃ：コレクタ）。ケース内には複数枚の絶縁基板１０が格納され、各絶縁基板１０内にスイッチング素子（シリコンＩＧＢＴ２１や図示しないＭＯＳ等）と還流ダイオード（ＳｉＣ－ＳＢＤ２２）が複数チップ実装されている。各絶縁基板１０は、モジュール主端子３１により外部との電気的コンタクトをとる。なお、図２では、１つの半導体パワーモジュールに一組のＩＧＢＴと一組のダイオードを電気的に組み合わせた１ｉｎ１構成を例として示している。
図２及び図３に示すように、ＳｉＣハイブリッドモジュールでは、シリコンのＰＮダイオードをＳｉＣのショットキーバリアダイオード２２（ＳＢＤ ＝ Schottky Barrier Diode）に置き換える。ＳＢＤはリカバリ電流が無いためスイッチング損失が１／１０程度に減る。ＳｉＣを用いることで、耐圧６００Ｖ～３．３ｋＶといった従来シリコンのＳＢＤを適用できなかった高耐圧領域までＳＢＤを適用することが可能になる。
本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１には「第１の被接合部材と、第２の被接合部材とを金属配線を介して接合する金属配線の接合構造であって、前記第１の被接合部材と前記金属配線の一端との接合部は、導電性の焼結接合材で構成され、前記第２の被接合部材と前記金属配線の他端との接合部は、導電性の熱溶融接合材で構成されている金属配線の接合構造」が開示されている。
また、特許文献２には「ベース板と、上記ベース板の一方の面に接合され、且つ回路用導体パターンが設けられた絶縁基板と、上記絶縁基板に実装されたＳｉスイッチング素子と、上記絶縁基板に実装された、複数のワイドバンドギャップ半導体素子を素子用封止材で封止した素子パッケージと、上記ベース板に覆設されるとともに、少なくとも、上記Ｓｉスイッチング素子と上記素子パッケージと上記絶縁基板とを収納したケースと、上記ケースの内部に充填されたケース用封止材とを備えた電力用半導体装置であって、上記Ｓｉスイッチング素子と上記素子パッケージとが、同一の上記絶縁基板の回路用導体パターンに搭載され、上記Ｓｉスイッチング素子の電極と上記ワイドバンドギャップ半導体素子の電極とが、上記回路用導体パターンに電気的に導通され、上記素子用封止材に、モールド樹脂が用いられた電力用半導体装置」が開示されている。
特開２０１６－２１９６８１号公報 特開２０１２－４３８７５号公報
ところで、ＳｉＣ素子を採用することで損失低減や高速動作によるスイッチング周波数の増加、高温動作などの長所を得た一方で、ＳｉＣ素子を実装した半導体パワーモジュールのパワーサイクル耐性はシリコンと比較して劣ることが報告されている。
パワーサイクル耐性とは、半導体素子に秒単位の時間で主電流のオンとオフを繰り返し、短時間の熱的なサイクル疲労を調べるパワーサイクル試験における耐久性を指し、半導体パワーモジュールの信頼性試験としては最も厳しいものの一つとして知られている。
ＳｉＣはヤング率がシリコンの３倍と硬いため、ダイアタッチ部（チップ下の接合層）のひずみエネルギーが大きく、また熱伝導率もシリコンの３倍と高く素子の発熱が応力の強いチップ端まで速やかに伝わるため、発熱と冷却を繰り返すパワーサイクルによる疲労でチップ下の接合層が破壊しやすく、その寿命はシリコン比でおよそ１／３に低下することが知られている。
ＳｉＣのパワーサイクル耐性を向上するためには、寿命のボトルネックとなっているチップ下の接合層を従来のはんだから、より強固な新接合に変更する方法がある。新接合としては、銀や銅のナノ粒子を焼結する焼結銀接合および焼結銅接合や、強度の高いＡｕ－Ｇｅはんだを用いる方法、液相拡散接合（ＴＬＰ）などが知られている。
中でも、焼結接合を用いる方法は信頼性に優れており、開発と製品化が最も進んでいる。焼結銀接合並びに焼結銅接合を適用したＳｉＣモジュールが既に報告されているが、そのパワーサイクル耐性は従来のはんだ接合を用いたＳｉＣモジュールの数倍から１０倍以上との検証結果がある。
一方で、焼結接合を用いる方法にも幾つかの短所がある。強固な焼結接合を形成するためには、はんだと異なり接合時にチップの加圧が必要で、シリコンＩＧＢＴなどの大型かつ場合により薄膜化されているチップで全面を均等に加圧するためのプロセス難易度が高く、歩留まりが低下しやすい。また、シリコンは不純物としての銅が拡散しやすく特性劣化を招くため、ＩＧＢＴのように裏面側近傍にＰＮ接合を形成する素子では接合に銅が隣接した状態で加圧することはキズ等から銅拡散による不良や信頼性低下につながるリスクがある。
これらの懸念に加え、焼結接合で接合できる被接合金属膜は一般にはんだ接合を用いた場合とは異なるため、接合方法に応じて予め半導体素子の裏面仕様を作り分ける必要がある。ウエハ形態で大量生産することが基本の半導体素子では、仕様統一ができないことは顕著なコスト増を意味する。
このため、小面積チップでも大電流を流すことが可能であり、ウエハも厚いため加圧が容易で、かつ裏面にデバイス構造が無く焼結接合からの銀や銅の拡散の懸念も少ないＳｉＣ素子から焼結接合の適用が進んでいる。現在の主流であるシリコン素子に対する適用はより難易度が高い。これらの要因からシリコン素子とＳｉＣ素子が共存するＳｉＣハイブリッドモジュールにおいては、焼結接合を採用するとシリコン素子への適用に技術課題があり、逆に、はんだ接合を用いるとＳｉＣ素子の寿命が短くなる問題点があった。
上記特許文献１では、半導体チップ７と基板上回路層９とをビームリード１１を介して接合する際、半導体チップ７とビームリード１１を焼結接合で接合し、基板上回路層９とビームリード１１をはんだ接合で接合しているが、半導体チップ７と半導体チップ７が搭載される第１の基板上回路層５との間はハンダ層２０により接合されており、上述したようなＳｉＣハイブリッドモジュールにおける課題、すなわちＳｉ半導体チップと絶縁基板との接合信頼性及びＳｉＣ半導体チップと絶縁基板との接合信頼性を両立させる必要があることについては言及されていない。
また、上記特許文献２では、例えば図１にＳｉスイッチング素子５とＳｉＣのダイオードパッケージ６の両方をはんだ３により同一の絶縁基板２上に接合することが記載されており、さらにダイオードパッケージ６内部では、図３及び段落［００２９］等に記載があるように、ＳｉＣダイオード素子７を高耐熱接合材２２によりリード端子２４ａに接合し、高耐熱接合材２２の一例として金属焼結型接着剤を用い、Ｓｉスイッチング素子５及びＳｉＣのダイオードパッケージ６の両方をはんだ３により絶縁基板２上に接合することが例示されている。
しかしながら、ＳｉＣダイオード素子７を素子用封止材２３により封止してダイオードパッケージ６としているので、放熱性が問題になる可能性があるとともに、ＳｉＣダイオード素子７を絶縁基板２に直接搭載するのに比べてダイオードパッケージ６としている分だけコストが上がるという問題がある。
そこで、本発明の目的は、Ｓｉ半導体チップとＳｉＣ半導体チップを同一の絶縁基板上に搭載する複合型の半導体パワーモジュールにおいて、Ｓｉ半導体チップと基板との接合信頼性向上、及びＳｉＣ半導体チップと基板との接合信頼性向上の両立が可能な半導体パワーモジュール及びその製造方法を提供することにある。
上記課題を解決するために、本発明は、Ｓｉ半導体チップとＳｉＣ半導体チップを同一の絶縁基板上に搭載する複合型の半導体パワーモジュールにおいて、前記Ｓｉ半導体チップは、はんだ接合により前記絶縁基板上の第１の配線領域に接合され、前記ＳｉＣ半導体チップは、焼結接合により前記絶縁基板上の第２の配線領域に接合され、前記第１の配線領域上にニッケルめっきが施されており、前記Ｓｉ半導体チップは、前記ニッケルめっきを介して、はんだ接合により前記第１の配線領域に接合され、前記ＳｉＣ半導体チップは、焼結接合により前記第２の配線領域に直接接合されることを特徴とする。
また、本発明は、（ａ）絶縁基板上の第１の配線領域に、はんだ接合によりＳｉ半導体チップを接合する工程と、（ｂ）前記絶縁基板上の第２の配線領域に、焼結接合によりＳｉＣ半導体チップを接合する工程と、を含む半導体パワーモジュールの製造方法において、前記（ａ）工程と前記（ｂ）工程が同時に処理されることを特徴とする。
本発明によれば、Ｓｉ半導体チップとＳｉＣ半導体チップを同一の絶縁基板上に搭載する複合型の半導体パワーモジュールにおいて、Ｓｉ半導体チップと基板との接合信頼性向上、及びＳｉＣ半導体チップと基板との接合信頼性向上の両立が可能な半導体パワーモジュール及びその製造方法を提供することができる。
これにより、Ｓｉ半導体チップとＳｉＣ半導体チップを備える半導体パワーモジュールの信頼性向上、及び歩留まり向上、コスト低減が図れる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の実施例１に係る半導体パワーモジュールの概略構成を示す図である。 半導体パワーモジュールの外観図（組立図）である。 半導体パワーモジュールの回路構成を示す図である。 焼結銅接合のプロセスフローを示す図である。 本発明の実施例１に係る半導体パワーモジュールの製造方法を示すフローチャートである。 本発明の実施例１に係る半導体パワーモジュールの組立段階の絶縁基板を示す図である。 本発明の実施例１に係る半導体パワーモジュールの組立に用いる治具を示す図である。 本発明の実施例１に係る半導体パワーモジュールの組立段階の絶縁基板を示す図である。 本発明の実施例１に係るシリコンＩＧＢＴの断面図である 本発明の実施例２に係る半導体パワーモジュールの製造方法を示すフローチャートである。 本発明の実施例３に係る半導体パワーモジュールの概略構成を示す図である。 本発明の実施例４に係る半導体チップの断面図である。 焼結銀接合のプロセスフローを示す図である。 本発明の実施例６に係る半導体チップの断面図である。 本発明の実施例９に係る半導体パワーモジュールの概略構成を示す図である。
以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
図１から図９を参照して、本発明の実施例１の半導体パワーモジュールとその製造方法について説明する。
図１に、本実施例の半導体パワーモジュールの概略構成を示す。本実施例の半導体パワーモジュールは、図１に示すように、セラミック板１１上に金属配線１２，１３，１４が設けられた絶縁基板１０を備えており、絶縁基板１０上には、半導体チップとして複数の（ここでは４個の）シリコンＩＧＢＴ２１と複数の（ここでは１０個の）ＳｉＣ－ＳＢＤ２２が搭載されている。
各半導体チップ上の電極間は、ボンドワイヤ１７によって接続されている。なお、図１では煩雑さを避けるため対称的な位置にあるボンドワイヤの記載を省略している。半導体パワーモジュールの出力電流は、主端子接合領域１５に超音波接合で接合された主端子により外部に取り出される。
ここで、シリコンＩＧＢＴ２１を配置する領域とＳｉＣ－ＳＢＤ２２を配置する領域の間隔１８は、１．５ｍｍ以上の距離を確保している。つまり、シリコンＩＧＢＴ２１とＳｉＣ－ＳＢＤ２２は、絶縁基板１０（金属配線１３）上に互いに１．５ｍｍ以上離間して配置されている。
金属配線１２，１３，１４は銅（Ｃｕ）で形成されているが、シリコンＩＧＢＴ２１を配置する領域１９のみ銅の配線上にニッケル（Ｎｉ）めっきが施されている。
シリコンＩＧＢＴ２１は、金属配線１３のＮｉめっきが施された領域１９上にはんだ接合で接合されている。具体的には、鉛（Ｐｂ）を主成分とする高融点はんだを用いている。一方、ＳｉＣ－ＳＢＤ２２は、金属配線１３上に焼結銅接合で接合されている。焼結銅接合については後述する。
図２に、上記の絶縁基板１０を組み入れた半導体パワーモジュール３０の外観図（組立図）を示す。パッケージケース３３内に、モジュール主端子３１と補助端子（図示せず）、シリコンＩＧＢＴ２１並びにＳｉＣ－ＳＢＤ２２を搭載した絶縁基板１０が実装される。そして、図示しないシリコーンゲル等の封止材で内部を充填した状態で、ケースフタ３２で密封される。
図２に示す半導体パワーモジュール３０のモジュール組立プロセスの内、本発明の特徴的な半導体チップの接合工程について説明する。
絶縁基板１０上に、先ず、ＳｉＣ－ＳＢＤ２２を焼結銅接合を用いて接合する。焼結銅接合の基本工程を図４に示す。
先ず、図４の焼結ペーストの印刷段階４０に示すように、銅（Ｃｕ）の微細粒子を有機溶媒２に分散させた焼結銅ペーストを印刷技術を用いてＣｕ電極１（絶縁基板１０上の金属配線１３）の半導体チップ搭載位置に印刷する。
次いで、図４の半導体チップをマウントして熱処理を開始した段階４１に示すように、ダイ３（半導体チップ）を焼結銅ペースト上にマウントした後に、圧力４で示すように加圧しながら炉内で還元性雰囲気中の熱処理６を行う。
その過程で、図４の焼結が進行した段階４２に示すように、有機溶媒２が除去され、その後に銅の微細粒子同士の焼結が進む。
最後に、図４の焼結接合の熱処理が完了した段階４３に示すように、熱処理が完了した段階で強固な焼結銅（Ｃｕ）層５が形成される。
この焼結プロセスのポイントは、バルク状態での融点は１０００℃以上となる銅や銀を、溶媒や熱処理雰囲気にも依存するが２５０℃から３８０℃といったはんだ接合と変わらない低温で反応、形成できることにある。
一般に、金属の熱サイクルでの疲労破壊に対する耐性は、使用温度Ｔと融点Ｔｍの比Ｔ／Ｔｍ（いずれも絶対温度）に依存して、融点Ｔｍが高いほど同じ使用温度なら安定となる。はんだの融点がおよそ２００℃から３００℃程度であるのに対して、銅や銀の融点は１０８５℃乃至９６２℃のため、焼結銅や焼結銀の接合は大幅に安定となることがわかる。低温で接合可能となる理由は、材料に直径数十ｎｍから数μｍという微細粒子を用いることで、比表面積を増大し反応性を高めているためである。
次に、本実施例の半導体パワーモジュール３０の組立プロセスについて説明する。図５に、本実施例の半導体パワーモジュールの組立プロセス（製造方法）を示す。
先ず、ステップＳ１において、絶縁基板１０の金属配線１３上に、ダイ（ＳｉＣ－ＳＢＤ２２）を焼結銅接合で接合する。図６に、ＳｉＣ－ＳＢＤ２２を焼結銅接合で接合した段階の絶縁基板１０を示す。
続いて、ステップＳ２において、絶縁基板１０の金属配線１３上のＮｉめっきが施された領域１９上にシリコンＩＧＢＴ２１をはんだ接合で接合する。このとき、絶縁基板１０上には既にＳｉＣ－ＳＢＤ２２が搭載されているため、シリコンＩＧＢＴ２１のはんだ接合に用いる図７に示すシリコンＩＧＢＴのマウント用治具３５は、ＳｉＣ－ＳＢＤ２２への接触を避ける目的で、ＳｉＣ－ＳＢＤ部３６をくり抜いた構造の治具を用いる。図７に示すように、シリコンＩＧＢＴのマウント用治具３５を絶縁基板１０上に載置した後、シリコンＩＧＢＴチップとはんだを搭載するための穴３８を介して絶縁基板１０上のシリコンＩＧＢＴの搭載領域３７にシリコンＩＧＢＴ２１をはんだ接合する。
はんだ接合の接合条件は、ここで用いた高融点はんだの場合には温度が約３５０℃の水素雰囲気とする。焼結銅接合は、ひとたび形成されると銅の融点が１０８５℃と高いため、続くはんだ接合の熱処理温度では全く影響を受けない利点がある。
シリコンＩＧＢＴ２１のはんだ接合を完了した段階を図８に示す。続いて、ステップＳ３において、金属配線１２、シリコンＩＧＢＴ２１及びＳｉＣ－ＳＢＤ２２上の電極、金属配線１４をワイヤボンディングにより接続することで、図１に示す半導体パワーモジュールの構成となる。
この後は、ステップＳ４～Ｓ７において、従来の半導体パワーモジュールと同様に、図２に示すように複数の絶縁基板１０をベースプレート３４にはんだで接合し、複数の絶縁基板１０間のワイヤボンディングを行い、モジュール主端子３１及び補助端子（図示せず）をパッケージケース３３内に取り付けた後に、シリコーンゲルで封止し、ケースフタ３２を接着して半導体パワーモジュールの組立が完了する。
ここで、絶縁基板１０の金属配線１３上にＮｉめっきが施された領域１９を設ける理由について説明する。図９にシリコンＩＧＢＴの断面図を示す。シリコンＩＧＢＴはＳｉＣ－ＳＢＤと異なり、半導体チップ裏面近傍にｐｎ接合５０が存在する。
例えば、ウエハのダイシングやダイシングされたチップのハンドリング時に裏面にキズ６０等が生じた場合に、絶縁基板１０上の金属配線１３の銅が直接シリコンに接触すると、はんだ接合の熱処理中に銅とシリコンの反応生成物が生じてｐｎ接合に欠陥６１を生じる。
また、銅はシリコン中で容易に拡散して特性を劣化させる汚染源となるため、特に避けなければならない金属でもある。そこで、対策として、図１の絶縁基板１０においてシリコンＩＧＢＴ２１を配置する領域１９には拡散バリアとなるＮｉめっきを形成する。シリコンＩＧＢＴ２１をはんだ接合でＮｉめっき面に接合することで、使用するシリコンＩＧＢＴチップは、従来のはんだ品と共通化できるためコストが低減できる。
さらに、銅の金属配線１３－Ｎｉめっき－シリコンＩＧＢＴ２１のように、接合の組み合わせを従来と同等とすることで、すでに量産品としてフィールドでの実績がある技術を用いることからコストと時間を要する長期の信頼性試験を省略できるメリットがある。
上述したように、シリコンＩＧＢＴはパワーサイクル耐性に優れるために、ＳｉＣ－ＳＢＤのみを焼結銅接合としても両者の寿命は同程度となり、シリコンＩＧＢＴのみに従来のはんだ接合を用いることは寿命上のデメリットにはならない。
この他に、はんだ接合と焼結銅接合を使い分けることには以下の長所がある。先ず、焼結接合は、図４に示すように、熱処理中に半導体チップを加圧する必要がある。均一で不良を生じない加圧は大面積なシリコン半導体ほど難しくなるため、大面積チップに対しては、従来のはんだ接合を適用することで歩留まり向上や、高価な加圧焼結炉への要求仕様を緩和して設備投資を低減できる。
また、耐圧１２００Ｖ以下といった比較的低耐圧のシリコンＩＧＢＴでは、損失低減のため薄膜化したウエハが用いられる。シリコンはＳｉＣに比べてヤング率が１／３程度と低く、すなわち柔らかいため、加圧条件がデリケートになることから、ほぼ無加圧の従来のはんだを用いる接合プロセスの方が容易である。
以上の理由から、焼結接合とはんだ接合を、接合する半導体チップの面積を基準に使い分けても良い。加圧焼結の難易度が高くなる半導体チップの寸法は素子面積で１０ｍｍ角相当である。１０ｍｍ角以下であれば、焼結ペーストによっては強度は若干犠牲になるものの無加圧で焼結することさえ可能になる。
一方、１０ｍｍ角相当以上では加圧が必要となる。このため、半導体チップサイズ１０ｍｍ角相当を基準に、これより大面積（チップ面積が１００ｍｍ２以上）の半導体チップははんだ接合、小面積（チップ面積が１００ｍｍ２未満）のチップは焼結銅接合を用いると良い。
また、上述したように、焼結銅接合を行う半導体チップの配置領域と、はんだ接合を行う半導体チップの配置領域の間には、最小で１．５ｍｍの間隔を設ける必要がある。これは、はんだ接合では接合時に液体の状態に溶融したはんだが半導体チップ下から流れ出て拡がるため、焼結銅接合と干渉しないマージンとして必要になるためである。
はんだは気孔のある焼結接合層に容易に侵入し、銅と反応するため両者の接触を避ける必要がある。実測で半導体チップ下からのはんだ流れ量は最大約１ｍｍであったことから、マージンを含めて最小で１．５ｍｍの間隔を設けることが適切である。
図１０を参照して、本発明の実施例２の半導体パワーモジュールの製造方法について説明する。図１０は、本実施例の半導体パワーモジュールの製造方法を示すフローチャートであり、実施例１の図５に相当する。
本実施例では、半導体チップの接合工程を合理化する方法を示す。図５に示した実施例１での組立プロセスの流れに対して、本実施例では図１０に示すように、ステップＳ１’において、焼結銅接合とはんだ接合を同時に実施する。なお、絶縁基板１０上のレイアウト等は実施例１と同様である。また、ステップＳ３～Ｓ７に示すように、ワイヤボンディング工程からパッケージカバーの実装工程までは実施例１（図５）と同様である。
実施例１に対する本実施例のプロセスの変更点について説明する。焼結銅接合では、微粒子の調整及び溶媒の調合に依存して必要な焼結温度と雰囲気を制御可能なため、はんだ接合の温度及び雰囲気と共通の条件で焼結可能な焼結銅ペーストを作成することができる。例えば、高温鉛はんだの条件である、３５０℃加熱、１００％水素雰囲気、２０分にて焼結可能な焼結銅ペーストを用いる。
絶縁基板１０上で、焼結銅接合を行うＳｉＣ－ＳＢＤ２２の接合領域には焼結銅ペーストを予め印刷塗布する。その後、接合補助用のカーボン治具（図示せず）にセットした後、マウンタによって、シリコンＩＧＢＴ２１の接合領域にはシートはんだとシリコンＩＧＢＴチップを順にマウントし、ＳｉＣ－ＳＢＤ２２の接合領域には、焼結銅ペースト上に、ＳｉＣ－ＳＢＤチップのマウントを行った後に、ステップＳ１’において、加圧可能な炉内に投入して熱処理を行う。
２種の異なる接合を同時に行うことで各々からのアウトガスによる相互作用の悪影響が懸念されたが、発明者らの検討の結果、特に問題は発生しないことを確認した。焼結銅接合に用いる溶媒は加熱の早い段階で揮発してしまい、はんだ接合の仕上がりに影響する高温雰囲気でのはんだ溶融状態には影響しないためと考えられる。
本実施例の製造方法によれば、焼結接合とはんだ接合を同時に実施可能なため、製造時間短縮と設備投資削減の効果がある。
図１１を参照して、本発明の実施例３の半導体パワーモジュールについて説明する。図１１は、本実施例の半導体パワーモジュールの概略構成を示す図である。
本実施例では、絶縁基板１０上のはんだ接合領域と焼結接合領域を区切るためにソルダーレジストを設ける構成を説明する。
はんだ接合は、接合時に液状に溶融したはんだが半導体チップ下から流れ出る場合があるが、流れたはんだが焼結接合領域に干渉することを防ぐために流れ止めのソルダーレジスト２３を区切り位置に設ける。実施例１で説明したように、絶縁基板１０上ではシリコンＩＧＢＴ２１を配置する領域とＳｉＣ－ＳＢＤ２２を配置する領域の干渉を防ぐために予め一定距離（１．５ｍｍ以上）の間隔を設けるが、ソルダーレジスト２３を設けることで、より確実にはんだの流出を防止することができる。
はんだ接合時の治具が炉内でわずかに傾いてセットされた場合などに、はんだの流れる距離が増加する場合があるが、そのような場合でも不良を防止できる。
図１２を参照して、本発明の実施例４の半導体パワーモジュールについて説明する。図１２は、本実施例の半導体パワーモジュールに搭載される半導体チップの断面図である。
本実施例では、ワイヤボンドの接合を強化するワイヤ補強樹脂を設ける構成を説明する。焼結接合によって強化されたダイアタッチはもはやパワーサイクル耐性の律速箇所にはならず、寿命は主にボンドワイヤ１７と半導体チップの表面電極６２の接合の強度に依存する。そこで、ワイヤ部の接合を強化するワイヤ補強樹脂６３を設けることで半導体パワーモジュールの信頼性をさらに向上することができる。
図１２に示すように、例えば、半導体チップ６７の表面電極６２には直径４００μｍのボンドワイヤ１７を接合して、接合部にはワイヤ補強樹脂６３をコートする。ワイヤ補強樹脂６３の膜厚は平坦部で１０μｍほどであるが、ワイヤの接合部近傍６４では塗布時の表面張力により数十μｍ～百μｍ程度が吸い上げられて接合部を局所的に補強できる形状に被覆される。
半導体チップ６７表面の外周部には、ワイヤ補強樹脂６３の拡散防止と耐電界保護が目的の樹脂コート６５が土手状に配置され、塗布時のワイヤ補強樹脂６３の不要な拡散を防止している。外周の樹脂コート６５の膜厚は最も厚い部分で５０μｍから５００μｍ程度あり、ワイヤ補強樹脂６３の流動防止には十分な高さがある。
なお、図１２において、半導体チップ６７がＳｉＣ半導体チップである場合、セラミック板１１と半導体チップ６７の間のチップ接合部６６は焼結接合部となり、半導体チップ６７がＳｉ半導体チップである場合、セラミック板１１と半導体チップ６７の間のチップ接合部６６ははんだ接合部となる。
この後、上述したように、パッケージケース３３内で半導体チップとワイヤの上部の空間には、封止材としてのシリコーンゲルを充填する。
ワイヤ補強樹脂６３としては、パッケージケース３３内に充填されるシリコーンゲルよりもヤング率の高い材料を用いるのが望ましく、例えば、ポリアミドイミド樹脂を含むポリアミドイミド系樹脂を用いる。ポリアミドイミド系樹脂は耐熱性や密着性、塗膜硬度に優れ、はんだ付け等の熱処理工程を経る中でワイヤ接合部の補強を行う樹脂として適した特性を有する。また、絶縁破壊電界強度も典型的には１５０ｋｖ／ｍｍ程度と良好で、高耐圧のパワー半導体モジュール用途に適する。ポリアミドイミド系樹脂には、半導体用として、金属イオン等の不純物含有量が１ｐｐｍ以下の高純度品を用いるのが望ましい。
なお、ポリアミドイミド系樹脂は、ヤング率が２５００ＭＰａ程度と比較的硬い膜であるため、厚膜を形成すると逆に応力が強くなりパワーサイクル耐性を劣化させる場合があり、平坦部で１０μｍ以下の塗布量とした。塗布時には１Ｐａ・ｓと粘度の低い液体の状態で半導体チップ上に滴下することで、ワイヤ接合部近傍で樹脂が厚くコートされ、平坦部は薄い状態を実現できる。
また、ＳｉＣ半導体チップは、Ｓｉ半導体チップに比べてヤング率が約３倍高く、パワーサイクル耐性がＳｉ半導体チップに比べて低いため、ＳｉＣ半導体チップの表面電極６２とボンドワイヤ１７の接合部をシリコーンゲルよりもヤング率の高いワイヤ補強樹脂６３で被覆し、Ｓｉ半導体チップの表面電極６２とボンドワイヤ１７の接合部はワイヤ補強樹脂６３で被覆せずに、封止材であるシリコーンゲルで被覆してもよい。Ｓｉ半導体チップの表面電極６２とボンドワイヤ１７の接合部をワイヤ補強樹脂６３で被覆しない場合は、Ｓｉ半導体チップ上に樹脂コート６５を設ける必要はない。
もちろん、ＳｉＣ半導体チップの表面電極６２とボンドワイヤ１７の接合部及びＳｉ半導体チップの表面電極６２とボンドワイヤ１７の接合部の両方をワイヤ補強樹脂６３で被覆してもよいのは言うまでもない。
ワイヤ補強樹脂６３のパワーサイクル耐性効果は、樹脂とワイヤの硬度や電極膜材料にも依存するが、ワイヤ補強樹脂無しの場合と比較しておよそ２倍から１０倍程度の寿命改善効果が得られる。
図１３を参照して、本発明の実施例５の半導体パワーモジュールとその製造方法について説明する。図１３は、焼結銀接合のプロセスフローを示す図である。
本実施例では、焼結接合として焼結銀接合を用いる場合を説明する。焼結銀接合は、先に説明した焼結銅接合と比較して焼結接合が可能な熱処理条件範囲が広く、研究開発が先行している。
図１３に示すように、先ず、焼結ペーストの印刷段階４０で、銀（Ａｇ）の微細粒子を有機溶媒２に分散させた焼結銀ペーストを印刷技術を用いてＡｇ／Ｃｕ電極７（絶縁基板１０上の金属配線１３）の半導体チップ搭載位置に印刷する。
次いで、半導体チップをマウントして熱処理を開始した段階４１に示すように、ダイ３（半導体チップ）を焼結銀ペースト上にマウントした後に、圧力４で示すように加圧しながら炉内でＮ２雰囲気中の熱処理９を行う。
その過程で、焼結が進行した段階４２に示すように、有機溶媒２が除去され、その後に銀の微細粒子同士の焼結が進む。
最後に、焼結接合の熱処理が完了した段階４３に示すように、熱処理が完了した段階で強固な焼結銀（Ａｇ）層８が形成される。
以上のように、基本的な流れは実施例１の図４の焼結銅接合と同様であるが、焼結銀接合の場合には還元雰囲気では無く、窒素（Ｎ２）ガスなどの不活性雰囲気中で熱処理を行うことができる。また、焼結温度も２００℃から２８０℃程度と焼結銅よりも低い温度でも焼結接合を形成しやすい。
但し、形成された焼結層の接合強度は焼結銅より低くなりやすく、強固な接合を得るためには一般に、より大きな加圧力を必要とする。また、被接合金属膜も、焼結銅やはんだと異なり銀（Ａｇ）やパラジウム（Ｐｄ）など焼結銀に対応した貴金属が必要となる場合が多い。
焼結銀接合では、不活性雰囲気でより低温接合が可能なため、取り扱いが容易となることや、焼結可能な条件範囲が広い長所がある。
図１４を参照して、本発明の実施例６の半導体パワーモジュールについて説明する。図１４は、本実施例の半導体パワーモジュールに搭載される半導体チップの断面図であり、ＳｉＣ－ＳＢＤの例を示している。
本実施例では、半導体チップの電極に高強度金属膜を設ける場合について説明する。先に記したように、焼結接合を適用した場合には、パワーサイクル耐性はボンドワイヤとチップ上電極膜の接合強度に依存するため、一般的なアルミ電極膜を、より高強度な金属電極膜で置換または被覆することで寿命を向上できる。特に有効な電極膜として、Ｎｉめっきを用いる方法がある。
ＳｉＣ基板７５の最表面にはショットキー接合７７を形成するために１００ｎｍ程度のチタン電極（ショットキー電極）７８が形成され、その上に低抵抗に厚膜を形成できるアルミ電極（アノード電極）７６が典型的には２．０μｍから６．５μｍほどの厚さで設けられている。本実施例においては、その上にさらにＮｉめっき電極膜７１が形成されている。Ｎｉめっき電極膜７１は、半導体前工程ラインでのウエハプロセスを完了した後に、ウエハ単位で無電解Ｎｉめっき処理を行い形成する。
無電解Ｎｉめっきは一般的な処理で、Ｎｉめっき膜自体にＰ（リン）を含有するが、熱サイクルでのクラック発生を防止するためにリン濃度の低い低リンＮｉめっきプロセスを採用する。本実施例では３．３ｋＶ耐圧のＳｉＣ－ＳＢＤ向けに、例えば、アルミ電極７６を３．５μｍ、Ｎｉめっき電極膜７１を３μｍ形成する。Ｎｉめっき電極膜７１の形成後には、ボンドワイヤ１７をボンディングして、さらにワイヤ補強樹脂６３でワイヤボンド部を被覆した。
本実施例においても、実施例４（図１２）と同様に、半導体チップ表面の外周部には、ワイヤ補強樹脂６３の拡散防止と耐電界保護が目的の樹脂コート６５が土手状に配置され、塗布時のワイヤ補強樹脂６３の不要な拡散を防止している。
なお、図１４に示すＳｉＣ－ＳＢＤでは、ドリフト層（エピ層）８０の表面側に複数のｐ型不純物領域７２が形成されており、チタン電極（ショットキー電極）７８に電気的に接続されると共に、ｎ型のドリフト層（エピ層）８０とｐｎ接合７４を形成している。複数のｐ型不純物領域７２の両側には周縁構造（ターミネーション）７９が形成されている。また、ドリフト層（エピ層）８０の裏面側にはＳｉＣ基板７５を介してカソード電極７３が形成されている。
本実施例によれば、Ｎｉめっき電極膜７１による被覆を用いることで、パワーサイクル耐性が３倍向上する効果を得た。
なお、ここではＳｉＣ－ＳＢＤにＮｉめっきを適用する例を示したが、同様にシリコンＩＧＢＴに対してもＮｉめっきを適用してパワーサイクル耐性向上の効果を得ることができる。
本発明の実施例７の半導体パワーモジュールについて説明する。本実施例では、半導体チップ電極の高強度金属膜としてＣｕめっきを設ける場合について説明する。
実施例６で説明したＮｉめっき膜に対して、Ｃｕめっき膜を用いる場合にはボンドワイヤ１７としてＣｕワイヤを接続するために好適である。Ｃｕワイヤは一般的なアルミワイヤと比較して硬くパワーサイクル耐性に大きく優れており、抵抗率も低く融点も高いため、許容する電流量も大きい。
一方で、その硬さからワイヤボンディング時に下地となる半導体チップに与えるダメージも大きく、下地の電極膜を強化する必要がある。実施例６で説明したＮｉめっき膜も硬度が高いが、Ｃｕワイヤとの接続性が優れるのは同じ材料同士のＣｕであり、Ｃｕ電極膜を下地とすることが好適である。
Ｃｕめっき膜の形成には、電解めっきを用いる。電解めっきは無電解めっきと異なり電極形成が必要なため、デバイス形成後の完成ウエハに対して一般的な電界めっきのプロセスを用いてパターン形成を伴うめっき処理を施す。デバイス形成後のウエハから、シード層（Ｔｉ／Ｃｕ）スパッタ、レジスト塗布、電極パターンのホトリソグラフィ、電解めっきによる厚膜Ｃｕめっき、レジスト除去、シード層エッチング、という手順で所望のＣｕめっき膜パターンをアルミ電極７６上に形成した。
Ｃｕめっき膜の厚みは１０μｍとした。Ｃｕめっき電極による被覆を用いることで、パワーサイクル耐性は５倍以上向上する効果を得た。
なお、本実施例の銅膜または表面が銅膜で被覆された高強度の金属電極膜は、Ｓｉ半導体チップに比べてパワーサイクル耐性が低いＳｉＣ半導体チップのみに用いてもよく、Ｓｉ半導体チップとＳｉＣ半導体チップの両方に用いてもよい。もちろん、Ｓｉ半導体チップのみに用いてもよいのは言うまでもない。
本発明の実施例８の半導体パワーモジュールについて説明する。本実施例では、半導体チップ上のアルミ電極７６を強化する方法を示す。実施例６及び実施例７では、ＳｉＣ－ＳＢＤとシリコンＩＧＢＴのアルミ電極７６はそれぞれ、純アルミ膜（Ａｌ膜）と、アルミニウムに１％程度のシリコンを含有させたアルミシリコン膜（ＡｌＳｉ膜）を用いている。
この場合、アルミ電極７６をめっき膜などで被覆強化すると、パワーサイクル耐性は次に弱い場所であるアルミ電極膜自体で決まるようになる。アルミ電極膜を強化する方法として、純アルミ膜（Ａｌ膜）またはアルミシリコン膜（ＡｌＳｉ膜）に高融点金属を添加する。
例えば、Ｔａ，Ｎｂ，Ｒｅ，Ｚｒ，Ｗ，Ｍｏ，Ｖ，Ｈｆ，Ｔｉ，Ｃｒ，Ｐｔの何れかの金属を用いる。この内、特に、Ｔａを含むアルミ金属膜ＡｌＳｉＴａ合金の電極膜は、ドライエッチングおよびウェットエッチングが通常のアルミ膜同様に可能で扱いやすく、金属汚染の悪影響も無く、パワーサイクル耐性の強化ができるため好適である。ＡｌＳｉＴａはスパッタリング法により形成するが、結晶が微細かつ柱状に成長するため熱的なサイクル負荷のせん断応力に対して高い強度が保たれる特徴がある。
ここで、ＡｌＳｉＴａのＳｉ，Ｔａの添加量は各々、１％，０．６％と少量で良い。
なお、アルミ系膜にめっき膜積層による上述した強化手段を施さない単体使用の場合でも、アルミ電極膜をここで示した方法で強化する方法にパワーサイクル耐性の向上効果があることは言うまでもない。
また、本実施例においても、半導体チップの表面電極として、Ａｌ膜またはＡｌＳｉ膜にＴａ，Ｎｂ，Ｒｅ，Ｚｒ，Ｗ，Ｍｏ，Ｖ，Ｈｆ，Ｔｉ，Ｃｒ，Ｐｔの内、少なくとも一種の金属を添加した合金膜、或いは、ＡｌＳｉＴａ合金膜を、Ｓｉ半導体チップに比べてパワーサイクル耐性が低いＳｉＣ半導体チップのみに用いてもよく、Ｓｉ半導体チップとＳｉＣ半導体チップの両方に用いてもよい。もちろん、Ｓｉ半導体チップのみに用いてもよいのは言うまでもない。
図１５を参照して、本発明の実施例９の半導体パワーモジュールについて説明する。図１５は、本実施例の半導体パワーモジュールの概略構成を示す図である。
本実施例では、上記の各実施例とは異なる形状の絶縁基板パターンを用いる場合について説明する。なお、図１５では煩雑さを避けるため対称的な位置にあるボンドワイヤの記載を省略している。
本実施例の半導体パワーモジュールは、ほぼ正方形の絶縁基板１０上に、シリコンＩＧＢＴ２１とＳｉＣ－ＳＢＤ２２を搭載するが、実施例１とは異なり、シリコンＩＧＢＴとＳｉＣ－ＳＢＤの半導体チップはいずれも半数ずつを固まりとして互いに離れた領域に配置している。
このように、チップの密集を避けるレイアウトを用いることで半導体チップ間の熱干渉による温度上昇を緩和する効果がある。また、シリコンＩＧＢＴ２１を配置する領域１９のみ銅の配線上にＮｉめっきを設けている。はんだ接合を行うシリコンＩＧＢＴ２１の配置領域と、焼結銅接合を行うＳｉＣ－ＳＢＤ２２の配置領域の間には、最小で１．５ｍｍの間隔１８を設ける。その他の構成は実施例１と同様である。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記の実施例は本発明に対する理解を助けるために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
１…Ｃｕ電極
２…有機溶媒
３…ダイ
４…圧力
５…焼結銅（Ｃｕ）層
６…還元性雰囲気中の熱処理
７…Ａｇ／Ｃｕ電極
８…焼結銀（Ａｇ）層
９…Ｎ２雰囲気中の熱処理
１０…絶縁基板
１１…セラミック板
１２…金属配線（エミッタ側）
１３…金属配線（コレクタ側）
１４…金属配線（センスまたはゲート用）
１５…主端子接合領域
１７…ボンドワイヤ
１８…シリコンＩＧＢＴ配置領域とＳｉＣ－ＳＢＤ配置領域の間隔
１９…シリコンＩＧＢＴを配置する領域
２１…シリコンＩＧＢＴ
２２…ＳｉＣ－ＳＢＤ
２３…ソルダーレジスト
３０…半導体パワーモジュール
３１…モジュール主端子
３２…ケースフタ
３３…パッケージケース
３４…ベースプレート
３５…シリコンＩＧＢＴのマウント用治具
３６…治具のＳｉＣ－ＳＢＤ部
３７…シリコンＩＧＢＴの搭載領域
３８…シリコンＩＧＢＴチップとはんだを搭載するための穴
４０…焼結ペーストの印刷段階
４１…半導体チップをマウントして熱処理を開始した段階
４２…焼結が進行した段階
４３…焼結接合の熱処理が完了した段階
５０…ｐｎ接合
５１…ｐウェル
５２…ゲート
５３…ｐチャネル領域
５４…ｐ＋領域
５５…ｎ＋領域
５６…ｎ領域
５７…ｎバッファ領域
５８…ｐ領域
５９…コレクタ
６０…キズ
６１…欠陥
６２…半導体チップの表面電極
６３…ワイヤ補強樹脂
６４…ワイヤ接合部近傍
６５…樹脂コート
６６…チップ接合部
６７…半導体チップ
７１…Ｎｉめっき電極膜
７２…ｐ型不純物領域
７３…カソード電極
７４…ｐｎ接合
７５…ＳｉＣ基板
７６…アルミ電極（アノード電極）
７７…ショットキー接合
７８…チタン電極（ショットキー電極）
７９…周縁構造（ターミネーション）
８０…ドリフト層（エピ層）

Claims (13)

  1. Ｓｉ半導体チップとＳｉＣ半導体チップを同一の絶縁基板上に搭載する複合型の半導体パワーモジュールにおいて、
    前記Ｓｉ半導体チップは、はんだ接合により前記絶縁基板上の第１の配線領域に接合され、
    前記ＳｉＣ半導体チップは、焼結接合により前記絶縁基板上の第２の配線領域に接合され、
    前記第１の配線領域上にニッケルめっきが施されており、
    前記Ｓｉ半導体チップは、前記ニッケルめっきを介して、はんだ接合により前記第１の配線領域に接合され、
    前記ＳｉＣ半導体チップは、焼結接合により前記第２の配線領域に直接接合されることを特徴とする半導体パワーモジュール。
  2. 少なくとも２種類のチップ面積を有する複数の半導体チップを同一の絶縁基板上に搭載する半導体パワーモジュールにおいて、
    前記複数の半導体チップの内、チップ面積が１００ｍｍ２以上の半導体チップは、はんだ接合により前記絶縁基板上の第１の配線領域に接合され、
    チップ面積が１００ｍｍ２未満の半導体チップは、焼結接合により前記絶縁基板上の第２の配線領域に接合され、
    前記第１の配線領域上にニッケルめっきが施されており、
    前記チップ面積が１００ｍｍ ２ 以上の半導体チップは、前記ニッケルめっきを介して、はんだ接合により前記第１の配線領域に接合され、
    前記チップ面積が１００ｍｍ ２ 未満の半導体チップは、焼結接合により前記第２の配線領域に直接接合されることを特徴とする半導体パワーモジュール。
  3. 請求項１に記載の半導体パワーモジュールにおいて、
    前記Ｓｉ半導体チップは、ＩＧＢＴであり、
    前記ＳｉＣ半導体チップは、ショットキーバリアダイオードであることを特徴とする半導体パワーモジュール。
  4. 請求項１に記載の半導体パワーモジュールにおいて、
    前記Ｓｉ半導体チップと前記ＳｉＣ半導体チップは、互いに１．５ｍｍ以上離間して前記絶縁基板上に配置されていることを特徴とする半導体パワーモジュール。
  5. 請求項１に記載の半導体パワーモジュールにおいて、
    前記Ｓｉ半導体チップと前記ＳｉＣ半導体チップと前記絶縁基板を内包するパッケージケースと、
    前記パッケージケース内に充填されたシリコーンゲルと、を備え、
    前記ＳｉＣ半導体チップの表面電極とボンドワイヤの接合部は前記シリコーンゲルよりもヤング率の高いワイヤ補強樹脂で被覆され、
    前記Ｓｉ半導体チップの表面電極とボンドワイヤの接合部は前記シリコーンゲルで被覆されることを特徴とする半導体パワーモジュール。
  6. 請求項５に記載の半導体パワーモジュールにおいて、
    前記ワイヤ補強樹脂は、ポリアミドイミド樹脂を含むことを特徴とする半導体パワーモジュール。
  7. 請求項１に記載の半導体パワーモジュールにおいて、
    前記第１の配線領域と前記第２の配線領域の間に、ソルダーレジストが前記第１の配線領域および前記第２の配線領域の境界に沿って延在して配置されていることを特徴とする半導体パワーモジュール。
  8. 請求項１に記載の半導体パワーモジュールにおいて、
    前記焼結接合は、銅を用いる焼結銅接合または銀を用いる焼結銀接合のいずれかであることを特徴とする半導体パワーモジュール。
  9. 請求項１に記載の半導体パワーモジュールにおいて、
    前記Ｓｉ半導体チップおよび前記ＳｉＣ半導体チップの少なくともいずれか一方の表面電極は、ニッケル膜または表面がニッケル膜で被覆された金属電極膜であることを特徴とする半導体パワーモジュール。
  10. 請求項１に記載の半導体パワーモジュールにおいて、
    前記Ｓｉ半導体チップおよび前記ＳｉＣ半導体チップの少なくともいずれか一方の表面電極は、銅膜または表面が銅膜で被覆された金属電極膜であることを特徴とする半導体パワーモジュール。
  11. 請求項１に記載の半導体パワーモジュールにおいて、
    前記Ｓｉ半導体チップおよび前記ＳｉＣ半導体チップの少なくともいずれか一方の表面電極は、Ａｌ膜またはＡｌＳｉ膜にＴａ，Ｎｂ，Ｒｅ，Ｚｒ，Ｗ，Ｍｏ，Ｖ，Ｈｆ，Ｔｉ，Ｃｒ，Ｐｔの内、少なくとも一種の金属を添加した合金膜であることを特徴とする半導体パワーモジュール。
  12. 請求項１に記載の半導体パワーモジュールにおいて、
    前記Ｓｉ半導体チップおよび前記ＳｉＣ半導体チップの少なくともいずれか一方の表面電極は、スパッタリング法により形成されたＡｌＳｉＴａ合金膜であることを特徴とする半導体パワーモジュール。
  13. （ａ）絶縁基板上の第１の配線領域に、はんだ接合によりＳｉ半導体チップを接合する工程と、
    （ｂ）前記絶縁基板上の第２の配線領域に、焼結接合によりＳｉＣ半導体チップを接合する工程と、を含む半導体パワーモジュールの製造方法において、
    前記（ａ）工程と前記（ｂ）工程が同時に処理されることを特徴とする半導体パワーモジュールの製造方法。
JP2020139313A 2020-08-20 2020-08-20 半導体パワーモジュールおよび半導体パワーモジュールの製造方法 Active JP7410822B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020139313A JP7410822B2 (ja) 2020-08-20 2020-08-20 半導体パワーモジュールおよび半導体パワーモジュールの製造方法
PCT/JP2021/016030 WO2022038833A1 (ja) 2020-08-20 2021-04-20 半導体パワーモジュールおよび半導体パワーモジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020139313A JP7410822B2 (ja) 2020-08-20 2020-08-20 半導体パワーモジュールおよび半導体パワーモジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2022035179A JP2022035179A (ja) 2022-03-04
JP7410822B2 true JP7410822B2 (ja) 2024-01-10

Family

ID=80322707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020139313A Active JP7410822B2 (ja) 2020-08-20 2020-08-20 半導体パワーモジュールおよび半導体パワーモジュールの製造方法

Country Status (2)

Country Link
JP (1) JP7410822B2 (ja)
WO (1) WO2022038833A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277335A (ja) 2007-04-25 2008-11-13 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
WO2015029152A1 (ja) 2013-08-28 2015-03-05 株式会社日立製作所 半導体装置
WO2016016970A1 (ja) 2014-07-30 2016-02-04 株式会社日立製作所 半導体装置、半導体装置の製造方法および電力変換装置
JP2017147327A (ja) 2016-02-17 2017-08-24 富士電機株式会社 半導体装置及び製造方法
JP2017195259A (ja) 2016-04-19 2017-10-26 株式会社デンソー 半導体モジュール、及び電力変換装置
JP2019096643A (ja) 2017-11-17 2019-06-20 株式会社 日立パワーデバイス 半導体チップおよびパワーモジュールならびにその製造方法
JP2020035812A (ja) 2018-08-28 2020-03-05 株式会社 日立パワーデバイス 半導体装置および電力変換装置
JP2020053503A (ja) 2018-09-26 2020-04-02 株式会社ケーヒン パワーモジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277335A (ja) 2007-04-25 2008-11-13 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
WO2015029152A1 (ja) 2013-08-28 2015-03-05 株式会社日立製作所 半導体装置
WO2016016970A1 (ja) 2014-07-30 2016-02-04 株式会社日立製作所 半導体装置、半導体装置の製造方法および電力変換装置
JP2017147327A (ja) 2016-02-17 2017-08-24 富士電機株式会社 半導体装置及び製造方法
JP2017195259A (ja) 2016-04-19 2017-10-26 株式会社デンソー 半導体モジュール、及び電力変換装置
JP2019096643A (ja) 2017-11-17 2019-06-20 株式会社 日立パワーデバイス 半導体チップおよびパワーモジュールならびにその製造方法
JP2020035812A (ja) 2018-08-28 2020-03-05 株式会社 日立パワーデバイス 半導体装置および電力変換装置
JP2020053503A (ja) 2018-09-26 2020-04-02 株式会社ケーヒン パワーモジュール

Also Published As

Publication number Publication date
WO2022038833A1 (ja) 2022-02-24
JP2022035179A (ja) 2022-03-04

Similar Documents

Publication Publication Date Title
US10483216B2 (en) Power module and fabrication method for the same
KR102419302B1 (ko) 와이어 본드를 갖는 파워 오버레이 구조 및 그 제조 방법
US9673163B2 (en) Semiconductor device with flip chip structure and fabrication method of the semiconductor device
US8395248B2 (en) Semiconductor device and manufacturing method therefor
WO2015045617A1 (ja) 半導体装置の製造方法
TWI638461B (zh) 半導體裝置及電力變換裝置
US20160126197A1 (en) Semiconductor device having a stress-compensated chip electrode
US10147707B2 (en) Semiconductor device
CN107093587B (zh) 半导体装置及其制造方法
JP2015023183A (ja) パワーモジュール
US11615963B2 (en) Electronic device, electronic module and methods for fabricating the same
US10475721B2 (en) Power semiconductor device and method for manufacturing same
JP6192561B2 (ja) 電力用半導体装置
US20220115283A1 (en) Semiconductor package, electronic device, and method for manufacturing semiconductor package
US10892253B2 (en) Semiconductor device manufacturing method and semiconductor device
KR20050074893A (ko) 반도체장치
JP2014053403A (ja) パワーモジュール半導体装置
JP7410822B2 (ja) 半導体パワーモジュールおよび半導体パワーモジュールの製造方法
US20160351487A1 (en) Semiconductor device and production method therefor
JP2015026667A (ja) 半導体モジュール
CN108581168B (zh) 一种散热芯片的固体焊接工艺
CN113140537A (zh) 功率半导体器件和用于制造功率半导体器件的方法
US20230081341A1 (en) Semiconductor device
US20230028808A1 (en) Semiconductor device
US20230343611A1 (en) Semiconductor device manufacturing method and molding press machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231222

R150 Certificate of patent or registration of utility model

Ref document number: 7410822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150