JPWO2016136457A1 - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JPWO2016136457A1
JPWO2016136457A1 JP2017502045A JP2017502045A JPWO2016136457A1 JP WO2016136457 A1 JPWO2016136457 A1 JP WO2016136457A1 JP 2017502045 A JP2017502045 A JP 2017502045A JP 2017502045 A JP2017502045 A JP 2017502045A JP WO2016136457 A1 JPWO2016136457 A1 JP WO2016136457A1
Authority
JP
Japan
Prior art keywords
wiring member
main electrode
power module
adapter
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017502045A
Other languages
English (en)
Other versions
JP6234630B2 (ja
Inventor
藤野　純司
純司 藤野
翔平 小川
翔平 小川
創一 坂元
創一 坂元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2016136457A1 publication Critical patent/JPWO2016136457A1/ja
Application granted granted Critical
Publication of JP6234630B2 publication Critical patent/JP6234630B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40496—Connecting portions connected to auxiliary connecting means on the bonding areas not being interposed between the connector and the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

外部端子部品と接続する接続材がアルミ製であっても高温動作が可能で、信頼性が向上するパワーモジュールを得ることを目的とする。本発明のパワーモジュール（１００）は、回路基板（基板（２））に搭載されたパワー半導体素子（１）と、素子１の表面主電極（電極（１４ｅ））に接続されたアダプタ（１０）を備え、アダプタ（１０）は、素子（１）の表面主電極（電極（１４ｅ））に接続された主電極配線部材（３１）を備え、主電極配線部材（３１）は、素子（１）の表面主電極（電極（１４ｅ））に接続された素子接続部（３１１）と、素子接続部（３１１）の外側に配置されると共に回路基板（基板（２））に接続された基板接続部（３１２）と、素子接続部（３１１）の外側に配置されると共に外部電極に接続材（ワイヤ（７））を介して接続する接続材接続部（ワイヤ接続部（３１３））を備える。

Description

本発明は、発電及び送電から効率的なエネルギーの利用及び再生まであらゆる場面で利用されるパワーモジュールに関する。
産業機器から家電や情報端末まであらゆる製品にパワーモジュールが普及しつつあり、家電に搭載されるモジュールについては、小型軽量化とともに多品種に対応できる高い生産性と高い信頼性が求められる。また、パワーモジュールに搭載されるパワー半導体素子として、動作温度が高く、効率に優れているＳｉＣ（炭化ケイ素）パワー半導体素子が、今後の主流となる可能性が高い。このため、パワーモジュールは、ＳｉＣ半導体素子の高温動作に適用できるパッケージ形態であることも同時に求められている。
特許文献１には、縦型構造のパワーＭＩＳＦＥＴ（Metal Insulator Semiconductor Field-Effect-Transistor）を樹脂封止した半導体装置が記載されている。特許文献１の半導体装置のパッケージは、パッケージ端子が下部に配置された表面実装用ＣＳＰ（Chip Scale Package）である。特許文献１の半導体装置は、配線部材ではさんだパワー半導体素子（パワーＭＩＳＦＥＴ）を樹脂モールドすることでパッケージ化している。パッケージ化された封止体１の上部には、パワー半導体素子のドレイン電極に接続された接続部材３ＤＬの上面部が露出しており、封止体１の下部には、パワー半導体素子のソース電極に接続された接続部材３ＳＬ、ゲート電極に接続された接続部材３ＧＬが露出している。
特許文献２には、外部の配線部材に起因するパワー半導体素子（電力用半導体素子）にかかる応力を低減することを目的として、回路基板に搭載されたパワー半導体素子の上部電極（表面電極）と外部の配線部材とを接続する電極部材が、途中で回路基板に接続する電極構造を備えた電力用半導体装置が記載されている。
特開２００６−１７９７３５号公報（００２３段〜００４８段、図５） 特開２０１３−６５８３６号公報（０００８段、００１３段〜００２１段、図２）
パワーモジュールは高電圧かつ大電流を扱うために発熱が大きいが、高温動作に対する要求が大きい。さらに、特性の改善が見込めるＳｉＣをはじめとした新しいパワー半導体素子の適用が急務となっており、それらは２５０℃を超えるような高温動作が可能となっている。その結果、パワーモジュールやパッケージの構造や接合部にも高耐熱性が求められている。パワー半導体素子の裏面側（例えば、コレクタ側）のダイボンド方法に関しては、従来のはんだに替わって、ナノ粉末の低温焼結現象を応用した銀シンター接合が実用化されつつあり、耐熱性の改善に目途がついている。パワー半導体素子の表面側（エミッタ側）と回路基板や外部端子との接続に関しては、アルミワイヤに替わる高耐熱材料として銅ワイヤ等が検討されている。しかし、アルミより硬度の高い銅はパワー半導体素子に対するダメージが大きく、パワー半導体素子の表面電極（エミッタ電極等）へのクラックや信頼性の低下などが懸念されている。また、銅ワイヤをボンディングする際には、酸化を抑制するための専用装置が必要であり、還元ガスの供給など設備面での複雑さが不可避であった。
特許文献１の半導体装置のパッケージは表面実装用ＣＳＰなので、特許文献１の半導体装置は、このままプリント基板などに表面実装することが可能である。自動車用機器や交流モータを駆動するインバータ装置等に用いるパワーモジュール、すなわち大電流を扱うパワーモジュールにおいては、外部ねじ止め電極等の外部電極部品へワイヤやバスバーを用いた接続が必要となる。特許文献１のパッケージを用いる場合、パワー半導体素子の表面電極と外部電極部品との接続は、一旦セラミック基板（回路基板）の導体層を中継して導体層から外部電極部品へのワイヤ接続やバスバー接続が必要であり、実装面積が大きくなり、パワー半導体素子を搭載したパワーモジュールを小型化することができない問題があった。特許文献１の半導体装置は、上面部において露出した接続部材３ＤＬの露出部と外部ねじ止め電極等にワイヤで接続することも可能であるがパワー半導体素子の直上では、接続に用いたワイヤの温度低下はほとんど望めず、高温動作時にはワイヤ自体に高耐熱性が求められる。
特許文献２の電力用半導体装置においては、パワー半導体素子の上部電極（表面電極）と外部の配線部材とを接続する電極部材が途中で回路基板に途接続する電極構造が記載されているが、電極部材の端部と外部電極部品をねじ止めする端子とを長い電線で接続しており、電極部材の端部と外部電極部品とをワイヤで接続したり、電極部材の端部と電線をワイヤで接続することは記載されていない。
本発明は、上記のような問題点を解決するためになされたものであり、外部端子部品とパワー半導体素子の表面電極とを回路基板の導体層を中継することなく接続でき、外部端子部品と接続するワイヤ等の接続材がはんだやアルミ製であっても高温動作が可能で、信頼性が向上するパワーモジュールを得ることを目的とする。
本発明のパワーモジュールは、回路基板に搭載されたパワー半導体素子と、パワー半導体素子の表面主電極に接続されたアダプタを備え、アダプタは、パワー半導体素子の表面主電極に接続された主電極配線部材を備え、主電極配線部材は、パワー半導体素子の表面主電極に接続された素子接続部と、素子接続部の外側に配置されると共に回路基板に接続された基板接続部と、素子接続部の外側に配置されると共に外部電極に接続材を介して接続する接続材接続部を備えることを特徴とする。
本発明のパワーモジュールは、パワー半導体素子の表面主電極に接続されたアダプタの主電極配線部材が、素子接続部及び基板接続部の外側に、外部電極に接続材を介して接続する接続材接続部を備えるので、外部端子部品である外部電極とパワー半導体素子の表面電極とを回路基板の導体層を中継することなく接続でき、外部端子部品と接続する接続材がはんだやアルミ製であっても高温動作が可能で、信頼性を高めることができる。
本発明の実施の形態１によるパワーモジュールの断面模式図である。 図１のアダプタを示す図である。 本発明の実施の形態１によるパワーモジュールの鳥瞰図である。 図３のアダプタ内部構造を示す上面図である。 図４の配線部材を示す鳥瞰図である。 図４のアダプタの裏面鳥瞰図である。 図１のパワーモジュールの製造過程を示す図である。 図１のパワーモジュールの製造過程を示す図である。 本発明の実施の形態２によるパワーモジュールの断面模式図である。 本発明の実施の形態３によるパワーモジュールの鳥瞰図である。 図１０のアダプタの配線部材及びセラミック基板の導体層を示す鳥瞰図である。 本発明の実施の形態４によるパワーモジュールの断面模式図である。 図１２のアダプタ及びパワー半導体素子を示す図である。 図１２のパワーモジュールを評価するサンプルの断面模式図である。 図１４のサンプルの測定結果を示す図である。 本発明の実施の形態５によるパワーモジュールの断面模式図である。
実施の形態１．
図１は本発明の実施の形態１によるパワーモジュールの断面模式図であり、図２は図１のアダプタを示す図である。図３は本発明の実施の形態１によるパワーモジュールの鳥瞰図であり、図４は図３のアダプタ内部構造を示す上面図である。図５は図４の配線部材を示す鳥瞰図であり、図６は図４のアダプタの裏面鳥瞰図である。図７及び図８は、図１のパワーモジュールの製造過程を示す図である。パワーモジュール１００は、パワー半導体素子１と、パワー半導体素子１が搭載された回路基板であるセラミック基板２と、パワー半導体素子１の表面電極１４に接続される配線部材を有するアダプタ１０と、放熱フィン６とを備える。
放熱フィン６上に、放熱グリス５を用いてセラミック基板２が搭載されている。放熱フィン６は、例えば、アルミ鍛造で形成され、サイズが縦１００ｍｍ、横１５０ｍｍ、厚さ１２ｍｍである。セラミック基板２は、セラミック基材２１と、セラミック基材２１の表側に形成された導体層２２と、セラミック基材２１の裏側に形成された導体層２３とを備える。セラミック基材２１は、例えば、ＡｌＮ（窒化アルミニウム）製であり、サイズが縦９５ｍｍ、横１４５ｍｍ、厚さ０．６３５ｍｍである。導体層２２および２３は、例えば、銅製であり、厚さが０．４ｍｍである。導体層２２は、複数のパターンが形成されており、図１では３つの導体層２２ｃ、２２ｓ、２２ｅを有する例を記載した。導体層２２の表面には、銀シンター接合部４２が形成される。銀シンター接合部４２は、導体層２２ｃ、２２ｓ、２２ｅに対応する銀シンター接合部４２ｃ、４２ｓ、４２ｅを有する。
導体層２２には、パワー半導体素子１が、銀シンター接合材によってダイボンドされている。パワー半導体素子１は、例えば、Ｓｉ（シリコン）製のＩＧＢＴ（Insulated Gate Bipolar Transistor）であり、サイズが縦１５ｍｍ、横１５ｍｍ、厚さ０．３ｍｍである。パワー半導体素子１の裏面側に形成されたコレクタ電極１３は、銀シンター接合材が固化した銀シンター接合部４２ｃを介して導体層２２ｃに接続される。ＩＧＢＴであるパワー半導体素子１の表面側に形成された表面電極１４は、エミッタ電極１４ｅ及び信号電極（表面信号電極）１４ｓである。パワー半導体素子１の上方に、複数の配線部材を有するアダプタ１０が配置される。アダプタ１０は、主電極配線部材３１と、信号配線部材３２と、封止樹脂８とを備える。主電極配線部材３１及び信号配線部材３２は、０．６ｍｍ厚さの銅フレームを打ち抜いて形成される。主電極配線部材３１及び信号配線部材３２は、連接されて配置され、すなわち近接して配置され、封止樹脂８で封止される。封止樹脂８は、例えば、ＰＰＳ（Ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅ）製である。
主電極配線部材３１は、パワー半導体素子１のエミッタ電極１４ｅに接続される素子接続部３１１と、セラミック基板２の導体層２２ｅに接続される基板接続部３１２と、接続材であるワイヤ７に接続されるワイヤ接続部（接続材接続部）３１３を備える。信号配線部材３２は、パワー半導体素子１の信号電極１４ｓに接続される素子接続部（素子信号接続部）３２１と、セラミック基板２の導体層２２ｓに接続される基板接続部（基板信号接続部）３２２と、接続材であるワイヤ７１に接続されるワイヤ接続部（接続材信号接続部）３２３を備える。
主電極配線部材３１の素子接続部３１１は、封止樹脂８から露出しており、銀シンター接合部４１によってパワー半導体素子１のエミッタ電極１４ｅ（表面主電極）と接合されている。銀シンター接合部４１は、パワー半導体素子１の表面電極１４に搭載された銀シンター接合材が固化した接合層である。銀シンター接合部４１は、エミッタ電極１４ｅ上に形成される銀シンター接合部４１ｅと、信号電極１４ｓ上に形成される銀シンター接合部４１ｓを有する。基板接続部３１２及びワイヤ接続部３１３は、段差加工によって形成される。基板接続部３１２は、図４、図５に示すように、パワー半導体素子１の外縁３方向に広がって形成される。そのうちの１方向の基板接続部３１２には、その延伸先端部が段差加工によって持ち上げられてワイヤ接続部３１３が形成される。基板接続部３１２はセラミック基板２の導体層２２ｅに銀シンター接合部４２ｅを介して接続される。ワイヤ接続部３１３は、封止樹脂８から上面に露出しており、ワイヤ７に接続されている。
信号配線部材３２の素子接続部３２１は、主電極配線部材３１の素子接続部３１１と同様に、封止樹脂８から露出しており、銀シンター接合部４１ｓによってパワー半導体素子１の信号電極１４ｓと接合されている。基板接続部３２２及びワイヤ接続部３２３は、段差加工によって形成される。基板接続部３２２及びワイヤ接続部３２３は、主電極配線部材３１のワイヤ接続部３１３と逆方向に延伸している。基板接続部３２２はセラミック基板２の導体層２２ｓに銀シンター接合部４２ｓを介して接続される。基板接続部３２２の上面に位置するワイヤ接続部３２３は、封止樹脂８から上面側に露出しており、ワイヤ７１に接続されている。セラミック基板２の導体層２２は、３つの導体層２２ｃ、２２ｓ、２２ｅを有しており、導体層２２ｓはパワー半導体素子１の信号電極１４ｓと接続され、導体層２２ｅはパワー半導体素子１のエミッタ電極１４ｅと接続され、導体層２２ｃはパワー半導体素子１のコレクタ電極（裏面主電極）１３と接続される。３つの導体層２２ｃ、２２ｓ、２２ｅは、適宜必要な距離を持って電気的に絶縁されており、間隙は樹脂封止されている。なお、３つの導体層２２ｃ、２２ｓ、２２ｅは、回路的に同電位である部分もある。
また、ワイヤ接続部３１３、３２３は、素子接続部３１１、３２１と逆側である主電極配線部材３１及び信号配線部材３２の上面、および封止樹脂８の上面よりも低い位置で上面側に露出しており、銀シンター接合部４１、４２を形成する際の加熱加圧プロセスで邪魔になる突出部とならないように設計されている。また、ワイヤ接続部３１３、３２３はほぼ平坦で水平に露出しており、ワイヤボンドなどで回路形成する際の品質確保が容易になるように設計されている。
図４に示すように、実施の形態１のパワーモジュール１００は、主電極配線部材３１における基板接続部３１２が３方向に展開しており、そのうちの一方向にワイヤ接続部３１３を形成している。なお、図４において、アダプタ１０の封止樹脂８を破線で示した。ワイヤ７は、パワーモジュール１００に必要な電流容量から本数が決まり、ここでは６本のワイヤ７でワイヤボンドを行っている。実施の形態１のパワーモジュール１００は、信号配線部材３２が３本形成されており、３つの信号電極１４ｓに接続されている。３つの信号電極１４ｓは、パワー半導体素子１のゲート電極、温度センス電極、アノード電極であり、表面主電極であるエミッタ電極１４ｅよりも流れる電流が小電流である。信号電極１４ｓは、エミッタ電極１４ｅに比べると電流が小電流で温度上昇が小さいため、基板接続部３２２の直上がワイヤ接続部３２３となっている。
図３に示すように、実施の形態１のパワーモジュール１００は、ワイヤ接続部３１３、３２３が封止樹脂８の上面から一段低い構造となっている。なお、封止樹脂８をインサートモールド工法で形成する場合は、このような構造は可能である。また、封止樹脂８をインサートモールド工法で形成する場合は、ワイヤ接続部３１３、３２３の上面と封止樹脂８の上面との段差がほぼない、すなわち略同一（実質的に同一）の状態でもワイヤ接続部３１３、３２３を露出させることは可能である。
図６に示すように、アダプタ１０を裏面から見ると、素子接続部３１１、３２１は、基板接続部３１２、３２２よりも一段低い部分に露出しており、この段差はパワー半導体素子１と銀シンター接合部４１の厚さを合計したものと略同一（実質的に同一）とすることで、アダプタ１０及びパワー半導体素子１をセラミック基板２へ接合する際に略同一（実質的に同一）の高さとなるように、パワー半導体素子１の裏面と基板接続部３１２、３２２を配置することが可能となる。パワー半導体素子１の裏面と基板接続部３１２、３２２とを略同一（実質的に同一）の高さとなるように配置することで、アダプタ１０及びパワー半導体素子１をセラミック基板２への接合が容易になり、接合面に均等に力が印加できるので、接合力を高めることができる。
次に、図７、図８、図１を用いて、パワーモジュール１００の製造プロセスを説明する。まず、アダプタ１０を作成する。アダプタ１０は、例えばインサートモールド工法で作成する。アダプタ１０は、主電極配線部材３１と信号配線部材３２を、インサートモールド用の金型に配置した後に、この金型に封止樹脂８を注入して作成する。主電極配線部材３１と信号配線部材３２を封止樹脂８で固着したアダプタ１０が完成する。
図７のように、銀シンター接合材４３、４４を用い、パワー半導体素子１を、アダプタ１０の素子接続部３１１、３２１に対して、３００℃に加熱し、１０ＭＰａの荷重をかけながら１０分間かけて接合する。図８に示すように、この接合工程により、パワー半導体素子１のエミッタ電極１４ｅ及び信号電極１４ｓは、それぞれ銀シンター接合材４３、４４が硬化した銀シンター接合部４１ｅ、４１ｓを介してアダプタ１０の素子接続部３１１、３２１に接合される。アダプタ１０とパワー半導体素子１とが接合したものを、半導体素子接合体と呼ぶことにする。
次に図８のように、セラミック基板２に対して半導体素子接合体を位置決めし、銀シンター接合材４５、４６、４７を用いて、パワー半導体素子１の裏面及びアダプタ１０の基板接続部３１２、３２２を、３００℃に加熱し、１０ＭＰａの荷重をかけながら１０分間かけて接合する。図１に示すように、この接合工程により、パワー半導体素子１の裏面電極（裏面主電極）であるコレクタ電極１３及びアダプタ１０の基板接続部３１２、３２２は、それぞれ銀シンター接合材４５、４６、４７が硬化した銀シンター接合部４２ｃ、４２ｅ、４２ｓを介してセラミック基板２の導体層２２ｃ、２２ｅ、２２ｓに接合される。
次に図１のように、アダプタ１０のワイヤ接続部３２３に、ワイヤ７１をワイヤボンダーを用いて接続し、アダプタ１０のワイヤ接続部３１３に、ワイヤ７をワイヤボンダーを用いて接続する。ワイヤ７１は、例えば、アルミ製で、直径φ０.１５ｍｍである。ワイヤ７は、例えば、アルミ製で、直径φ０.４ｍｍである。その後、セラミック基板２を放熱グリス５を用いて放熱フィン６に搭載して接着する。最後に、必要に応じて、ワイヤ接続部３２３とワイヤ７１のワイヤボンド接合部やワイヤ接続部３１３とワイヤ７のワイヤボンド接合部などが浸かるようにゲル（シリコーン樹脂）やポッティング封止樹脂（エポキシ）などで封止する。放熱フィン６は、例えばアルミ製である。
実施の形態１のパワーモジュール１００は、パワー半導体素子１の表面電極１４に接続された主電極配線部材３１及び信号配線部材３２がセラミック基板２に接続する基板接続部３１２、３２２を有するので、基板接続部３１２、３２２で回路基板であるセラミック基板２に対して放熱を行うことができ、ワイヤ接続部３１３、３２３の表面温度をパワー半導体素子１の素子温度よりも十分に低くすることができる。実施の形態１のパワーモジュール１００は、ワイヤ接続部３１３、３２３がパワー半導体素子１の動作温度よりも十分に低温であるため、接続材であるワイヤ７、７１がアルミ製であっても高温動作が可能で、信頼性の向上が可能となる。
また、実施の形態１のパワーモジュール１００は、ワイヤ接続部３１３、３２３をアダプタ１０に形成してあるため、パワーモジュール１００へのワイヤボンド工程をアダプタ１０上で完結することが可能となる。パワーモジュール１００へのワイヤボンド工程において、ワイヤ７、７１をセラミック基板２に対して接続する必要がないため、セラミック基板２にワイヤ接続部を設ける必要がなく、パワーモジュール１００の小型化が可能である。また、実施の形態１のパワーモジュール１００は、セラミック基板２にワイヤ接続部がないので、半導体素子接合体とセラミック基板２とを、銀シンター接合材４５、４６、４７を用いて銀シンター接合した後に、セラミック基板２のワイヤ接続部に対する洗浄や検査が不要となり、パワーモジュール１００の製造工程を短縮することができる。
実施の形態１のパワーモジュール１００は、アダプタ１０のワイヤ接続部３１３、３２３がセラミック基板２のセラミック基材２１に対して、略平行な（実質的に平行な）面となるように形成されている。これにより、実施の形態１のパワーモジュール１００は、アダプタ１０のワイヤ接続部３１３、３２３に対して、超音波を印加しないワイヤボンドや超音波を印加するワイヤボンドが容易となる。
実施の形態１のパワーモジュール１００は、アダプタ１０のワイヤ接続部３１３、３２３が、アダプタ１０の素子接続部３１１、３２１と逆側である主電極配線部材３１及び信号配線部材３２の上面、および封止樹脂８の上面よりも低い位置で上面側に露出している。これにより、実施の形態１のパワーモジュール１００は、素子接続部３１１、３２１とパワー半導体素子１のエミッタ電極１４ｅ及び信号電極１４ｓとを加圧加熱接合（銀シンター接合など）を行う際に、素子接続部３１１、３２１と逆側である主電極配線部材３１及び信号配線部材３２の上面よりも上方に突出した部材が存在しないために、アダプタ１０の素子接続部３１１、３２１とパワー半導体素子１のエミッタ電極１４ｅ及び信号電極１４ｓとの間に十分な荷重をかけることができ、高品質な接合部を形成できる。なお、実施の形態１のパワーモジュール１００は、アダプタ１０のワイヤ接続部３１３、３２３が、アダプタ１０の素子接続部３１１、３２１と逆側である主電極配線部材３１及び信号配線部材３２の上面と同一の高さに配置されてもよい。この場合でも、素子接続部３１１、３２１と逆側である主電極配線部材３１及び信号配線部材３２の上面よりも上方に突出した部材が存在しないために、アダプタ１０の素子接続部３１１、３２１とパワー半導体素子１のエミッタ電極１４ｅ及び信号電極１４ｓとの間に十分な荷重をかけることができ、高品質な接合部を形成できる。
実施の形態１のパワーモジュール１００は、アダプタ１０の素子接続部３１１、３２１と逆側である主電極配線部材３１及び信号配線部材３２の上面を封止樹脂８で被覆しているので、素子接続部３１１、３２１とパワー半導体素子１のエミッタ電極１４ｅ及び信号電極１４ｓとを加圧加熱接合（銀シンター接合など）を行う際に、アダプタ１０の封止樹脂８の上面部に均一に荷重をかけることができ、パワー半導体素子１へのダメージを低減でき、高品質な接合部を形成できる。
ここでは、セラミック基板２のセラミック基材２１がＡｌＮ製である例で説明したが、ＳＮ（窒化ケイ素）製やアルミナ製であってもよい。この場合でもＡｌＮ製のセラミック基材２１と同様の効果が得られる。セラミック基板２の導体層２２、２３についても、銅に限定する必要はなく、アルミであっても構わない。また金属板に樹脂絶縁層を積層した金属基板を、セラミック基板２に替えて用いることも可能である。
また、ここでは主電極配線部材３１や信号配線部材３２が、銅製のリードフレームを打ち抜いて形成された例で説明した。主電極配線部材３１や信号配線部材３２の材料は銅に限定する必要はなく、パワー半導体素子１やセラミック基板２の熱膨張係数に近いコバール（Ｋｏｖａｒ）や４２アロイ（４２Ａｌｌｏｙ）でもよく、またＣＩＣクラッド材を用いてもよい。コバールは、鉄にニッケル、コバルトを配合した合金である。４２アロイは、鉄にニッケルを配合した合金である。ＣＩＣクラッド材は、銅／インバー（Ｉｎｖａｒ）／銅を張り合わせたクラッド材である。主電極配線部材３１や信号配線部材３２がパワー半導体素子１やセラミック基板２の熱膨張係数に近い材料で形成された場合には、銀シンター接合部４１、４２にかかる熱応力を低減することが可能となる。銅の主電極配線部材３１や信号配線部材３２の場合に、主電極配線部材３１や信号配線部材３２にスリットや開口部を形成することで、パワーモジュール１００は、主電極配線部材３１や信号配線部材３２の剛性を低減して、銀シンター接合部４１、４２などの接合部にかかる応力を低減することが可能となる。また、ワイヤ接続部３１３が素子接続部３１１及び基板接続部３１２が配置された面と逆側である逆側面に形成された例で説明したが、ワイヤ接続部３１３は、主電極配線部材３１の端部を折り返して、素子接続部３１１及び基板接続部３１２が形成された面を上面とした部分に形成してもよい。
また、ここでは主電極配線部材３１や信号配線部材３２などの配線部材とパワー半導体素子１やセラミック基板２との接合に銀シンター接合材を用いた例で説明したが、必要とするパワーモジュール１００の耐熱温度があまり高くない場合には、スズ基はんだを用いて接合しても構わない。必要とするパワーモジュール１００の耐熱温度が高い場合には、ビスマス基はんだ（融点２７０℃）や金スズはんだ（融点２８０℃）を用いて接合しても構わない。さらに、等温凝固によって接合温度より高い耐熱性を示す、銅粉入りスズペースト（弘輝製Ａ−ＦＡＰなど）を、接合材として用いることでも高い耐熱性を得ることができる。
また、ここではアダプタ１０がインサートモールド工法を用いて作成される例を説明した。インサートモールド工法における封止樹脂８は、インサートモールド樹脂である。そして、インサートモールド樹脂としてＰＰＳ（熱軟化温度２８０℃）を用いた例で説明したが、ＰＰＳに限定する必要はなく、インサートモールド樹脂としてＬＣＰ８（Liquid Crystal Polymer 8）の液晶ポリマー（熱軟化温度３４０℃以上）を用いることも可能である。インサートモールド樹脂として、ＰＰＳ以外にＬＣＰ８を選択可能なので、上記接合材（銀シンター接合材、スズ基はんだ、ビスマス基はんだ、金スズはんだ、銅粉入りスズペースト）の選択自由度が増す。
さらに、封止樹脂８が熱可塑性インサートモールド樹脂の場合には、インサートモールド樹脂を主電極配線部材３１や信号配線部材３２などの金属配線部材やパワー半導体素子１上に溶け広がり、封止材として機能させることも可能である。すなわち、セラミック基板２にアダプタ１０及びパワー半導体素子１を接合させた後に、インサートモールド樹脂が軟化する温度まで加熱することで、インサートモールド樹脂が熱軟化して主電極配線部材３１や信号配線部材３２などの金属配線部材やパワー半導体素子１上に溶け広がり、封止材として機能させることができる。この場合、主電極配線部材３１や信号配線部材３２などの金属配線部材を封止している封止樹脂８が熱可塑性インサートモールド樹脂なので、アダプタ１０及びパワー半導体素子１をセラミック基板２に接合する銀シンター接合工程と、アダプタ１０とセラミック基板２との間に隙間を封止する封止工程を同時に行うことができる。
また、ここではアダプタ１０のワイヤ接続部３１３、３２３と図示しない外部電極との接続として、アルミ製のワイヤを用いた例で説明したが、他の接続材を用いることもできる。他の接続材としては、アルミ合金ワイヤや銅ワイヤ、あるいはアルミリボンや銅リボンを用いてもよく、銅板バスバーをはんだ接合やろう付けしたり、あるいは超音波接合したり、銅板バスバーをスポット溶接や摩擦撹拌接合等によっても良好な接合を行うことが可能となる。
なお、パワー半導体素子１における複数の表面電極１４（３つの信号電極１４ｓ、１つのエミッタ電極１４ｅ）に接続するアダプタ１０として、主電極配線部材３１と、複数の信号配線部材３２と、封止樹脂８を備える例で説明した。この場合には、近接して配置された複数の配線部材（３つの信号配線部材３２、１つの主電極配線部材３１）間で絶縁状態を維持するには、インサートモールド樹脂の封止樹脂８を用いることが必要である。しかし、近接した表面電極が無い場合や、表面電極が１つの場合には、インサートモールド樹脂の封止樹脂８を用いなくてもよい。近接した表面電極が無い場合や、表面電極が１つの場合には、アダプタ１０は、封止樹脂８を備えないもの、すなわち主電極配線部材３１及び信号配線部材３２のみでも構わない。
主電極配線部材３１及び信号配線部材３２のみのアダプタ１０を用いる場合には、主電極配線部材３１や信号配線部材３２の周辺等の空間を埋めるために、ポッティング封止樹脂やゲルなど封止樹脂で覆う。なお、主電極配線部材３１、複数の信号配線部材３２、インサートモールド樹脂の封止樹脂８を備えるアダプタ１０を備えたパワーモジュールにおいて、アダプタ１０とセラミック基板２との間に隙間があれば、ポッティング封止樹脂やゲルなど封止樹脂で覆うことが必要である。なお、封止樹脂８を備えないアダプタ１０は、従来の金属フレーム（配線用のリードフレーム）に対応するものである。また、封止樹脂８を備えたアダプタ１０は、主電極配線部材３１と信号配線部材３２との相対位置が固定された配線部材集合体と言うこともできる。封止樹脂８を備えたアダプタ１０は、インサートモールド工法で作成する場合に、予め分離された主電極配線部材３１及び信号配線部材３２を封止樹脂８にて封止することもできる。また、封止樹脂８を備えたアダプタ１０は、フレーム（外周枠）で一体化された主電極配線部材３１及び信号配線部材３２を封止樹脂８にて封止した後に、主電極配線部材３１、信号配線部材３２をフレームから切り離すこともできる。
以上のように、実施の形態１のパワーモジュール１００は、回路基板（セラミック基板２）に搭載されたパワー半導体素子１と、パワー半導体素子１の表面主電極（エミッタ電極１４ｅ）に接続されたアダプタ１０を備え、アダプタ１０は、パワー半導体素子１の表面主電極（エミッタ電極１４ｅ）に接続された主電極配線部材３１を備え、主電極配線部材３１は、パワー半導体素子１の表面主電極（エミッタ電極１４ｅ）に接続された素子接続部３１１と、素子接続部３１１の外側に配置されると共に回路基板（セラミック基板２）に接続された基板接続部３１２と、素子接続部３１１の外側に配置されると共に外部電極に接続材（ワイヤ７）を介して接続する接続材接続部（ワイヤ接続部３１３）を備えることを特徴とする。この特徴により、実施の形態１のパワーモジュール１００は、パワー半導体素子１の表面主電極（エミッタ電極１４ｅ）に接続されたアダプタ１０の主電極配線部材３１が、素子接続部３１１及び基板接続部３１２の外側に、外部電極に接続材（ワイヤ７）を介して接続する接続材接続部（ワイヤ接続部３１３）を備えるので、外部端子部品である外部電極とパワー半導体素子１の表面電極（エミッタ電極１４ｅ）とを回路基板（セラミック基板２）の導体層を中継することなく接続でき、外部端子部品と接続する接続材（ワイヤ７）がアルミ製であっても高温動作が可能で、信頼性を高めることができる。
実施の形態２．
図９は、本発明の実施の形態２によるパワーモジュールの断面模式図である。実施の形態２によるパワーモジュール１００は、パワー半導体素子１の信号電極１４ｓの周辺に開口部３９を形成し、ワイヤ７１によって信号電極１４ｓと図示しない外部電極とを接続する例である。図９において、信号配線部材３２は図示しない他のパワー半導体素子の信号電極や、パワー半導体素子１の微細ピッチでない信号電極１４ｓに接続するものである。図９では、セラミック基板２の導体層２２における信号配線部材３２と接続する部分を導体層２２ｘとし、銀シンター接合部４２における導体層２２ｘと信号配線部材３２とを接合する部分を銀シンター接合部４２ｘと表記した。
実施の形態２のアダプタ１０は、インサートモールド工法におけるインサートモールド樹脂である封止樹脂８を備えておらず、少なくともパワー半導体素子１のエミッタ電極１４ｅ（表面主電極）に接続する主電極配線部材３１を備えている。図９では、アダプタ１０がパワー半導体素子１のエミッタ電極１４ｅ（表面主電極）に接続する主電極配線部材３１と、図示しない他のパワー半導体素子の信号電極や、微細ピッチでないパワー半導体素子１の信号電極１４ｓに接続する信号配線部材３２を備えた例を示した。
微細ピッチの信号電極１４ｓが複数配置されている場合には、信号電極１４ｓと信号配線部材３２とを銀シンター接合すると隣接する信号電極１４ｓや信号配線部材３２間にいて接続し、絶縁不良がおきる可能性がある。微細ピッチの信号電極１４ｓが複数配置されている場合には、実施の形態２によるパワーモジュールのようにワイヤ７１によって信号電極１４ｓと図示しない外部電極とを接続することで、近接した信号電極１４ｓにおいても銀シンター接合材を介した絶縁不良を抑制することができる。
また、パワー半導体素子１の信号電極１４ｓは金属接合可能なメタライズが施されていない場合も多い。信号電極１４ｓに金属接合可能なメタライズが施されていない場合でも、実施の形態２によるパワーモジュール１００は、パワー半導体素子１の信号電極１４ｓの周辺に開口部３９を有するので、金属接合可能なメタライズが施されていない信号電極１４ｓに対してワイヤ接続を行うことが可能となる。
実施の形態３．
実施の形態３では、パワー半導体素子１の裏面に形成されたコレクタ電極（裏面主電極）１３にセラミック基板２の導体層２２を介して接続する主電極配線部材３３を備えたパワーモジュール１００を説明する。図１０は本発明の実施の形態３によるパワーモジュールの鳥瞰図であり、図１１は図１０のアダプタの配線部材及びセラミック基板の導体層を示す鳥瞰図である。なお、図１０、図１１において、セラミック基板２のセラミック基材２１、導体層２３、放熱フィン６は省略した。主電極配線部材３３は、裏面主電極であるコレクタ電極１３に接続するので、裏面主電極配線部材である。
実施の形態３のアダプタ１０は、主電極配線部材３１と、複数の信号配線部材３２と、複数の主電極配線部材３３と、封止樹脂８を備える。封止樹脂８は、インサートモールド工法におけるインサートモールド樹脂である。実施の形態３のアダプタ１０は、実施の形態１のアダプタ１０とは、複数の主電極配線部材３３を有する点で異なる。実施の形態１と異なる部分を説明する。主電極配線部材３３は、図１１に示すように、基板接続部３３２とワイヤ接続部（接続材接続部）３３３を有する。セラミック基板２の導体層２２は、エミッタ電極１４ｅが主電極配線部材３１を介して接続する導体層２２ｅと、信号電極１４ｓが信号配線部材３２を介して接続する導体層２２ｓと、パワー半導体素子１の裏面がダイボンドされると共に、パワー半導体素子１の外周まで延伸している導体層２２ｃを有する。主電極配線部材３１及び信号配線部材３２は、実施の形態１と同様である。
主電極配線部材３１における３つの基板接続部３１２は、導体層２２ｅにおける３つの接続領域２２１ｅにて、銀シンター接合部４２ｅを介して接続される。信号配線部材３２の基板接続部３２２は、導体層２２ｓにおける接続領域２２１ｓにて、銀シンター接合部４２ｓを介して接続される。主電極配線部材３３における基板接続部３３２は、導体層２２ｃにおける接続領域２２１ｃにて、主電極配線部材３１及び信号配線部材３２と同様に銀シンター接合されている。具体的には、主電極配線部材３３における基板接続部３３２は、導体層２２ｃにおける接続領域２２１ｃにて、銀シンター接合部４２を介して接続される。
図１０では、３つの信号配線部材３２のワイヤ接続部３２３の両脇に、主電極配線部材３３のワイヤ接続部３３３が露出しており、各主電極配線部材３３に３本、すなわちパワーモジュール１００に合計６本のワイヤ７２が接続されている。接続材であるワイヤ７２は、例えば、アルミ製で、直径φ０.４ｍｍである。ワイヤ７２は、図示しない外部電極と主電極配線部材３３とを接続している。
実施の形態３のパワーモジュール１００は、上記以外は実施の形態１のパワーモジュール１００と同様なので、実施の形態１と同様の効果を奏する。また、実施の形態３のパワーモジュール１００は、主電極配線部材３３を追加することにより、すべての外部配線を、主電極配線部材３１、信号配線部材３２、主電極配線部材３３の配線部材上で行うことができる。このため、実施の形態３のパワーモジュール１００は、セラミック基板２の導体層２２に関しては、ワイヤで接続するワイヤボンド接合強度（ワイヤボンド性）を考慮した導体層２２へのメタライズが不要となり、銀シンター接合などの配線部材接合に特化した導体層２２へのメタライズが可能となる。また、実施の形態３のパワーモジュール１００は、セラミック基板２の導体層２２にワイヤを接続しないので、ワイヤ接続部分の清浄度確保が不要となる。
実施の形態３のパワーモジュール１００は、アダプタ１０のワイヤ接続部３１３、３２３、３３３がセラミック基板２のセラミック基材２１に対して、略平行な（実質的に平行な）面となるように形成されている。これにより、実施の形態３のパワーモジュール１００は、アダプタ１０のワイヤ接続部３１３、３２３、３３３に対して、超音波を印加しないワイヤボンドや超音波を印加するワイヤボンドが容易となる。
実施の形態４．
図１２は本発明の実施の形態４によるパワーモジュールの断面模式図であり、図１３は図１２のアダプタ及びパワー半導体素子を示す図である。実施の形態４のパワーモジュール１００は、実施の形態１のパワーモジュール１００とは、パワー半導体素子１が２つ搭載され、１つの主電極配線部材３１で２つのパワー半導体素子１の表面主電極に接続している点で異なる。ここでは、２つのパワー半導体素子１として、スイッチング素子１ｉとダイオード１ｄの例を説明する。スイッチング素子１ｉは、例えばＩＧＢＴである。
放熱フィン６上に、放熱グリス５を用いてセラミック基板２が搭載されている。放熱フィン６は、例えば、アルミ鍛造で形成され、サイズが縦１００ｍｍ、横１５０ｍｍ、厚さ１２ｍｍである。セラミック基板２は、セラミック基材２１と、セラミック基材２１の表側に形成された導体層２２と、セラミック基材２１の裏側に形成された導体層２３とを備える。セラミック基材２１は、例えば、ＡｌＮ製であり、サイズが縦９５ｍｍ、横１４５ｍｍ、厚さ０．６３５ｍｍである。導体層２２および２３は、例えば、銅製であり、厚さが０．４ｍｍである。導体層２２は、複数のパターンが形成されており、図１２では３つの導体層２２ｃ、２２ｓ、２２ｅを有する例を記載した。導体層２２の表面には、銀シンター接合部４２が形成される。銀シンター接合部４２は、導体層２２ｓ、２２ｅに対応する銀シンター接合部４２ｓ、４２ｅと、導体層２２ｃに接続するスイッチング素子１ｉのコレクタ電極（裏面主電極）１３及びダイオード１ｄのアノード電極（裏面主電極）１５に対応する銀シンター接合部４２ｃ、４２ａとを有する。
導体層２２には、スイッチング素子１ｉおよびダイオード１ｄが、銀シンター接合材によってダイボンドされている。スイッチング素子１ｉは、Ｓｉ製のＩＧＢＴであり、サイズが縦１５ｍｍ、横１５ｍｍ、厚さ０．３ｍｍである。ダイオード１ｄは、Ｓｉ製であり、サイズが縦１５ｍｍ、横１０ｍｍ、厚さ０．３ｍｍである。スイッチング素子１ｉの裏面側に形成されたコレクタ電極１３は、銀シンター接合材が固化した銀シンター接合部４２ｃを介して導体層２２ｃに接続される。ダイオード１ｄの裏面側に形成されたアノード電極１５は、銀シンター接合材が固化した銀シンター接合部４２ａを介して導体層２２ｃに接続される。ＩＧＢＴであるスイッチング素子１ｉの表面側に形成された表面電極１４は、エミッタ電極１４ｅ及び信号電極１４ｓである。
スイッチング素子１ｉ及びダイオード１ｄの上方に、複数の配線部材を有するアダプタ１０が配置される。アダプタ１０は、主電極配線部材３１と、信号配線部材３２と、封止樹脂８とを備える。主電極配線部材３１及び信号配線部材３２は、０．６ｍｍ厚さの銅フレームを打ち抜いて形成される。主電極配線部材３１及び信号配線部材３２は、連接されて配置され、すなわち近接して配置され、封止樹脂８で封止される。封止樹脂８は、例えば、ＰＰＳ製である。
主電極配線部材３１は、スイッチング素子１ｉ及びダイオード１ｄの表面主電極に接続される素子接続部３１１と、セラミック基板２の導体層２２ｅに接続される基板接続部３１２と、ワイヤ７に接続されるワイヤ接続部３１３を備える。素子接続部３１１は、スイッチング素子１ｉのエミッタ電極１４ｅに接続される素子接続部３１１ｉと、ダイオード１ｄのカソード電極１４ｋに接続される素子接続部３１１ｄとを有する。信号配線部材３２は、スイッチング素子１ｉの信号電極１４ｓに接続される素子接続部３２１と、セラミック基板２の導体層２２ｓに接続される基板接続部３２２と、ワイヤ７１に接続されるワイヤ接続部３２３を備える。
主電極配線部材３１の素子接続部３１１は、封止樹脂８から露出しており、銀シンター接合部４１によってスイッチング素子１ｉのエミッタ電極１４ｅ（表面主電極）及びダイオード１ｄのカソード電極１４ｋ（表面主電極）と接合されている。銀シンター接合部４１は、スイッチング素子１ｉの表面電極１４及びダイオード１ｄの表面主電極であるカソード電極１４ｋに搭載された銀シンター接合材が固化した接合層である。銀シンター接合部４１は、スイッチング素子１ｉのエミッタ電極１４ｅ上に形成される銀シンター接合部４１ｅと、スイッチング素子１ｉの信号電極１４ｓ上に形成される銀シンター接合部４１ｓと、ダイオード１ｄのカソード電極１４ｋ上に形成される銀シンター接合部４１ｋを有する。基板接続部３１２及びワイヤ接続部３１３は、段差加工によって形成される。基板接続部３１２は、図４、図５と同様に、スイッチング素子１ｉ及びダイオード１ｄが配置された半導体素子配置領域の外縁３方向に広がって形成される。そのうちの１方向の基板接続部３１２には、その延伸先端部が段差加工によって持ち上げられてワイヤ接続部３１３が形成される。基板接続部３１２はセラミック基板２の導体層２２ｅに銀シンター接合部４２ｅを介して接続される。ワイヤ接続部３１３は、封止樹脂８から上面に露出しており、ワイヤ７に接続されている。
信号配線部材３２の素子接続部３２１は、主電極配線部材３１の素子接続部３１１と同様に、封止樹脂８から露出しており、銀シンター接合部４１ｓによってスイッチング素子１ｉの信号電極１４ｓと接合されている。基板接続部３２２及びワイヤ接続部３２３は、段差加工によって形成される。基板接続部３２２及びワイヤ接続部３２３は、主電極配線部材３１のワイヤ接続部３１３と逆方向に延伸している。基板接続部３２２はセラミック基板２の導体層２２ｓに銀シンター接合部４２ｓを介して接続される。基板接続部３２２の上面に位置するワイヤ接続部３２３は、封止樹脂８から上面側に露出しており、ワイヤ７１に接続されている。
次に、パワーモジュール１００の製造プロセスを説明する。パワーモジュール１００の製造プロセスは、基本的に実施の形態１で説明したものと同じである。まず、アダプタ１０を作成する。アダプタ１０は、例えばインサートモールド工法で作成する。アダプタ１０は、主電極配線部材３１と信号配線部材３２を、インサートモールド用の金型に配置した後に、この金型に封止樹脂８を注入して作成する。連接して配置された主電極配線部材３１と信号配線部材３２を封止樹脂８で固着したアダプタ１０が完成する。
次に、銀シンター接合材（図７の銀シンター接合材４３、４４参照）を用い、スイッチング素子１ｉ及びダイオード１ｄを、アダプタ１０の素子接続部３１１、３２１に対して、３００℃に加熱し、１０ＭＰａの荷重をかけながら１０分間かけて接合する。この接合工程により、スイッチング素子１ｉのエミッタ電極１４ｅ及び信号電極１４ｓと、ダイオード１ｄのカソード電極１４ｋは、それぞれ銀シンター接合材が硬化した銀シンター接合部４１ｅ、４１ｓ、４１ｋを介して、対応するアダプタ１０の素子接続部３１１、３２１に接合される。アダプタ１０とパワー半導体素子１とが接合したものを、半導体素子接合体と呼ぶことにする。
次に図８と同様に、セラミック基板２に対して半導体素子接合体を位置決めし、銀シンター接合材（図８の銀シンター接合材４５、４６、４７参照）を用いて、スイッチング素子１ｉ及びダイオード１ｄの裏面及びアダプタ１０の基板接続部３１２、３２２を、３００℃に加熱し、１０ＭＰａの荷重をかけながら１０分間かけて接合する。図１２に示すように、この接合工程により、スイッチング素子１ｉの裏面電極（コレクタ電極１３）、ダイオード１ｄの裏面電極（アノード電極１５）、及びアダプタ１０の基板接続部３１２、３２２は、それぞれ銀シンター接合材が硬化した銀シンター接合部４２ｃ、４２ａ、４２ｅ、４２ｓを介してセラミック基板２の導体層２２ｃ、２２ｅ、２２ｓに接合される。
次に図１２のように、アダプタ１０のワイヤ接続部３２３に、ワイヤ７１をワイヤボンダーを用いて接続し、アダプタ１０のワイヤ接続部３１３に、ワイヤ７をワイヤボンダーを用いて接続する。ワイヤ７１は、例えば、アルミ製で、直径φ０.１５ｍｍである。ワイヤ７は、例えば、アルミ製で、直径φ０.４ｍｍである。その後、セラミック基板２を放熱グリス５を用いて放熱フィン６に搭載して接着する。最後に、必要に応じて、ワイヤ接続部３２３とワイヤ７１のワイヤボンド接合部やワイヤ接続部３１３とワイヤ７のワイヤボンド接合部などが浸かるようにゲル（シリコーン樹脂）やポッティング封止樹脂（エポキシ）などで封止する。
パワーモジュール１００の発熱状態を、評価サンプルを用いて測定した。発熱状態は、サーモビューアを用いて測定した。図１４は図１２のパワーモジュールを評価するサンプルの断面模式図であり、図１５は図１４のサンプルの測定結果を示す図である。図１４に示すように、スイッチング素子１ｉの信号電極１４ｓをワイヤ７１によって接続した温度測定サンプル１０１を作製した。図１５に示したサーモビューアでの観察結果は、スイッチング素子１ｉの温度が約１３０℃になるように電流を流した状態で観察したものである。なお、図１５の観察結果は、見易くするために、代表的な温度境界を示したものでる。
図１５では、主電極配線部材３１、ワイヤ接続部３１３、ワイヤ接続部３１３に繋がる基板接続部３１２、ダイオード１ｄの素子接続部３１１ｄ、スイッチング素子１ｉの素子接続部３１１ｉの配置位置を追記した。主電極配線部材３１の配置位置を一点鎖線で示した。また、図１５では、代表的な温度境界を、破線１０２、１０３、１０４、及び点線１０５、１０８で示した。破線１０２、１０３、１０４は、９５℃の境界であり、点線１０５は１２０℃の境界であり、点線１０８は７５℃の境界である。図１５では、破線１０２、１０３、１０４や点線１０５、１０８で区切られた温度領域Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５を示した。温度領域Ｓ１は７５℃以下であり、温度領域Ｓ２は７５度以上８０以下である。温度領域Ｓ３は８０度以上９５以下であり、温度領域Ｓ４は９５度以上１２０度以下である。温度領域Ｓ５は、１２０度以上である。素子接続部３１１ｉの下側部分（斜線のパターン部分）が約１３０℃である。
図１５に示すように、主電極配線部材３１において、スイッチング素子１ｉの素子接続部３１１ｉから遠ざかり、基板接続部３１２に近づくにつれて配線部材温度は低下し、ワイヤ接続部３１３付近では８０℃にまで下がっていることが分かった。
実施の形態４のパワーモジュール１００は、パワー半導体素子であるスイッチング素子１ｉ及びダイオード１ｄの表面主電極に接続された主電極配線部材３１及び信号配線部材３２がセラミック基板２に接続する基板接続部３１２、３２２を有するので、基板接続部３１２、３２２で回路基板であるセラミック基板２に対して放熱を行うことができ、ワイヤ接続部３１３、３２３の表面温度をスイッチング素子１ｉ及びダイオード１ｄの素子温度よりも十分に低くすることができる。実施の形態４のパワーモジュール１００は、ワイヤ接続部３１３、３２３がパワー半導体素子１の動作温度よりも十分に低温であるため、接続材であるワイヤ７、７１がアルミ製であっても高温動作が可能で、信頼性の向上が可能となる。
実施の形態４のパワーモジュール１００は、実施の形態１のパワーモジュール１００とは、パワー半導体素子１が２つ搭載され、１つの主電極配線部材３１で２つのパワー半導体素子１の表面主電極に接続している点で異なっている。したがって、実施の形態４のパワーモジュール１００は、実施の形態１のパワーモジュール１００と同様の効果を奏する。
実施の形態４のパワーモジュール１００は、スイッチング素子１ｉ及びダイオード１ｄの表面主電極を１つの主電極配線部材３１で接続するので、スイッチング素子１ｉ及びダイオード１ｄに個別に主電極配線部材３１を接続するモジュールよりも、小型にすることができる。また、実施の形態４のパワーモジュール１００は、スイッチング素子１ｉ及びダイオード１ｄの表面主電極を１つの主電極配線部材３１で接続するので、スイッチング素子１ｉとダイオード１ｄとを最短でかつ低抵抗に接続でき、パワーモジュールの特性改善ができる。
ここでは、セラミック基板２のセラミック基材２１がＡｌＮ製である例で説明したが、ＳＮ（窒化ケイ素）製やアルミナ製であってもよい。この場合でもＡｌＮ製のセラミック基材２１と同様の効果が得られる。セラミック基板２の導体層２２、２３についても、銅に限定する必要はなく、アルミであっても構わない。また金属板に樹脂絶縁層を積層した金属基板を、セラミック基板２に替えて用いることも可能である。
また、ここでは主電極配線部材３１や信号配線部材３２が、銅製のリードフレームを打ち抜いて形成された例で説明した。主電極配線部材３１や信号配線部材３２の材料は銅に限定する必要はなく、スイッチング素子１ｉ及びダイオード１ｄやセラミック基板２の熱膨張係数に近いコバール（Ｋｏｖａｒ）や、４２アロイ（４２Ａｌｌｏｙ）でもよく、またＣＩＣクラッド材を用いてもよい。主電極配線部材３１や信号配線部材３２がスイッチング素子１ｉ及びダイオード１ｄやセラミック基板２の熱膨張係数に近い材料で形成された場合には、銀シンター接合部４１、４２にかかる熱応力を低減することが可能となる。銅の主電極配線部材３１や信号配線部材３２の場合に、主電極配線部材３１や信号配線部材３２にスリットや開口部を形成することで、パワーモジュール１００は、主電極配線部材３１や信号配線部材３２の剛性を低減して、銀シンター接合部４１、４２などの接合部にかかる応力を低減することが可能となる。また、ワイヤ接続部３１３が素子接続部３１１及び基板接続部３１２が配置された面と逆側である逆側面に形成された例で説明したが、ワイヤ接続部３１３は、主電極配線部材３１の端部を折り返して、素子接続部３１１及び基板接続部３１２が形成された面を上面とした部分に形成してもよい。
また、ここでは主電極配線部材３１や信号配線部材３２などの配線部材とスイッチング素子１ｉ及びダイオード１ｄやセラミック基板２との接合に銀シンター接合材を用いた例で説明したが、必要とするパワーモジュール１００の耐熱温度があまり高くない場合には、スズ基はんだを用いて接合しても構わない。必要とするパワーモジュール１００の耐熱温度が高い場合には、ビスマス基はんだ（融点２７０℃）や金スズはんだ（融点２８０℃）を用いて接合しても構わない。さらに、等温凝固によって接合温度より高い耐熱性を示す、銅粉入りスズペースト（弘輝製Ａ−ＦＡＰなど）を、接合材として用いることでも高い耐熱性を得ることができる。
また、ここではアダプタ１０がインサートモールド工法を用いて作成される例を説明した。インサートモールド工法における封止樹脂８は、インサートモールド樹脂である。そして、インサートモールド樹脂としてＰＰＳ（熱軟化温度２８０℃）を用いた例で説明したが、ＰＰＳに限定する必要はなく、インサートモールド樹脂としてＬＣＰ８の液晶ポリマー（熱軟化温度３４０℃以上）を用いることも可能である。インサートモールド樹脂として、ＰＰＳ以外にＬＣＰ８を選択可能なので、上記接合材（銀シンター接合材、スズ基はんだ、ビスマス基はんだ、金スズはんだ、銅粉入りスズペースト）の選択自由度が増す。
さらに、封止樹脂８が熱可塑性インサートモールド樹脂の場合には、インサートモールド樹脂を主電極配線部材３１や信号配線部材３２などの金属配線部材やスイッチング素子１ｉ及びダイオード１ｄ上に溶け広がり、封止材として機能させることも可能である。すなわち、セラミック基板２にアダプタ１０及びパワー半導体素子１を接合させた後に、インサートモールド樹脂が軟化する温度まで加熱することで、インサートモールド樹脂が熱軟化して主電極配線部材３１や信号配線部材３２などの金属配線部材やスイッチング素子１ｉ及びダイオード１ｄ上に溶け広がり、封止材として機能させることができる。この場合、主電極配線部材３１や信号配線部材３２などの金属配線部材を封止している封止樹脂８が熱可塑性インサートモールド樹脂なので、アダプタ１０及びスイッチング素子１ｉ及びダイオード１ｄをセラミック基板２に接合する銀シンター接合工程と、アダプタ１０とセラミック基板２との間に隙間を封止する封止工程を同時に行うことができる。
また、ここではアダプタ１０のワイヤ接続部３１３、３２３と図示しない外部電極との接続として、アルミ製のワイヤを用いた例で説明したが、他の接続材を用いることもできる。他の接続材としては、アルミ合金ワイヤや銅ワイヤ、あるいはアルミリボンや銅リボンを用いてもよく、銅板バスバーを超音波接合したり、銅板バスバーをスポット溶接や摩擦撹拌接合等によっても良好な接合を行うことが可能となる。
実施の形態５．
図１６は、本発明の実施の形態５によるパワーモジュールの断面模式図である。実施の形態５のパワーモジュール１００は、銀シンター接合部４１、４２が隙間封止材８１により覆われた点で、実施の形態１のパワーモジュール１００と異なる。実施の形態１で説明したように、パワー半導体素子１をアダプタ１０及びセラミック基板２に銀シンター接合部４１、４２を介して接合した後に、セラミック基板２を放熱グリス５を用いて放熱フィン６に搭載して接着する。最後に、必要に応じて、ワイヤ接続部３２３とワイヤ７１のワイヤボンド接合部やワイヤ接続部３１３とワイヤ７のワイヤボンド接合部などが浸かるようにゲル（シリコーン樹脂）やポッティング封止樹脂（エポキシ）などで封止する。この際、ゲルやポッティング封止樹脂は、アダプタ１０におけるセラミック基板２と対向する対向部からセラミック基板２から離れる方向に延伸する外周部と、セラミック基板２におけるアダプタ１０の外周部周辺とをも同時に被覆している。
アダプタ１０の外周部とセラミック基板２におけるアダプタ１０の外周部周辺とが被覆されると共に、ワイヤ接続部３２３とワイヤ７１のワイヤボンド接合部やワイヤ接続部３１３とワイヤ７のワイヤボンド接合部などが浸かるように、ゲルやポッティング封止樹脂などで封止する場合には、隙間封止材８１はゲルやポッティング封止樹脂よりも耐熱性（熱軟化温度）が高い封止材料、例えばポリイミド樹脂や低温焼成ガラスペーストを用いることが望ましい。実施の形態５のパワーモジュール１００は、銀シンター接合部４１、４２が、ゲルやポッティング封止樹脂よりも耐熱性（熱軟化温度）が高い隙間封止材８１により被覆され、パワー半導体素子１と主電極配線部材３１及び信号配線部材３２との隙間が封止されるので、高温動作するパワー半導体素子１をゲルやポッティング封止樹脂に直接接触させないようにでき、さらなる耐熱性を確保することが可能となる。なお、銀シンター接合部４１、４２を隙間封止材８１により覆う方法は、実施の形態２〜４のパワーモジュール１００にも適用できる。
なお、実施の形態１〜５では、パワー半導体素子１は、シリコンウエハを基材とした一般的な素子（Ｓｉ製の素子）でもよいが、本発明においては炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）系材料、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を適用できる。パワー半導体素子１は、ダイオードや、ＩＧＢＴに限らず、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect-Transistor）のようなスイッチング素子を搭載することができる。例えば、スイッチング素子として機能するパワー半導体素子１や、整流素子として機能するパワー半導体素子１に、炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）系材料又はダイヤモンドを用いた場合、従来から用いられてきたシリコン（Ｓｉ）で形成された素子よりも電力損失が低いため、パワーモジュール１００の高効率化が可能となる。また、耐電圧性が高く、許容電流密度も高いため、パワーモジュール１００の小型化が可能となる。さらにワイドバンドギャップ半導体素子は、耐熱性が高いので、高温動作が可能であり、放熱フィン６の小型化や、水冷部の空冷化も可能となるので、放熱フィン６を備えたパワーモジュール１００の一層の小型化が可能になる。
なお、本発明は、その発明の範囲内において、各実施の形態を組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１…パワー半導体素子、１ｄ…ダイオード、１ｉ…スイッチング素子、２…セラミック基板（回路基板）、７…ワイヤ（接続材）、８…封止樹脂、１０…アダプタ、１３…コレクタ電極（裏面主電極）、１４ｅ…エミッタ電極（表面主電極）、１４ｓ…信号電極（表面信号電極）、１４ｋ…カソード電極（表面主電極）、２２…導体層、２２ｃ…導体層、３１…主電極配線部材、３２…信号配線部材、３３…主電極配線部材（裏面主電極配線部材）、３９…開口部、８１…隙間封止材、１００…パワーモジュール、３１１…素子接続部、３１２…基板接続部、３１３…ワイヤ接続部（接続材接続部）、３２１…素子接続部（素子信号接続部）、３２２…基板接続部（基板信号接続部）、３２３…ワイヤ接続部（接続材信号接続部）、３３３…ワイヤ接続部（接続材接続部）
本発明のパワーモジュールは、回路基板に搭載されたパワー半導体素子と、パワー半導体素子の表面主電極に接続されたアダプタを備え、アダプタは、パワー半導体素子の表面主電極に接続された主電極配線部材を備え、主電極配線部材は、パワー半導体素子の表面主電極に接続された素子接続部と、素子接続部の外側に配置されると共に回路基板に接続された基板接続部と、素子接続部の外側に配置されると共に外部電極に接続材を介して接続する接続材接続部を備えることを特徴とする。本発明のパワーモジュールは、さらに、主電極配線部材が、素子接続部が配置された面と逆側である逆側面が樹脂により被覆されており、主電極配線部材の素子接続部が隙間封止材により被覆されており、アダプタにおける回路基板と対向する対向部から回路基板から離れる方向に延伸する外周部と、回路基板とが外周部の封止材により被覆されており、隙間封止材は外周部の封止材よりも耐熱性が高いことを特徴とする。
本発明のパワーモジュールは、パワー半導体素子の表面主電極に接続されたアダプタの主電極配線部材が、素子接続部及び基板接続部の外側に、外部電極に接続材を介して接続する接続材接続部を備え、主電極配線部材の素子接続部が被覆されている隙間封止材は、回路基板とアダプタの外周部とが被覆されている封止材よりも耐熱性が高いので、外部端子部品である外部電極とパワー半導体素子の表面電極とを回路基板の導体層を中継することなく接続でき、外部端子部品と接続する接続材がはんだやアルミ製であっても高温動作が可能で、信頼性を高めることができる。

Claims (21)

  1. 回路基板に搭載されたパワー半導体素子と、前記パワー半導体素子の表面主電極に接続されたアダプタを備えたパワーモジュールであって、
    前記アダプタは、前記パワー半導体素子の前記表面主電極に接続された主電極配線部材を備え、
    前記主電極配線部材は、前記パワー半導体素子の前記表面主電極に接続された素子接続部と、前記素子接続部の外側に配置されると共に前記回路基板に接続された基板接続部と、前記素子接続部の外側に配置されると共に外部電極に接続材を介して接続する接続材接続部を備えることを特徴とするパワーモジュール。
  2. 前記主電極配線部材の前記接続材接続部は、前記回路基板と実質的に平行に配置されたことを特徴とする請求項１記載のパワーモジュール。
  3. 前記主電極配線部材の前記接続材接続部は、前記素子接続部の逆側面と同じ高さに、又は前記素子接続部の逆側面よりも低い高さに配置されたことを特徴とする請求項１または２に記載のパワーモジュール。
  4. 前記アダプタは、前記パワー半導体素子の表面信号電極に接続された信号配線部材を備え、
    前記信号配線部材は、前記パワー半導体素子の前記表面信号電極に接続された素子信号接続部と、前記素子信号接続部の外側に配置されると共に前記回路基板に接続された基板信号接続部と、前記素子信号接続部及び前記基板信号接続部が配置された面と逆側である逆側面に、前記素子信号接続部の外側に配置されると共に外部電極に接続材を介して接続する接続材信号接続部を備えることを特徴とする請求項１から３のいずれか１項に記載のパワーモジュール。
  5. 前記回路基板は、前記パワー半導体素子の裏面主電極に接続された導体層を備え、
    前記アダプタは、前記導体層を介して前記パワー半導体素子の前記裏面主電極に接続された裏面主電極配線部材を備え、
    前記裏面主電極配線部材は、前記導体層に対する接続面と逆側である逆側面に、外部電極に接続材を介して接続する接続材接続部を備えることを特徴とする請求項１から３のいずれか１項に記載のパワーモジュール。
  6. 前記回路基板は、前記パワー半導体素子の裏面主電極に接続された導体層を備え、
    前記アダプタは、前記導体層を介して前記パワー半導体素子の前記裏面主電極に接続された裏面主電極配線部材を備え、
    前記裏面主電極配線部材は、前記導体層に対する接続面と逆側である逆側面に、外部電極に接続材を介して接続する接続材接続部を備えることを特徴とする請求項４記載のパワーモジュール。
  7. 前記パワー半導体素子であるスイッチング素子及びダイオードが前記回路基板に搭載され、
    前記アダプタの前記主電極配線部材は、前記主電極配線部材が前記スイッチング素子及び前記ダイオードの各表面主電極に接続されたことを特徴とする請求項１から３のいずれか１項に記載のパワーモジュール。
  8. 前記パワー半導体素子であるスイッチング素子及びダイオードが前記回路基板に搭載され、
    前記アダプタの前記主電極配線部材は、前記主電極配線部材が前記スイッチング素子及び前記ダイオードの各表面主電極に接続されたことを特徴とする請求項４記載のパワーモジュール。
  9. 前記パワー半導体素子であるスイッチング素子及びダイオードが前記回路基板に搭載され、
    前記アダプタの前記主電極配線部材は、前記主電極配線部材が前記スイッチング素子及び前記ダイオードの各表面主電極に接続されたことを特徴とする請求項５記載のパワーモジュール。
  10. 前記パワー半導体素子であるスイッチング素子及びダイオードが前記回路基板に搭載され、
    前記アダプタの前記主電極配線部材は、前記主電極配線部材が前記スイッチング素子及び前記ダイオードの各表面主電極に接続されたことを特徴とする請求項６記載のパワーモジュール。
  11. 前記主電極配線部材は、前記素子接続部が配置された面と逆側である逆側面が樹脂により被覆されたことを特徴とする請求項１から３、及び７のいずれか１項に記載のパワーモジュール。
  12. 前記主電極配線部材は、前記素子接続部が配置された面と逆側である逆側面が樹脂により被覆され、
    前記信号配線部材は、前記素子信号接続部が配置された面と逆側である逆側面が前記樹脂により被覆されたことを特徴とする請求項４または８に記載のパワーモジュール。
  13. 前記主電極配線部材は、前記素子接続部が配置された面と逆側である逆側面が樹脂により被覆され、
    前記裏面主電極配線部材は、前記導体層に対する接続面と逆側である逆側面の一部が前記樹脂により被覆されたことを特徴とする請求項５または９に記載のパワーモジュール。
  14. 前記主電極配線部材は、前記素子接続部が配置された面と逆側である逆側面が樹脂により被覆され、
    前記信号配線部材は、前記素子信号接続部が配置された面と逆側である逆側面が前記樹脂により被覆され、
    前記裏面主電極配線部材は、前記導体層に対する接続面と逆側である逆側面の一部が前記樹脂により被覆されたことを特徴とする請求項６または１０に記載のパワーモジュール。
  15. 前記主電極配線部材の前記素子接続部は隙間封止材により被覆されており、
    前記アダプタにおける前記回路基板と対向する対向部から前記回路基板から離れる方向に延伸する外周部と、前記回路基板とが外周部の封止材により被覆されており、
    前記隙間封止材は、前記外周部の封止材よりも耐熱性が高いことを特徴とする請求項１１または１３に記載のパワーモジュール。
  16. 前記主電極配線部材の前記素子接続部、及び前記信号配線部材の前記素子信号接続部は隙間封止材により被覆されており、
    前記アダプタにおける前記回路基板と対向する対向部から前記回路基板から離れる方向に延伸する外周部と、前記回路基板とが外周部の封止材により被覆されており、
    前記隙間封止材は、前記外周部の封止材よりも耐熱性が高いことを特徴とする請求項１２または１４に記載のパワーモジュール。
  17. 前記アダプタは、インサートモールド工法により熱可塑性インサートモールド樹脂で一部が被覆されたアダプタであり、
    前記樹脂は、前記熱可塑性インサートモールド樹脂であり、
    前記パワー半導体素子は、軟化した前記熱可塑性インサートモールド樹脂により被覆されたことを特徴とする請求項１１から１４のいずれか１項に記載のパワーモジュール。
  18. 前記パワー半導体素子は、前記表面主電極よりも小電流が流れる表面信号電極を備え、
    前記表面信号電極の上方に、前記表面信号電極から前記表面信号電極に接続する接続材が配置される開口部を備えたことを特徴とする請求項１から３のいずれか１項に記載のパワーモジュール。
  19. 前記接続材は、アルミ又は銅製の、ワイヤ又はリボンであることを特徴とする請求項１から１８のいずれか１項に記載のパワーモジュール。
  20. 前記パワー半導体素子は、ワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項１から１９のいずれか１項に記載のパワーモジュール。
  21. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、またはダイヤモンドのうちのいずれかであることを特徴とする請求項２０記載のパワーモジュール。
JP2017502045A 2015-02-25 2016-02-09 パワーモジュール Active JP6234630B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015034734 2015-02-25
JP2015034734 2015-02-25
PCT/JP2016/053779 WO2016136457A1 (ja) 2015-02-25 2016-02-09 パワーモジュール

Publications (2)

Publication Number Publication Date
JPWO2016136457A1 true JPWO2016136457A1 (ja) 2017-06-15
JP6234630B2 JP6234630B2 (ja) 2017-11-22

Family

ID=56789586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017502045A Active JP6234630B2 (ja) 2015-02-25 2016-02-09 パワーモジュール

Country Status (5)

Country Link
US (1) US10559538B2 (ja)
JP (1) JP6234630B2 (ja)
CN (1) CN107210238B (ja)
DE (1) DE112016000904T5 (ja)
WO (1) WO2016136457A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014117246B4 (de) * 2014-11-25 2018-11-15 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
JP2017041479A (ja) * 2015-08-18 2017-02-23 セイコーエプソン株式会社 接合体、電子装置、プロジェクターおよび接合体の製造方法
JP6604211B2 (ja) * 2016-01-15 2019-11-13 富士通株式会社 積層半導体及び積層半導体の製造方法
US10825751B2 (en) * 2016-04-01 2020-11-03 Mitsubishi Electric Corporation Semiconductor device
US10559583B2 (en) 2016-07-20 2020-02-11 Samsung Electronics Co., Ltd. Memory device
JP6289583B1 (ja) * 2016-10-24 2018-03-07 三菱電機株式会社 電力半導体装置
JP6772768B2 (ja) * 2016-11-09 2020-10-21 株式会社デンソー 半導体装置
JP7030846B2 (ja) * 2017-02-01 2022-03-07 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 短絡故障モードを有するパワー半導体モジュール
EP3577687B1 (en) * 2017-02-01 2020-10-07 ABB Power Grids Switzerland AG Power semiconductor device with active short circuit failure mode and method of controlling the same
JP6470328B2 (ja) * 2017-02-09 2019-02-13 株式会社東芝 半導体モジュール
EP4269019A3 (en) * 2017-04-04 2024-02-21 Kulicke and Soffa Industries, Inc. Ultrasonic welding system and method of operating an ultrasonic welding system
CN116598263A (zh) * 2017-05-10 2023-08-15 罗姆股份有限公司 功率半导体装置和半导体功率模块
CN110622307B (zh) * 2017-05-12 2023-06-16 三菱电机株式会社 半导体模块以及电力变换装置
JP6881238B2 (ja) * 2017-10-31 2021-06-02 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置
CN111819681A (zh) * 2018-03-27 2020-10-23 三菱综合材料株式会社 带散热器的绝缘电路基板
EP3832705A4 (en) * 2018-11-30 2021-09-15 Hitachi Metals, Ltd. ELECTRICAL CONNECTION ELEMENT, ELECTRICAL CONNECTION STRUCTURE AND ELECTRICAL CONNECTION ELEMENT PRODUCTION PROCESS
DE102018133089A1 (de) * 2018-12-20 2020-06-25 Danfoss Silicon Power Gmbh Halbleitermodul mit einem Halbleiter und einem den Halbleiter teilweise einhausenden Gehäuse
US11282791B2 (en) * 2019-06-27 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a heat dissipation structure connected chip package
CN112530888A (zh) * 2019-09-17 2021-03-19 珠海格力电器股份有限公司 一种功率模块及其制造方法
DE102020205043B4 (de) * 2020-04-21 2024-07-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung
JP2022021719A (ja) * 2020-07-22 2022-02-03 株式会社デンソー 半導体装置
US11842953B2 (en) 2021-04-28 2023-12-12 Infineon Technologies Ag Semiconductor package with wire bond joints and related methods of manufacturing
DE102021209438A1 (de) * 2021-08-27 2023-03-02 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungshalbleiterbauteil und Verfahren zur Herstellung eines Leistungshalbleiterbauteils
DE102022205488A1 (de) * 2022-05-31 2023-11-30 Rolls-Royce Deutschland Ltd & Co Kg Dimensionierung des Spaltes zwischen Substrat und Kühlkörper in Hochspannungs-Leistungswandlern
WO2024157817A1 (ja) * 2023-01-26 2024-08-02 ローム株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347507A (ja) * 2002-05-27 2003-12-05 Fuji Electric Co Ltd 半導体パワーデバイス
JP2004349300A (ja) * 2003-05-20 2004-12-09 Toshiba Corp 半導体装置及びその製造方法
JP2005032879A (ja) * 2003-07-09 2005-02-03 Toshiba Corp 半導体装置
JP2006352080A (ja) * 2005-05-16 2006-12-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6778405B2 (en) * 2001-09-25 2004-08-17 Innoveta Technologies Power module adapter
JP4262672B2 (ja) 2004-12-24 2009-05-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4325571B2 (ja) * 2005-02-28 2009-09-02 株式会社日立製作所 電子装置の製造方法
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
JP5863602B2 (ja) 2011-08-31 2016-02-16 三菱電機株式会社 電力用半導体装置
JP5661052B2 (ja) * 2012-01-18 2015-01-28 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
KR101581610B1 (ko) * 2012-03-22 2016-01-11 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
EP4167279A3 (en) * 2012-09-20 2023-09-13 Rohm Co., Ltd. Power semiconductor device module
KR101443968B1 (ko) * 2012-10-29 2014-09-23 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
US9673118B2 (en) * 2013-11-26 2017-06-06 Mitsubishi Electric Corporation Power module and method of manufacturing power module
JP6488917B2 (ja) * 2014-07-04 2019-03-27 三菱マテリアル株式会社 放熱板付パワーモジュール用基板及びパワーモジュール
JP6033522B1 (ja) * 2014-12-18 2016-11-30 三菱電機株式会社 絶縁回路基板、パワーモジュールおよびパワーユニット
JP6689708B2 (ja) * 2016-08-10 2020-04-28 ルネサスエレクトロニクス株式会社 電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347507A (ja) * 2002-05-27 2003-12-05 Fuji Electric Co Ltd 半導体パワーデバイス
JP2004349300A (ja) * 2003-05-20 2004-12-09 Toshiba Corp 半導体装置及びその製造方法
JP2005032879A (ja) * 2003-07-09 2005-02-03 Toshiba Corp 半導体装置
JP2006352080A (ja) * 2005-05-16 2006-12-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
CN107210238A (zh) 2017-09-26
DE112016000904T5 (de) 2017-11-09
WO2016136457A1 (ja) 2016-09-01
CN107210238B (zh) 2020-03-17
US10559538B2 (en) 2020-02-11
US20170338190A1 (en) 2017-11-23
JP6234630B2 (ja) 2017-11-22

Similar Documents

Publication Publication Date Title
JP6234630B2 (ja) パワーモジュール
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6300633B2 (ja) パワーモジュール
JP4438489B2 (ja) 半導体装置
US9673118B2 (en) Power module and method of manufacturing power module
CN109314063B (zh) 电力用半导体装置
KR101173927B1 (ko) 반도체장치 모듈
CN108735692B (zh) 半导体装置
JP6522241B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
WO2014097798A1 (ja) 半導体装置
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
JP5895220B2 (ja) 半導体装置の製造方法
CN111276447A (zh) 双侧冷却功率模块及其制造方法
CN110610920A (zh) 半导体装置、引线框架以及半导体装置的制造方法
CN112331632B (zh) 半导体装置
JP2015023226A (ja) ワイドギャップ半導体装置
CN111433910B (zh) 半导体装置以及半导体装置的制造方法
JP2009147123A (ja) 半導体装置及びその製造方法
JP4861200B2 (ja) パワーモジュール
JP2011176087A (ja) 半導体モジュール、及び電力変換装置
WO2023136264A1 (ja) 樹脂封止型半導体装置
US20230096381A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2015167171A (ja) 半導体装置
JP2013058809A (ja) 半導体装置モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171024

R151 Written notification of patent or utility model registration

Ref document number: 6234630

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250