KR101443968B1 - 전력 모듈 패키지 및 그 제조방법 - Google Patents

전력 모듈 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101443968B1
KR101443968B1 KR1020120120392A KR20120120392A KR101443968B1 KR 101443968 B1 KR101443968 B1 KR 101443968B1 KR 1020120120392 A KR1020120120392 A KR 1020120120392A KR 20120120392 A KR20120120392 A KR 20120120392A KR 101443968 B1 KR101443968 B1 KR 101443968B1
Authority
KR
South Korea
Prior art keywords
adhesive layer
rti
semiconductor element
metal layer
lead frames
Prior art date
Application number
KR1020120120392A
Other languages
English (en)
Other versions
KR20140054651A (ko
Inventor
이영기
김광수
곽영훈
윤선우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120120392A priority Critical patent/KR101443968B1/ko
Priority to US14/065,039 priority patent/US20140117525A1/en
Publication of KR20140054651A publication Critical patent/KR20140054651A/ko
Application granted granted Critical
Publication of KR101443968B1 publication Critical patent/KR101443968B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명의 실시예는 전력 모듈 패키지는, 베이스 기판; 베이스 기판상에 형성된 회로패턴 및 접속패드를 포함하는 메탈층; 메탈층의 회로패턴 상에 실장된 다수의 전극을 포함하는 반도체 소자; 메탈층의 접속패드 상에 형성되되, 상기 반도체 소자의 다수의 전극에 각각 연결된 복수의 리드 프레임;을 포함할 수 있다.

Description

전력 모듈 패키지 및 그 제조방법{POWER MODULE PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 전력 모듈 패키지 및 그 제조방법에 관한 것이다.
지하 자원은 한정되어 있지만 매년 에너지 사용량은 증가하고 있다. 이에 전세계가 대체 에너지 개발에 많은 관심과 노력을 기울이고 있다. 이러한 노력은 적은 에너지로 높은 효율을 올릴 수 있는 기술 개발로도 이어지고 있다.
한편, 특허문헌 1을 비롯한 전력 모듈은 인버터, 컨버터, 모터 구동용 등으로 크게 구분할 수 있는 데, 그 사용처에 따라 다양한 형태를 적용할 수 있어, 사용량이 꾸준히 증가하고 있는 추세이다.
기존 산업용의 고용량 전력 모듈은 케이스(Case) 형태로 적용되고 있는데, 보다 경박단소화된다면 보다 저렴한 가격으로 제공될 수 있을 것이다.
하지만, 전력 모듈의 상술한 사항을 실현시키기 위해서는 생산성을 증대시켜야 하는 과제가 존재하게 된다.
US 7,208,819 B
본 발명의 일 측면은 반도체 소자와 기판 또는 리드 프레임과 반도체 소자 간의 전기적 또는 물리적 연결을 간소화하는 동시에 공정 신뢰성을 향상시키기 위한 전력 모듈 패키지 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 실시예에 따른 전력 모듈 패키지의 제조방법은, 베이스 기판을 준비하는 단계;
상기 베이스 기판상에 회로패턴 및 접속패드를 포함하는 메탈층을 형성하는 단계;
일측이 상기 메탈층의 접속패드 상에 연결되고 타측이 상기 메탈층의 회로패턴으로부터 기판의 두께 방향을 기준으로 상부측으로 이격되도록 복수의 리드 프레임을 형성하는 단계; 및
상기 메탈층의 회로패턴과 상기 리드 프레임의 타측 사이에 다수의 전극을 포함하는 반도체 소자를 실장하되, 기판의 길이 방향인 수평방향으로 상기 반도체 소자를 이동시켜 실장하는 단계;
를 포함하고, 상기 복수의 리드 프레임 각각은 상기 반도체 소자의 다수의 전극에 각각 연결될 수 있다.
또한, 본 발명의 실시예에 따른 전력 모듈 패키지의 제조방법은,
상기 복수의 리드 프레임을 형성하는 단계에서,
상기 복수의 리드 프레임은 각각 접촉되는 해당 전극의 위치에 따라 기판의 길이 방향을 기준으로 길이가 서로 다르게 형성될 수 있다.
또한, 본 발명의 실시예에 따른 전력 모듈 패키지의 제조방법은,
상기 복수의 리드 프레임을 형성하는 단계에서,
상기 복수의 리드 프레임은 상기 다수의 전극에 접촉되는 각각의 영역을 해당 전극 방향으로 꺽인 구조로 형성할 수 있다.
또한, 본 발명의 실시예에 따른 전력 모듈 패키지의 제조방법은,
상기 메탈층을 형성하는 단계에서,
상기 메탈층의 회로패턴에 반도체 소자 실장면으로부터 일정 깊이의 접착층용 홈을 형성하는 단계;를 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 전력 모듈 패키지의 제조방법은,
상기 접착층용 홈에 제1 전도성 접착층을 형성하는 단계;를 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 전력 모듈 패키지의 제조방법은 상기 제1 전도성 접착층이 상기 접착층용 홈의 크기와 동일하게 형성된 프리폼(Preform) 형태인 경우,
상기 제1 전도성 접착층을 형성하는 단계는,
상기 접착층용 홈에 상기 프리폼 형태의 상기 제1 전도성 접착층을 배치하는 단계일 수 있다.
또한, 본 발명의 실시예에 따른 전력 모듈 패키지의 제조방법은,
상기 반도체 소자를 이동시켜 실장하는 단계 이전에,
상기 반도체 소자의 다수의 전극 중 상기 복수의 리드 프레임의 접촉 영역에 각각 제2 전도성 접착층을 형성하는 단계;를 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 전력 모듈 패키지의 제조방법은,
상기 반도체 소자를 이동시켜 실장하는 단계 이후에,
리플로우 공정을 통해 상기 제1 전도성 접착층과 상기 반도체 소자를 결합하고, 상기 제2 전도성 접착층과 상기 다수의 전극을 결합하는 단계;를 더 포함할 수있다.
또한, 본 발명의 실시예에 따른 전력 모듈 패키지의 제조방법은,
상기 반도체 소자를 이동시켜 실장하는 단계 이후에,
상기 베이스 기판 및 상기 메탈층의 외주면과 측면을 감싸도록 형성된 하우징을 형성하는 단계;를 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 전력 모듈 패키지의 제조방법은,
상기 하우징을 형성하는 단계 이후에,
상기 하우징 내부에 형성되되 상기 복수의 리드 프레임의 상부면까지 감싸도록 형성된 몰딩부재를 형성하는 단계;를 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 전력 모듈 패키지의 제조방법은,
상기 반도체 소자를 이동시켜 실장하는 단계 이후에,
상기 베이스 기판, 상기 메탈층, 상기 반도체 소자 및 상기 리드프레임을 감싸도록 몰딩부재를 형성하는 단계;를 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 전력 모듈 패키지는,
베이스 기판;
상기 베이스 기판상에 형성된 회로패턴 및 접속패드를 포함하는 메탈층;
상기 메탈층의 회로패턴 상에 실장된 다수의 전극을 포함하는 반도체 소자; 및
상기 메탈층의 접속패드 상에 형성되되, 상기 반도체 소자의 다수의 전극에 각각 연결된 복수의 리드 프레임;
을 포함하고, 상기 복수의 리드 프레임은 각각 접촉되는 해당 전극의 위치에 따라 기판의 길이 방향을 기준으로 길이가 서로 다르게 형성될 수 있다.
또한, 본 발명의 실시예에 따른 전력 모듈 패키지의 복수의 리드 프레임은 각각 상기 다수의 전극에 접촉되는 영역이 해당 전극 방향으로 꺽인 구조로 형성될 수 있다.
또한, 본 발명의 실시예에 따른 전력 모듈 패키지의 메탈층의 회로패턴은 반도체 소자 실장면으로부터 일정 깊이의 접착층용 홈이 형성될 수 있다.
또한, 본 발명의 실시예에 따른 전력 모듈 패키지는, 접착층용 홈에 형성된 제1 전도성 접착층;을 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 전력 모듈 패키지의 제1 전도성 접착층은 솔더 재질로 이루어질 수 있다.
또한, 본 발명의 실시예에 따른 전력 모듈 패키지는,
복수의 리드 프레임과 상기 다수의 전극의 접촉 영역 각각에 형성된 제2 전도성 접착층;을 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 전력 모듈 패키지는,
상기 베이스 기판 및 상기 메탈층의 외주면과 측면을 감싸도록 형성된 하우징;을 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 전력 모듈 패키지는,
상기 하우징 내부에 형성되되 상기 복수의 리드 프레임의 상부면까지 감싸도록 형성된 몰딩부재;를 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 전력 모듈 패키지는,
상기 베이스 기판, 상기 메탈층, 상기 반도체 소자 및 상기 리드프레임을 감싸도록 형성된 몰딩부재;를 더 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시예에 의한 전력 모듈 패키지 및 그 제조방법은 메탈층이 형성된 베이스 기판에 반도체 소자와 접촉 가능한 구조의 리드 프레임을 먼저 형성한 후, 반도체 소자를 수평 방향으로 이동시켜 실장하기 때문에, 와이어 본딩(Wire Bonding) 공정 등을 생략할 수 있어 패키지 제조 공정을 간소화할 수 있다는 효과를 기대할 수 있다.
또한, 본 발명의 실시예는 패키지 내 반도체 소자의 전기적인 연결을 위한 와이어를 생략하고 리드 프레임과 반도체 소자를 직접 연결하기 때문에, 전기적인 연결에 있어 안정성을 추구할 수 있고, 이로 인해 제품의 신뢰성을 향상시킬 수 있다는 것이다.
이에 더하여, 본 발명의 실시예는 고체 상태의 프리폼 형태의 전도성 접착층을 반도체 소자와 기판 사이에 적용하기 때문에, 별도의 솔더 프린팅 공정을 생략하여, 제조 공정을 간소화할 수 있다는 것이다.
도 1 내지 도 3은 본 발명의 실시예에 의한 전력 모듈 패키지의 제조방법을 설명하기 위한 공정 단면도.
도 4는 본 발명의 실시예에 의한 전력 모듈 패키지의 상부측 평면도.
도 5는 본 발명의 실시예에 의한 하우징이 장착된 전력 모듈 패키지의 단면도.
도 6은 본 발명의 실시예에 의한 몰딩부재가 형성된 전력 모듈 패키지의 단면도.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
전력 모듈 패키지의 제조방법
도 1 내지 도 3은 본 발명의 실시예에 의한 전력 모듈 패키지의 제조방법을 설명하기 위한 공정 단면도이다.
이때, 본 발명의 실시예에 의한 전력 모듈 패키지의 상부측 평면도인 도 4, 본 발명의 실시예에 의한 하우징이 장착된 전력 모듈 패키지의 단면도인 도 5, 본 발명의 실시예에 의한 몰딩부재가 형성된 전력 모듈 패키지의 단면도인 도 6을 참조하여 설명하기로 한다.
먼저, 도 1에서 도시하는 바와 같이, 베이스 기판(110)을 준비할 수 있다.
상기 베이스 기판(110)은 인쇄회로기판 분야에서 코어 기판으로서 적용되는 통상의 절연층이거나 또는 절연층에 1층 이상의 내층 회로가 형성된 인쇄회로기판일 수 있다.
상기 절연층으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
도시하지 않았지만, 베이스 기판(110) 하부에는 금속 재질의 히트 싱크와 같은 별도의 구성이 추가로 형성될 수 있으며, 이에 한정되지 않는다.
다음, 도 1에서 도시하는 바와 같이, 베이스 기판(110)상에 회로패턴 및 접속패드를 포함하는 메탈층(120)을 형성할 수 있다.
이때, 메탈층(120)의 회로패턴은 반도체 소자(130)가 실장될 영역에 해당하는 메탈층, 메탈층(120)의 접속패드는 리드 프레임(140)이 결합될 영역에 해당하는 메탈층으로 구분하기로 한다.
메탈층(120)을 형성하는 단계에서, 도 1에서 도시하는 바와 같이, 메탈층(120)의 회로패턴에 반도체 소자 실장면으로부터 일정 깊이의 접착층용 홈(미도시)을 형성할 수 있다.
도 1과 같이, 접착층용 홈은 기판의 두께 방향을 기준으로 일정 깊이의 홈 형태로 형성될 수 있다.
다음, 도 1에서 도시하는 바와 같이, 접착층용 홈에 제1 전도성 접착층(121)을 형성할 수 있다.
이때, 제1 전도성 접착층(121)은 솔더 재질로 이루어질 수 있으며, 이에 한정되지 않는다.
한편, 제1 전도성 접착층(121)이 접착층용 홈의 크기와 동일하게 형성된 프리폼(Preform) 형태인 경우, 제1 전도성 접착층을 형성하는 단계는, 접착층용 홈에 프리폼 형태의 제1 전도성 접착층(121)을 배치하는 단계일 수 있다.
보다 상세히 설명하면, 제1 전도성 접착층(121)은 고체 상태의 프리폼(Preform) 형태일 수 있는 것이다. 이러한 경우, 접착층용 홈의 크기에 대응되게 미리 성형된 프리폼 형태의 제1 전도성 접착층(121)을 접착층용 홈에 배치시키는 과정을 통해 결합시킬 수 있는 것이다.
이때, 제1 전도성 접착층(121)은 이후 리플로우 공정을 통해 용융상태로 변화된 이후 다시 고체화되면서 접착층용 홈에 단단히 결합될 수 있는 것이다.
또한, 제1 전도성 접착층(121)은 전도성 접착 필름 형태일 수 있다.
다음, 도 1에서 도시하는 바와 같이, 일측이 메탈층(120)의 접속패드 상에 연결되고 타측이 메탈층(120)의 회로패턴으로부터 기판의 두께 방향을 기준으로 상부측으로 이격되도록 복수의 리드 프레임(140)을 형성할 수 있다.
복수의 리드 프레임(140)을 형성하는 단계에서, 복수의 리드 프레임(140)은 도 4에서 도시하는 바와 같이, 각각 접촉되는 해당 전극의 위치에 따라 기판의 길이 방향을 기준으로 길이가 서로 다르게 형성될 수 있으며, 이에 한정되지 않는다.
또한, 복수의 리드 프레임(140)을 형성하는 단계에서, 복수의 리드 프레임(140)은 도 3에서 도시하는 바와 같이, 다수의 전극(131)에 접촉되는 각각의 영역을 해당 전극 방향으로 꺽인 구조로 형성할 수 있다.
이때, 리드 프레임(140)은 꺽인 구조로 인해, 반도체 소자(130)와 직접적인 전기 연결이 이루어질 수 있으며, 이로 인해, 와이어 본딩과 같은 별도의 절차를 생략할 수 있어, 제조 공정을 간소화할 수 있다는 효과를 기대할 수 있는 것이다.
다음, 도 2 및 도 3에서 도시하는 바와 같이, 메탈층(120)의 회로패턴과 리드 프레임의 타측 사이에 다수의 전극(131)을 포함하는 반도체 소자(130)를 실장하되, 기판의 길이 방향인 수평방향으로 반도체 소자(130)를 이동시켜 실장할 수 있다.
이때, 복수의 리드 프레임(140) 각각은 반도체 소자(130)의 다수의 전극(131)에 각각 연결될 수 있다.
한편, 도 2에서 도시하는 바와 같이, 반도체 소자(130)를 이동시켜 실장하는 단계 이전에, 반도체 소자(130)의 다수의 전극(131) 중 복수의 리드 프레임(140)의 접촉 영역에 각각 제2 전도성 접착층(132)을 형성할 수 있다.
이때, 제2 전도성 접착층(132)은 솔더 재질로 이루어질 수 있으며, 이에 한정되지 않고, 리드 프레임과 전극을 결합시킬 수 있는 전도성 재질이면 모두 가능하다.
도 2에서 도시하는 바와 같이, 제2 전도성 접착층(132)은 별도의 층으로 형성하는 것도 가능하지만, 이에 한정되지 않고, 다수의 전극(131) 상에 도포되는 형태로 형성되는 것도 가능하다.
다음, 도시하지 않았지만, 반도체 소자(130)를 이동시켜 실장하는 단계 이후에, 리플로우 공정을 통해 제1 전도성 접착층(121)과 반도체 소자(130)를 결합하고, 제2 전도성 접착층(132)과 다수의 전극(131)을 결합할 수 있다.
즉, 본 발명의 실시예에 의한 전력 모듈 패키지(100)는 한 번의 리플로우 공정을 통해 반도체 소자(130)의 상하면을 각각 리드 프레임과 메탈층에 결합시킬 수 있고, 이로 인해 공정 간소화를 비롯하여 제품의 구성 간 결합 신뢰성도 향상시킬 수 있는 것이다.
다음, 도 5에서 도시하는 바와 같이, 반도체 소자(130)를 이동시켜 실장하는 단계 이후에, 베이스 기판(110) 및 메탈층(120)의 외주면과 측면을 감싸도록 형성된 하우징(150)을 형성할 수 있다.
다음, 도 5에서 도시하는 바와 같이, 하우징(150)을 형성하는 단계 이후에, 하우징(150) 내부에 형성되되 복수의 리드 프레임(140)의 상부면까지 감싸도록 형성된 몰딩부재(160)를 형성할 수 있다.
한편, 도 6에서 도시하는 바와 같이, 반도체 소자(130)를 이동시켜 실장하는 단계 이후에, 베이스 기판(110), 메탈층(120), 반도체 소자(130) 및 리드 프레임(140)을 감싸도록 몰딩부재(170)를 형성하는 것도 가능하다.
이는, 도 6에서 도시하는 바와 같이, 하우징(150)을 적용하지 않고 몰딩부재(170)만으로 전력 모듈 패키지(100)의 구성들을 감싸는 형태인 것이다.
본 발명의 실시예에 의한 전력 모듈 패키지의 외부 전기적 연결은 와이어 본딩(Wire Bonding)이 아닌 그림 3에서 도시하고 있는 바와 같이, 이미 구조적으로 외부와 연결된 형태를 갖는 리드 프레임을 물리적으로 반도체 소자의 전극과 콘택(Contact)할 수 있다.
또한, 본 발명의 실시예는 기존의 표면 실장형이 아닌 수평 이동 형태로 반도체 소자를 메탈층의 회로패턴 상에 실장할 수 있기 때문에, 전력 모듈 패키지를 제조하는 과정에 있어, 반도체 소자의 위치를 변경하는 것이 기존 보다 자유로워 제품의 디자인 설계 자유도를 향상시킬 수 있다는 효과도 기대할 수 있는 것이다.
전력 모듈 패키지
도 4는 본 발명의 실시예에 의한 전력 모듈 패키지의 상부측 평면도이고, 도 5는 본 발명의 실시예에 의한 하우징이 장착된 전력 모듈 패키지의 단면도이며, 도 6은 본 발명의 실시예에 의한 몰딩부재가 형성된 전력 모듈 패키지의 단면도이다.
이때, 본 발명의 실시예에 의한 전력 모듈 패키지의 제조방법을 설명하기 위한 공정 단면도인 도 1 내지 도 3을 참조하여 설명하기로 한다.
도 3에서 도시하는 바와 같이, 본 발명의 실시예에 의한 전력 모듈 패키지(100)는 베이스 기판(110), 베이스 기판(110)상에 형성된 회로패턴 및 접속패드를 포함하는 메탈층(120), 메탈층(120)의 회로패턴 상에 실장된 다수의 전극을 포함하는 반도체 소자(130), 메탈층(120)의 접속패드 상에 형성되되, 반도체 소자(130)의 다수의 전극(131)에 각각 연결된 복수의 리드 프레임(140)을 포함할 수 있다.
이때, 도 4와 같이, 복수의 리드 프레임(140)은 각각 접촉되는 해당 전극의 위치에 따라 기판의 길이 방향을 기준으로 길이가 서로 다르게 형성될 수 있으며, 이에 한정되지 않는다.
또한, 복수의 리드 프레임(140)은 각각 다수의 전극(131)에 접촉되는 영역이 해당 전극 방향으로 꺽인 구조로 형성될 수 있다.
도 3과 같이, 메탈층(120)의 회로패턴은 반도체 소자 실장면으로부터 일정 깊이의 접착층용 홈(미도시)이 형성될 수 있다.
전력 모듈 패키지(100)는 접착층용 홈에 형성된 제1 전도성 접착층(121)을 더 포함할 수 있다.
이때, 제1 전도성 접착층(121)은 솔더 재질로 이루어질 수 있다.
또한, 제1 전도성 접착층(121)은 고체 상태의 프리폼(Preform) 형태일 수 있다. 이러한 경우, 접착층용 홈의 크기에 대응되게 미리 성형된 프리폼 형태의 제1 전도성 접착층(121)을 접착층용 홈에 배치시키는 과정을 통해 결합시킬 수 있는 것이다.
이때, 제1 전도성 접착층(121)은 이후 리플로우 공정을 통해 용융상태로 변화된 이후 다시 고체화되면서 접착층용 홈에 단단히 결합될 수 있는 것이다.
또한, 제1 전도성 접착층(121)은 전도성 접착 필름 형태일 수 있다.
또한, 도 3과 같이, 전력 모듈 패키지(100)는 복수의 리드 프레임(140)과 다수의 전극의 접촉 영역 각각에 형성된 제2 전도성 접착층(132)을 더 포함할 수 있다.
한편, 도 5에서 도시하는 바와 같이, 전력 모듈 패키지(100)는 베이스 기판(110) 및 메탈층(120)의 외주면과 측면을 감싸도록 형성된 하우징(150)을 더 포함할 수 있다.
또한, 도 5에서 도시하는 바와 같이, 전력 모듈 패키지(100)는 하우징(150) 내부에 형성되되 복수의 리드 프레임(140)의 상부면까지 감싸도록 형성된 몰딩부재(160)를 더 포함할 수 있다.
다른 한편, 도 6에서 도시하는 바와 같이, 전력 모듈 패키지(100)는 베이스 기판(110), 메탈층(120), 반도체 소자(130) 및 리드 프레임(140)을 감싸도록 형성된 몰딩부재(170)를 더 포함할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 전력 모듈 패키지
110 : 베이스 기판
120 : 메탈층
121 : 제1 전도성 접착층
130 : 반도체 소자
131 : 전극
132 : 제2 전도성 접착층
140 : 리드 프레임
150 : 하우징
160, 170 : 몰딩부재

Claims (20)

  1. 베이스 기판을 준비하는 단계;
    상기 베이스 기판상에 회로패턴 및 접속패드를 포함하는 메탈층을 형성하는 단계;
    일측이 상기 메탈층의 접속패드 상에 연결되고 타측이 상기 메탈층의 회로패턴으로부터 기판의 두께 방향을 기준으로 상부측으로 이격되도록 복수의 리드 프레임을 형성하는 단계; 및
    상기 메탈층의 회로패턴과 상기 리드 프레임의 타측 사이에 다수의 전극을 포함하는 반도체 소자를 실장하되, 기판의 길이 방향인 수평방향으로 상기 반도체 소자를 이동시켜 실장하는 단계;
    를 포함하고, 상기 복수의 리드 프레임 각각은 상기 반도체 소자의 다수의 전극에 각각 연결되는 전력 모듈 패키지의 제조방법.
  2. 청구항 1에 있어서,
    상기 복수의 리드 프레임을 형성하는 단계에서,
    상기 복수의 리드 프레임은 각각 접촉되는 해당 전극의 위치에 따라 기판의 길이 방향을 기준으로 길이가 서로 다르게 형성되는 전력 모듈 패키지의 제조방법.
  3. 청구항 1에 있어서,
    상기 복수의 리드 프레임을 형성하는 단계에서,
    상기 복수의 리드 프레임은 상기 다수의 전극에 접촉되는 각각의 영역을 해당 전극 방향으로 꺽인 구조로 형성하는 전력 모듈 패키지의 제조방법.
  4. 청구항 1에 있어서,
    상기 메탈층을 형성하는 단계에서,
    상기 메탈층의 회로패턴에 반도체 소자 실장면으로부터 접착층용 홈을 형성하는 단계;
    를 더 포함하는 전력 모듈 패키지의 제조방법.
  5. 청구항 4에 있어서,
    상기 접착층용 홈에 제1 전도성 접착층을 형성하는 단계;
    를 더 포함하는 전력 모듈 패키지의 제조방법.
  6. 청구항 5에 있어서,
    상기 제1 전도성 접착층이 상기 접착층용 홈의 크기와 동일하게 형성된 프리폼(Preform) 형태인 경우,
    상기 제1 전도성 접착층을 형성하는 단계는,
    상기 접착층용 홈에 상기 프리폼 형태의 상기 제1 전도성 접착층을 배치하는 단계인 전력 모듈 패키지의 제조방법.
  7. 청구항 5에 있어서,
    상기 반도체 소자를 이동시켜 실장하는 단계 이전에,
    상기 반도체 소자의 다수의 전극 중 상기 복수의 리드 프레임의 접촉 영역에 각각 제2 전도성 접착층을 형성하는 단계;
    를 더 포함하는 전력 모듈 패키지의 제조방법.
  8. 청구항 7에 있어서,
    상기 반도체 소자를 이동시켜 실장하는 단계 이후에,
    리플로우 공정을 통해 상기 제1 전도성 접착층과 상기 반도체 소자를 결합하고, 상기 제2 전도성 접착층과 상기 다수의 전극을 결합하는 단계;
    를 더 포함하는 전력 모듈 패키지의 제조방법.
  9. 청구항 1에 있어서,
    상기 반도체 소자를 이동시켜 실장하는 단계 이후에,
    상기 베이스 기판 및 상기 메탈층의 외주면과 측면을 감싸도록 형성된 하우징을 형성하는 단계;
    를 더 포함하는 전력 모듈 패키지의 제조방법.
  10. 청구항 9에 있어서,
    상기 하우징을 형성하는 단계 이후에,
    상기 하우징 내부에 형성되되 상기 복수의 리드 프레임의 상부면까지 감싸도록 형성된 몰딩부재를 형성하는 단계;
    를 더 포함하는 전력 모듈 패키지의 제조방법.
  11. 청구항 1에 있어서,
    상기 반도체 소자를 이동시켜 실장하는 단계 이후에,
    상기 베이스 기판, 상기 메탈층, 상기 반도체 소자 및 상기 리드프레임을 감싸도록 몰딩부재를 형성하는 단계;
    를 더 포함하는 전력 모듈 패키지의 제조방법.
  12. 베이스 기판;
    상기 베이스 기판상에 형성된 회로패턴 및 접속패드를 포함하는 메탈층;
    상기 메탈층의 회로패턴 상에 실장된 다수의 전극을 포함하는 반도체 소자;
    상기 메탈층의 접속패드 상에 형성되되, 상기 반도체 소자의 다수의 전극에 각각 연결된 복수의 리드 프레임;
    을 포함하고, 상기 복수의 리드 프레임은 각각 접촉되는 해당 전극의 위치에 따라 기판의 길이 방향을 기준으로 길이가 서로 다르게 형성된 전력 모듈 패키지.
  13. 청구항 12에 있어서,
    상기 복수의 리드 프레임은 각각 상기 다수의 전극에 접촉되는 영역이 해당 전극 방향으로 꺽인 구조로 형성된 전력 모듈 패키지.
  14. 청구항 12에 있어서,
    상기 메탈층의 회로패턴은 반도체 소자 실장면으로부터 접착층용 홈이 형성된 전력 모듈 패키지.
  15. 청구항 14에 있어서,
    상기 접착층용 홈에 형성된 제1 전도성 접착층;
    을 더 포함하는 전력 모듈 패키지.
  16. 청구항 15에 있어서,
    상기 제1 전도성 접착층은 솔더 재질로 이루어진 전력 모듈 패키지.
  17. 청구항 12에 있어서,
    상기 복수의 리드 프레임과 상기 다수의 전극의 접촉 영역 각각에 형성된 제2 전도성 접착층;
    을 더 포함하는 전력 모듈 패키지.
  18. 청구항 12에 있어서,
    상기 베이스 기판 및 상기 메탈층의 외주면과 측면을 감싸도록 형성된 하우징;
    을 더 포함하는 전력 모듈 패키지.
  19. 청구항 18에 있어서,
    상기 하우징 내부에 형성되되 상기 복수의 리드 프레임의 상부면까지 감싸도록 형성된 몰딩부재;
    를 더 포함하는 전력 모듈 패키지.
  20. 청구항 12에 있어서,
    상기 베이스 기판, 상기 메탈층, 상기 반도체 소자 및 상기 리드프레임을 감싸도록 형성된 몰딩부재;
    를 더 포함하는 전력 모듈 패키지.







KR1020120120392A 2012-10-29 2012-10-29 전력 모듈 패키지 및 그 제조방법 KR101443968B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120120392A KR101443968B1 (ko) 2012-10-29 2012-10-29 전력 모듈 패키지 및 그 제조방법
US14/065,039 US20140117525A1 (en) 2012-10-29 2013-10-28 Power module package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120120392A KR101443968B1 (ko) 2012-10-29 2012-10-29 전력 모듈 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140054651A KR20140054651A (ko) 2014-05-09
KR101443968B1 true KR101443968B1 (ko) 2014-09-23

Family

ID=50546277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120120392A KR101443968B1 (ko) 2012-10-29 2012-10-29 전력 모듈 패키지 및 그 제조방법

Country Status (2)

Country Link
US (1) US20140117525A1 (ko)
KR (1) KR101443968B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096297A (ja) * 2014-11-17 2016-05-26 イビデン株式会社 金属塊内蔵配線板及びその製造方法
WO2016136457A1 (ja) * 2015-02-25 2016-09-01 三菱電機株式会社 パワーモジュール
KR101626534B1 (ko) * 2015-06-24 2016-06-01 페어차일드코리아반도체 주식회사 반도체 패키지 및 그 제조 방법
KR101734712B1 (ko) * 2015-12-09 2017-05-11 현대자동차주식회사 파워모듈
KR101703724B1 (ko) * 2015-12-09 2017-02-07 현대오트론 주식회사 파워 모듈 패키지
DE102018133434B4 (de) * 2018-12-21 2021-03-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats
CN111900108B (zh) * 2020-07-23 2024-04-30 歌尔科技有限公司 封装结构调整装置、调整方法和控制装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202885A (ja) * 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
KR100792146B1 (ko) * 2006-11-13 2008-01-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP2010245212A (ja) * 2009-04-03 2010-10-28 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202885A (ja) * 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
KR100792146B1 (ko) * 2006-11-13 2008-01-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP2010245212A (ja) * 2009-04-03 2010-10-28 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20140054651A (ko) 2014-05-09
US20140117525A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
KR101443968B1 (ko) 전력 모듈 패키지 및 그 제조방법
US20140029201A1 (en) Power package module and manufacturing method thereof
KR102143890B1 (ko) 파워 모듈 패키지 및 이의 제조 방법
KR101341273B1 (ko) 반도체 패키지 및 당해 반도체 패키지의 실장구조
US20150062854A1 (en) Electronic component module and method of manufacturing the same
KR20120032899A (ko) Ｌｅｄ 패키지 및 그 제조방법
US20100230792A1 (en) Premolded Substrates with Apertures for Semiconductor Die Packages with Stacked Dice, Said Packages, and Methods of Making the Same
US9585260B2 (en) Electronic component module and manufacturing method thereof
EP2733727B1 (en) Packaging method of quad flat non-leaded package
CN103021982A (zh) 集成电路及制造方法
JP2016532283A (ja) オプトエレクトロニクス部品およびその製造方法
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
US9704794B2 (en) Electronic device with die being sunk in substrate
CN103426869B (zh) 层叠封装件及其制造方法
TWI559464B (zh) 封裝模組及其基板結構
KR20090068399A (ko) 복수의 패키지를 모듈화한 리드프레임을 이용한발광다이오드 모듈
KR102117469B1 (ko) 전자 소자 모듈 및 그 제조 방법
US8553742B1 (en) Laser chip package structure
US8888352B2 (en) Backlight structure and method for manufacturing the same
CN202940236U (zh) 封装基板构造
JP2012209320A (ja) 半導体装置および半導体装置の製造方法
US20150296618A1 (en) Substrate structure and manufacturing method thereof
KR101474613B1 (ko) 리드 프레임 및 이를 이용한 전력 모듈 패키지
US20170112001A1 (en) Stack structure and the manufacturing method of the same
KR101364020B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 6