KR101703724B1 - 파워 모듈 패키지 - Google Patents

파워 모듈 패키지 Download PDF

Info

Publication number
KR101703724B1
KR101703724B1 KR1020150174757A KR20150174757A KR101703724B1 KR 101703724 B1 KR101703724 B1 KR 101703724B1 KR 1020150174757 A KR1020150174757 A KR 1020150174757A KR 20150174757 A KR20150174757 A KR 20150174757A KR 101703724 B1 KR101703724 B1 KR 101703724B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
metal substrate
metal layer
power module
module package
Prior art date
Application number
KR1020150174757A
Other languages
English (en)
Inventor
고문기
정무수
Original Assignee
현대오트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대오트론 주식회사 filed Critical 현대오트론 주식회사
Priority to KR1020150174757A priority Critical patent/KR101703724B1/ko
Application granted granted Critical
Publication of KR101703724B1 publication Critical patent/KR101703724B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

파워 모듈 패키지가 제공된다. 상기 파워 모듈 패키지는, 상면에 음각 패턴의 고정홈이 형성된 금속 기판, 상기 고정홈 내에 배치된 반도체 칩, 상기 금속 기판의 상기 상면 상에, 상기 고정홈에 인접하여 배치되고, 상기 반도체 칩과 전기적으로 연결된 리드 프레임, 및 상기 반도체 칩을 전체적으로 둘러싸도록 형성된 수지몰딩부를 포함한다.

Description

파워 모듈 패키지{Power module package}
본 발명은 파워 모듈 패키지에 관한 것이다. 보다 자세하게는, 차량의 모터 구동용 파워 모듈 패키지로서 금속 기판 내에 고정홈을 형성하여, 고정홈 상에 반도체 칩의 결합을 용이하게 할 수 있는 구조를 갖는 파워 모듈 패키지에 관한 것이다. 또한, 금속 기판과 반도체 칩을 연결하는 솔더 구조를 간소화하여 제품의 신뢰성을 향상시킬 수 있는 파워 모듈 패키지에 관한 것이다.
하이브리드 자동차, 전기 자동차, 연료전지 자동차와 같은 환경차에 모터 구동용 파워 모듈이 이용된다. 환경차의 경우, 모터 구동 수단으로서 영구자석 모터가 사용되며, PWM(pulse width modulation) 신호를 통해 3상 교류 전압으로 모터를 구동하게 된다.
일반적으로 파워 모듈은 하나 혹은 다수의 반도체 칩을 리드 프레임 내의 칩 실장 영역인 다이 어태치 패들(die attach paddle) 상에 탑재한 후, 밀봉재 예컨대 EMC(Epoxy Molding Compound)로, 밀봉하여 내부를 보호하는 구조를 가질 수 있다.
이러한 EMC는 절연성을 제공하는 절연 재료로 사용되는 동시에 열 배출을 위한 열 전달 경로로 이용될 수 있다.
한국 공개 특허 제2013-0000372호 (2013.01.02. 공개)
본 발명이 해결하고자 하는 기술적 과제는, 차량의 파워 모듈 패키지를 제조하는 과정에서 하부 기판에 반도체 칩의 실장을 용이하게 할 수 있는 고정홈 구조를 포함하는 파워 모듈 패키지를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 차량의 파워 모듈 패키지에서 솔더링 공정 회수를 감소시킬 수 있는 구조를 포함하는 파워 모듈 패키지를 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해 될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 태양(Aspect)에 따른 파워 모듈 패키지는, 상면에 음각 패턴의 고정홈이 형성된 금속 기판, 상기 고정홈 내에 배치된 반도체 칩, 상기 금속 기판의 상기 상면 상에, 상기 고정홈에 인접하여 배치되고, 상기 반도체 칩과 전기적으로 연결된 리드 프레임, 및 상기 반도체 칩을 전체적으로 둘러싸도록 형성된 수지몰딩부를 포함한다.
본 발명의 몇몇 실시예에서, 상기 고정홈이 형성된 면적은 상기 반도체 칩의 하면의 면적보다 넓을 수 있다.
본 발명의 몇몇 실시예에서, 상기 고정홈의 측벽은 경사지도록 형성될 수 있다.
본 발명의 몇몇 실시예에서, 상기 반도체 칩은 상기 금속 기판의 상기 고정홈 내에 솔더링(soldering)으로 연결될 수 있다.
본 발명의 몇몇 실시예에서, 상기 고정홈 내에 형성된 솔더를 더 포함하고, 상기 반도체 칩은 상기 솔더 상에 고정될 수 있다.
본 발명의 몇몇 실시예에서, 상기 수지몰딩부는 상기 금속 기판의 상기 상면을 덮도록 형성되며, 상기 금속 기판의 하면은 외부로 노출시킬 수 있다.
본 발명의 몇몇 실시예에서, 상기 금속 기판은 세라믹 플레이트의 표면에 구리 플레이트(Cu Plate)를 형성한 DBC(Direct Bonded Copper) 기판일 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 태양(Aspect)에 따른 파워 모듈 패키지는, 제1 면에 음각 패턴의 고정홈이 형성된 제1 금속 기판, 상기 제1 면 상에, 상기 고정홈 내에 배치된 반도체 칩, 상기 제1 금속 기판의 상기 제1 면 상에 배치되고, 상기 반도체 칩과 전기적으로 연결된 리드 프레임, 제2 면에 양각 패턴의 돌출부가 형성되고, 상기 돌출부가 상기 반도체 칩 상에 연결된 제2 금속 기판, 및 상기 제1 금속 기판과 상기 제2 금속 기판 사이에 형성되고, 상기 반도체 칩을 전체적으로 둘러싸도록 형성된 수지몰딩부를 포함한다.
본 발명의 몇몇 실시예에서, 상기 제1 금속 기판과 상기 반도체 칩 사이는 솔더링으로 연결될 수 있다.
본 발명의 몇몇 실시예에서, 상기 고정홈 내에 배치된 제1 솔더를 더 포함하고, 상기 반도체 칩은 상기 제1 솔더 상에 고정될 수 있다.
본 발명의 몇몇 실시예에서, 상기 반도체 칩의 상면 상에 배치된 제2 솔더를 더 포함하고, 상기 돌출부는 상기 제2 솔더 상에 고정될 수 있다.
본 발명의 몇몇 실시예에서, 상기 돌출부의 상면의 면적은 상기 반도체 칩의 상면의 면적보다 좁을 수 있다.
본 발명의 몇몇 실시예에서, 상기 고정홈의 측벽은 경사지도록 형성될 수 있다.
본 발명의 몇몇 실시예에서, 상기 수지몰딩부는 상기 제1 금속 기판의 상기 제1 면을 덮도록 형성되며, 상기 제1 금속 기판의 상기 제1 면과 마주보는 제3 면을 외부로 노출시킬 수 있다.
본 발명의 몇몇 실시예에서, 상기 수지몰딩부는 상기 제2 금속 기판의 상기 제2 면을 덮도록 형성되며, 상기 제2 금속 기판의 상기 제2 면과 마주보는 제4 면을 외부로 노출시킬 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 금속 기판의 상기 제3 면 상에 결합되는 제1 냉각 수로와, 상기 제2 금속 기판의 상기 제4 면 상에 결합되는 제2 냉각 수로를 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 금속 기판과 상기 제2 금속 기판은, 세라믹 플레이트의 표면에 구리 플레이트를 형성한 DBC 기판일 수 있다.
상술한 바와 같은 본 발명에 따르면, 차량용 파워 모듈 패키지에 있어서, 파워 모듈의 하부 기판 상에 고정홈을 형성하여 반도체 칩을 실장하는 공정을 용이하게 수행할 수 있으며, 반도체 칩을 고정하는 솔더링 공정 시에 최소의 지그를 이용하거나 지그의 사용 없이 솔더링이 가능할 수 있다.
또한, 반도체 칩 및 솔더의 장착을 용이하게 하기 위해서 고정홈의 측벽을 경사면으로 형성하여 공정 수행 효율을 증대시킬 수 있다.
본 발명에 따르면, 파워 모듈 패키지 조립 공정이 간소화되며, 부품들의 위치를 정확하게 고정시킬 수 있어 제조 공정 비용 감소 및 제품 성능 안정화를 달성할 수 있다.
또한, 양면 냉각 구조 파워 모듈 패키지에 있어서, 상부 기판에 돌출부를 형성하여 솔더링 공정 회수를 기존의 공정보다 감소시킬 수 있으며, 스페이서 사용을 생략할 수 있다. 솔더링 공정 회수의 감소는 파워 모듈 패키지 제품이 고열 환경에 노출되는 회수를 감소시켜 제품의 열저항 특성을 개선할 수 있다. 이에 따라, 파워 모듈 패키지 제품의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 파워 모듈 패키지의 하부 기판의 단면도이다.
도 2는 도 1의 A 부분을 확대 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 파워 모듈 패키지의 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 파워 모듈 패키지의 상부 기판의 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 파워 모듈 패키지의 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 파워 모듈 패키지의 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 파워 모듈 패키지의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
하나의 구성요소가 다른 구성요소와 "연결된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 구성요소와 직접 연결 또는 커플링된 경우 또는 중간에 다른 구성요소를 개재한 경우를 모두 포함한다. 반면, 하나의 구성요소가 다른 구성요소와 "직접 연결된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 구성요소를 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
구성요소가 다른 구성요소의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 구성요소의 바로 위뿐만 아니라 중간에 다른 구성요소를 개재한 경우를 모두 포함한다. 반면, 구성요소가 다른 구성요소의 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 구성요소를 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성요소들과 다른 구성요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 구성요소는 다른 구성요소의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 구성요소는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
비록, 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어들은 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "이루어지다(made of)"는 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 파워 모듈 패키지의 하부 기판의 단면도이다. 도 2는 도 1의 A 부분을 확대 도시한 도면이다. 도 3은 본 발명의 일 실시예에 따른 파워 모듈 패키지의 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 파워 모듈 패키지는, 제1 금속층(101), 제1 절연 기판(100), 제2 금속층(102), 리드 프레임(160), 리드(161), 반도체 칩(200), 수지몰딩부(300) 등을 포함한다.
제1 금속층(101)은 예를 들어, DBC(Direct Bonded Copper)기판의 일부일 수 있다. DBC 기판은 세라믹 플레이트의 상면과 하면 상에 구리 플레이트(Cu Plate)를 형성한 기판이다. 예를 들어, 제1 절연 기판(100)은 세라믹 플레이트일 수 있고, 제1 절연 기판(100)의 상면 상에 제1 금속층(101)을 형성하고, 제1 절연 기판(100)의 하면 상에 제2 금속층(102)을 형성하여 DBC 기판을 완성할 수 있다. 제1 및 제2 금속층(101, 102)은 구리 플레이트를 포함할 수 있으며, 제1 절연 기판(100)의 하면 상에 부착된 제2 금속층(102)은 외부로 노출될 수 있다.
본 발명에 따른 파워 모듈 패키지에서, 제1 금속층(101)은 음각 패턴의 고정홈(101a)을 포함한다. 제1 금속층(101)의 상면에 형성된 고정홈(101a)은 후속 공정에서 반도체 칩(200)이 배치되는 위치이다. 따라서, 고정홈(101a)이 형성된 면적은 반도체 칩(200)의 하면의 면적보다 넓다. 고정홈(101a)을 미리 형성한 후 반도체 칩(200)을 실장하면, 솔더링 공정에서 최소한의 지그를 사용하거나, 지그 사용 없이 솔더링 공정을 수행할 수 있다.
예를 들어, 고정홈(101a)의 측벽은 경사지도록 형성될 수 있다. 고정홈(101a)의 측벽의 경사각(θ)은 135°일 수 있다. 고정홈(101a)의 측벽을 경사지도록 형성함으로써, 반도체 칩(200)의 실장을 용이하게 수행할 수 있다.
본 발명에 따르면, 파워 모듈 패키지의 조립 공정이 간소화되며, 파워 모듈 패키지 내에 사용되는 부품들의 위치를 고정시킬 수 있어서 제품 성능이 개선되고, 제품의 신뢰성이 확보될 수 있다. 또한, 제조 공정 비용이 절감되고, 공정 시간도 감소될 수 있다.
제2 금속층(102)의 두께는 0.6mm 이상 1mm 이하일 수 있다. 제2 금속층(102)의 두께를 0.6mm 이상으로 형성함으로써 제2 금속층(102)의 하부에 방열판을 부착할 필요 없이 제2 금속층(102)의 하부에 직접 냉각 수로를 부착할 수 있다.
반도체 칩(200)은 제1 금속층(101) 상의 고정홈(101a) 내에 실장되며, 반도체 칩(200)은 전체적으로 수지몰딩부(300)에 의해 덮일 수 있다. 도시된 것과 달리, 반도체 칩(200)은 제1 금속층(101) 상에 복수 개가 실장될 수 있다.
반도체 칩(200)은 제1 금속층(101) 상의 고정홈(101a) 내에 솔더링(soldering)으로 연결될 수 있다. 즉, 고정홈(101a)의 상면 상에 솔더(150)가 형성되고, 솔더(150) 상에 반도체 칩(200)이 실장되어 반도체 칩(200)과 제1 금속층(101)이 전기적으로 연결될 수 있다.
리드 프레임(160)은 제1 금속층(101)의 상면 상에 배치되고, 반도체 칩(200)과 리드 프레임(160)은 리드(161)를 통해 전기적으로 연결될 수 있다. 리드 프레임(160)에 전기적으로 연결된 리드(161)를 통해 반도체 칩(200)으로 전력 및 신호가 송수신될 수 있다.
수지몰딩부(300)는 반도체 칩(200)을 전체적으로 둘러싸도록 제1 금속층(101) 상에 형성되며, 제2 금속층(102)의 상면(즉, 냉각 수로에 접촉되는 면)은 외부로 노출시키도록 제2 금속층(102)의 측면에 접촉하여 형성될 수 있다.
수지몰딩부(300)는 절연성 물질을 포함할 수 있다. 수지몰딩부(300)는 예를 들어, EMC(Epoxy Molding Compound), 실리콘 수지, 폴리이미드 또는 그의 등가물 중 선택된 어느 하나를 이용한 몰딩 공정에 의해 형성될 수 있다.
이하에서는, 다른 실시예들에 따른 파워 모듈 패키지에 대해 설명한다.
도 4는 본 발명의 다른 실시예에 따른 파워 모듈 패키지의 상부 기판의 단면도이다. 도 5는 본 발명의 다른 실시예에 따른 파워 모듈 패키지의 단면도이다. 설명의 편의상, 위에서 설명한 파워 모듈 패키지와 실질적으로 동일한 부분의 설명은 생략하기로 한다.
도 4 및 도 5를 참조하면, 본 발명의 다른 실시예에 따른 파워 모듈 패키지는, 제1 금속층(101), 제1 절연 기판(100), 제2 금속층(102), 제3 금속층(111), 제2 절연 기판(110), 제4 금속층(112), 리드 프레임(160), 리드(161), 반도체 칩(200), 수지몰딩부(300) 등을 포함한다.
제1 금속층(101), 제2 금속층(102), 제3 금속층(111), 제4 금속층(112)은 예를 들어, DBC 기판의 일부일 수 있다. 즉, 제1 절연 기판(100)(예를 들어, 세라믹 플레이트)의 상면에 형성된 구리 플레이트가 제1 및 제2 금속 층(101, 102)이고, 제2 절연 기판(110)(예를 들어, 세라믹 플레이트)의 상면에 형성된 구리 플레이트가 제3 및 제4 금속층(111, 112)일 수 있다.
제1 절연 기판(100)의 상면 상에 부착된 제2 금속층(102)은 외부로 노출되고, 제2 절연 기판(110)의 상면 상에 부착된 제4 금속층(112)은 외부로 노출될 수 있다.
제1 금속층(101)은 음각 패턴의 고정홈(101a)을 포함한다. 제1 금속층(101)의 상면에 형성된 고정홈(101a)은 후속 공정에서 반도체 칩(200)이 배치되는 위치이다. 예를 들어, 고정홈(101a)의 측벽은 경사지도록 형성될 수 있다. 고정홈(101a)의 측벽을 경사지도록 형성함으로써, 반도체 칩(200)의 실장을 용이하게 수행할 수 있다.
제2 금속층(102)의 두께는 0.6mm 이상 1mm 이하일 수 있다. 제2 금속층(102)의 두께를 0.6mm 이상으로 형성함으로써 제2 금속층(102)의 하부에 방열판을 부착할 필요 없이 제2 금속층(102)의 하부에 직접 냉각 수로를 부착할 수 있다.
제3 금속층(111)의 상면에는 돌출부(111a)가 형성된다. 돌출부(111a)는 반도체 칩(200)이 실장되는 위치에 대응하도록 형성된다. 돌출부(111a)는 제3 금속층(111)의 일부일 수 있고, 별도의 공정으로 부착된 구조물일 수도 있다. 돌출부(111a)를 이용하여 반도체 칩(200)과 제3 금속층(111) 사이에 스페이서 구조물을 형성하는 공정을 생략할 수 있으며, 스페이서 구조물 부착을 위한 솔더링 공정을 줄일 수 있다. 솔더링 공정 회수를 줄여, 솔더층을 감소시킬 수 있으며 솔더층 감소에 따라 파워 모듈 패키지 제품의 열저항 특성을 개선할 수 있다. 또한, 열저항 특성이 개선된 파워 모듈 패키지는 제품 신뢰성이 향상되고 제품 단가를 낮출 수 있다.
제4 금속층(112)의 두께는 0.6mm 이상 1mm 이하일 수 있다. 제4 금속층(112)의 두께를 0.6mm 이상으로 형성함으로써 제4 금속층(112)의 하부에 방열판을 부착할 필요 없이 제4 금속층(112)의 하부에 직접 냉각 수로를 부착할 수 있다.
도 5에 도시된 파워 모듈 패키지는 양면 냉각 구조의 파워 모듈 패키지이다. 열 방출을 위한 냉각 부분을 양면으로 형성한 양면 냉각 구조 파워 모듈 패키지에서 열 방출 효율을 향상시킬 수 있다.
반도체 칩(200)은 제1 금속층(101) 상의 고정홈(101a) 내에 실장되며, 반도체 칩(200)은 전체적으로 수지몰딩부(300)에 의해 덮일 수 있다.
반도체 칩(200)은 제1 금속층(101) 상의 고정홈(101a) 내에 솔더링(soldering)으로 연결될 수 있다. 즉, 고정홈(101a)의 상면 상에 제1 솔더(150)가 형성되고, 제1 솔더(150) 상에 반도체 칩(200)이 실장되어 반도체 칩(200)과 제1 금속층(101)이 전기적으로 연결될 수 있다.
반도체 칩(200) 상에는 제2 솔더(151)가 형성되고, 제2 솔더(151) 상에는 돌출부(111a)가 고정될 수 있다. 돌출부(111a)는 제3 금속층(111)의 일부이거나, 제3 금속층(111)과 전기적으로 연결될 수 있다. 제3 금속층(111)은 제2 절연 기판(110)의 상면에 형성되며, 제2 절연 기판(110)의 하면에는 제4 금속층(112)이 형성될 수 있다.
즉, 제3 금속층(111)과 제4 금속층(112)은 구리 플레이트이며, DBC 기판의 일부일 수 있다.
리드 프레임(160)은 제1 금속층(101)의 상면 상에 배치되고, 반도체 칩(200)과 리드 프레임(160)은 리드(161)를 통해 전기적으로 연결될 수 있다. 리드 프레임(160)에 전기적으로 연결된 리드(161)를 통해 반도체 칩(200)으로 전력 및 신호가 송수신될 수 있다.
수지몰딩부(300)는 제2 금속층(102)과 제4 금속층(112) 사이를 전체적으로 채우도록 제1 금속층(101)과 제3 금속층(111) 상에 형성되며, 제2 금속층(102)의 하면과 제4 금속층(112)의 하면은 외부로 노출시키도록 형성될 수 있다.
수지몰딩부(300)는 절연성 물질을 포함할 수 있다. 수지몰딩부(300)는 예를 들어, EMC(Epoxy Molding Compound), 실리콘 수지, 폴리이미드 또는 그의 등가물 중 선택된 어느 하나를 이용한 몰딩 공정에 의해 형성될 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 파워 모듈 패키지의 단면도이다. 설명의 편의상, 위에서 설명한 파워 모듈 패키지와 실질적으로 동일한 부분의 설명은 생략하기로 한다.
도 6을 참조하면, 본 발명의 또 다른 실시예에 따른 파워 모듈 패키지는 제1 금속층(101), 제1 절연 기판(100), 제2 금속층(102), 리드 프레임(160), 리드(161), 반도체 칩(200), 수지몰딩부(300), 냉각 수로(410) 등을 포함한다.
제1 및 제2 금속층(101, 102)은 구리 플레이트를 포함할 수 있으며, 제1 절연 기판(100)의 하면 상에 부착된 제2 금속층(102)은 외부로 노출될 수 있다.
제2 금속층(102)의 하부에 직접 냉각 수로(410)를 부착함으로써, 냉각을 위한 별도의 방열판을 포함하지 않게되어, 제품의 가격을 절감할 수 있다. 또한, 공정을 상대적으로 간소화할 수 있다.
일반적으로, 차량의 구동을 담당하는 구동 모터는 1200V/200A 수준의 고전압 고전류 환경에서 동작하므로 고온의 열이 발생하게 된다. 따라서, 고온의 열을 냉각시키기 위해 냉각 수로가 필요하다. 본 발명에 따른 파워 모듈 패키지에서는 제2 금속층(102)의 하부에 직접 냉각 수로(410)를 부착함으로써 고온의 열을 냉각시킬 수 있다.
반도체 칩(200)은 제1 금속층(101) 상에 실장되며, 반도체 칩(200)은 전체적으로 수지몰딩부(300)에 의해 덮일 수 있다.
반도체 칩(200)은 제1 금속층(101)의 상면 상의 고정홈(101a) 내에 솔더링(soldering)으로 연결될 수 있다. 즉, 고정홈(101a)의 상면 상에 솔더(150)가 형성되고, 솔더(150) 상에 반도체 칩(200)이 실장되어 반도체 칩(200)과 제1 금속층(101)이 전기적으로 연결될 수 있다.
리드 프레임(160)은 제1 금속층(101)의 상면 상에 배치되고, 반도체 칩(200)과 리드 프레임(160)은 리드(161)를 통해 전기적으로 연결될 수 있다. 리드 프레임(160)에 전기적으로 연결된 리드(161)를 통해 반도체 칩(200)으로 전력 및 신호가 송수신될 수 있다.
수지몰딩부(300)는 반도체 칩(200)을 전체적으로 둘러싸도록 제1 금속층(101) 상에 형성되며, 제2 금속층(102)의 하면을 외부로 노출시키도록 제2 금속층(102)의 측면에 접촉하여 형성될 수 있다.
수지몰딩부(300)는 절연성 물질을 포함할 수 있다. 수지몰딩부(300)는 예를 들어, EMC(Epoxy Molding Compound), 실리콘 수지, 폴리이미드 또는 그의 등가물 중 선택된 어느 하나를 이용한 몰딩 공정에 의해 형성될 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 파워 모듈 패키지의 단면도이다. 설명의 편의상, 위에서 설명한 파워 모듈 패키지와 실질적으로 동일한 부분의 설명은 생략하기로 한다.
도 7을 참조하면, 본 발명의 또 다른 실시예에 따른 파워 모듈 패키지는 제1 금속층(101), 제1 절연 기판(100), 제2 금속층(102), 제3 금속층(111), 제2 절연 기판(110), 제4 금속층(112), 리드 프레임(160), 리드(161), 반도체 칩(200), 수지몰딩부(300), 제1 냉각 수로(410), 제2 냉각 수로(411) 등을 포함한다.
제1 금속층(101), 제1 절연 기판(100), 제2 금속층(102), 제3 금속층(111), 제2 절연 기판(110), 제4 금속층(112), 리드 프레임(160), 리드(161), 반도체 칩(200), 수지몰딩부(300)에 대해서는 위에서 설명한 것과 실질적으로 동일하다.
제1 냉각 수로(410)는 제2 금속층(102)의 하면 상에 직접 부착되고, 제2 냉각 수로(411)는 제4 금속층(112)의 하면 상에 직접 부착된다. 따라서, 양면 냉각 구조 파워 모듈 패키지를 형성할 수 있다.
제2 금속층(102)의 두께와 제4 금속층(112)의 두께는 각각 0.6mm 이상으로 제작하여, 방열판의 부착 없이 각각 제1 냉각 수로(410)와 제2 냉각 수로(411)에 직접 부착될 수 있다.
양면 냉각 구조 파워 모듈 패키지를 이용하면, 상대적으로 안정적인 냉각 동작이 가능하다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야만 한다.

Claims (17)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1 면에 음각 패턴의 고정홈이 형성된 제1 금속 기판;
    상기 제1 면 상에, 상기 고정홈 내에 배치된 반도체 칩;
    상기 제1 금속 기판의 상기 제1 면 상에 배치되고, 상기 반도체 칩과 전기적으로 연결된 리드 프레임;
    상기 반도체 칩이 실장되는 위치에 대응하도록, 상기 반도체 칩을 사이에 두고 상기 제1 면과 마주보는 제2 면에 양각 패턴의 돌출부가 형성되고, 상기 돌출부가 상기 반도체 칩 상에 연결된 제2 금속 기판;
    상기 제1 금속 기판과 상기 제2 금속 기판 사이에 형성되고, 상기 반도체 칩을 전체적으로 둘러싸도록 형성 되고, 상기 제1 면과 마주보는 상기 제1 금속 기판의 제 3면 및 상기 상기 제2 면과 마주보는 상기 제2 금속 기판의 제 4면이 외부로 노출되도록 형성되는 수지몰딩부; 및
    상기 제3 면 및 상기 제4 면에 직접 부착되는 냉각 수로를 포함하되,
    상기 제1 금속 기판 및 상기 제2 금속 기판의 내부에 절연 기판이 각각 형성되고, 상기 제1 금속 기판의 상기 절연 기판과 상기 제4 면 사이의 제2 금속층의 두께와 상기 제2 금속 기판의 상기 절연 기판과 상기 제3 면 사이의 제4 금속층의 두께는 상기 냉각 수로와 상기 제1 금속 기판의 사이 및 상기 냉각 수로와 상기 제2 금속 기판의 사이에 방열판을 부착할 필요가 없도록, 각각 0.6mm 이상으로 형성되는,
    파워 모듈 패키지.
  9. 제8 항에 있어서,
    상기 제1 금속 기판과 상기 반도체 칩 사이는 솔더링으로 연결되는 파워 모듈 패키지.
  10. 제9 항에 있어서,
    상기 고정홈 내에 배치된 제1 솔더를 더 포함하고, 상기 반도체 칩은 상기 제1 솔더 상에 고정되는 파워 모듈 패키지.
  11. 제10 항에 있어서,
    상기 반도체 칩의 상면 상에 배치된 제2 솔더를 더 포함하고, 상기 돌출부는 상기 제2 솔더 상에 고정되는 파워 모듈 패키지.
  12. 제8 항에 있어서,
    상기 돌출부의 상면의 면적은 상기 반도체 칩의 상면의 면적보다 좁은 파워 모듈 패키지.
  13. 제8 항에 있어서,
    상기 고정홈의 측벽은 경사지도록 형성된 파워 모듈 패키지.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제8 항에 있어서,
    상기 제1 금속 기판과 상기 제2 금속 기판은, 세라믹 플레이트의 표면에 구리 플레이트를 형성한 DBC 기판인 파워 모듈 패키지.
KR1020150174757A 2015-12-09 2015-12-09 파워 모듈 패키지 KR101703724B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150174757A KR101703724B1 (ko) 2015-12-09 2015-12-09 파워 모듈 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150174757A KR101703724B1 (ko) 2015-12-09 2015-12-09 파워 모듈 패키지

Publications (1)

Publication Number Publication Date
KR101703724B1 true KR101703724B1 (ko) 2017-02-07

Family

ID=58108044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150174757A KR101703724B1 (ko) 2015-12-09 2015-12-09 파워 모듈 패키지

Country Status (1)

Country Link
KR (1) KR101703724B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004096135A (ja) * 2003-12-24 2004-03-25 Toyota Central Res & Dev Lab Inc パワーモジュール
KR20070046804A (ko) * 2004-08-06 2007-05-03 가부시키가이샤 덴소 반도체장치
KR20130000372A (ko) 2010-01-12 2013-01-02 도와 메탈테크 가부시키가이샤 핀 일체형 기판 및 핀 일체형 기판의 제조 방법
KR20140055520A (ko) * 2012-10-31 2014-05-09 삼성전기주식회사 리드 프레임 및 이를 이용한 전력 모듈 패키지
KR20140054651A (ko) * 2012-10-29 2014-05-09 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004096135A (ja) * 2003-12-24 2004-03-25 Toyota Central Res & Dev Lab Inc パワーモジュール
KR20070046804A (ko) * 2004-08-06 2007-05-03 가부시키가이샤 덴소 반도체장치
KR20130000372A (ko) 2010-01-12 2013-01-02 도와 메탈테크 가부시키가이샤 핀 일체형 기판 및 핀 일체형 기판의 제조 방법
KR20140054651A (ko) * 2012-10-29 2014-05-09 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
KR20140055520A (ko) * 2012-10-31 2014-05-09 삼성전기주식회사 리드 프레임 및 이를 이용한 전력 모듈 패키지

Similar Documents

Publication Publication Date Title
US9390996B2 (en) Double-sided cooling power module and method for manufacturing the same
US8680666B2 (en) Bond wireless power module with double-sided single device cooling and immersion bath cooling
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
JP5588956B2 (ja) パワー半導体装置
WO2016031462A1 (ja) パワー半導体モジュール
US20020109152A1 (en) Power semiconductor module
US20140367736A1 (en) Semiconductor device and method for manufacturing semiconductor device
US9837338B2 (en) Semiconductor module with mounting case and method for manufacturing the same
CN105493272A (zh) 半导体模块、半导体装置以及汽车
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
EP2851951B1 (en) Method for manufacturing semiconductor device and semiconductor device
KR20090085256A (ko) 반도체 패키지 및 그 제조방법들
US20150130042A1 (en) Semiconductor module with radiation fins
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
JP5267238B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017054842A (ja) 配線基板、半導体装置、及び半導体パッケージ
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
KR20170068037A (ko) 리드 프레임 일체형 파워 모듈 패키지
US9698076B1 (en) Metal slugs for double-sided cooling of power module
JP2015185835A (ja) 半導体装置及びその製造方法
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
KR101703724B1 (ko) 파워 모듈 패키지
KR20140130862A (ko) 파워모듈 제조방법 및 이를 통해 재조된 고방열 파워모듈
KR101713661B1 (ko) 파워 모듈 패키지
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备

Legal Events

Date Code Title Description
A201 Request for examination
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 4