JP2010245212A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010245212A
JP2010245212A JP2009090776A JP2009090776A JP2010245212A JP 2010245212 A JP2010245212 A JP 2010245212A JP 2009090776 A JP2009090776 A JP 2009090776A JP 2009090776 A JP2009090776 A JP 2009090776A JP 2010245212 A JP2010245212 A JP 2010245212A
Authority
JP
Japan
Prior art keywords
lead member
semiconductor element
solder
conductor pattern
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009090776A
Other languages
English (en)
Other versions
JP5388661B2 (ja
Inventor
Ko Sano
耕 佐野
Noriyoshi Arai
規由 新井
Shingo Sudo
進吾 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009090776A priority Critical patent/JP5388661B2/ja
Publication of JP2010245212A publication Critical patent/JP2010245212A/ja
Application granted granted Critical
Publication of JP5388661B2 publication Critical patent/JP5388661B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】リード部材と半導体素子との間の半田接合部の厚みが均一で、温度サイクルに対する信頼性が高く、安価に製造が可能な電力用の半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１００は、表面と裏面とを有する絶縁基板１と、絶縁基板１の表面に設けられ、互いに電気的に絶縁された第１導体パターン２および第２導体パターン１２と、表面電極と裏面電極とを有し、かつ裏面電極が第１導体パターン２に第１はんだ部材３で接続された半導体素子４と、半導体素子４の表面電極に第２はんだ部材１３で接続された板状のリード部材１０とを含み、リード部材１０と絶縁基板１の表面とが平行になるように、リード部材１０は第２導体パターン１２にも接続されている。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、特に、リード配線構造を有する電力用の半導体装置およびその製造方法に関する。
電力用半導体装置は、鉄道車両、ハイブリッドカー、電気自動車等の車両、家電機器、産業用機械等において、比較的大きな電力を制御、整流するために利用されている。従って、電力用半導体装置に使用される電力用半導体素子は１００Ａ／ｃｍ２を超える高い電流密度で通電することが求められる。更に、近年はシリコン（Ｓｉ）に代わる半導体材料として炭化珪素（ＳｉＣ）が注目されており、ＳｉＣからなる半導体素子は５００Ａ／ｃｍ２を超える電流密度での動作が可能である。また、ＳｉＣは１５０℃〜３００℃の高温状態でも安定動作が可能であり、高電流密度動作と高温動作の両立が可能な素子として期待されている。
従来、電力用の半導体素子の給電は、絶縁基板上の回路パターンに対向する電極面ははんだ接合し、絶縁基板と反対側の電極面はアルミニウムのワイヤを超音波接合することが一般的に行われていたが、例えば、特許文献１に示すように、特に高い電流密度が要求される半導体装置では、半導体素子上面の主電極の給電に、平板状のリード部材を用いられていた。このようなリード部材は、あらかじめ半導体素子を仮接合した後に、はんだを用いて半導体素子の上面電極に接合することにより、アルミニウムのワイヤに較べて容易に接合面積および通電部の断面積を大きくすることができ、大電流状態や高温状態での使用において、接合信頼性を大きくすることが可能であった。
また、特許文献２では、貫通孔を有するリード部材を用いることにより、貫通孔を通してはんだ部材を供給し、また接合の熱応力を緩和している。なお、これらの特許文献１、２では、はんだ接合工程にフラックスを使用せず、窒素雰囲気または水素を用いた還元性雰囲気中での加熱プロセスが用いられている。
特開平１１−１６３０４５号公報 特開２００８−１８２０７４号公報
平板状のリード部材を用いた半導体装置の製造方法において、リフロー工程ではんだを溶融してリード部材を接合させる場合、以下のような問題が生じていた。
第１に、リード部材が自立式であり、リードフレームの一部となって支持されておらず、かつはんだ接合や半導体素子の支持が無い状態では自重により絶縁基板との平行位置を維持できない形状である場合、リフロー工程ではんだを溶融させるとリード部材が傾いた状態で接合されていた。半導体素子とリード部材の間のはんだ接合部の厚みの不均一さは、温度サイクルによる接合界面の剥離やはんだ内のクラック進展等の原因となり、温度サイクルに対する信頼性が低下する要因となっていた。
第２に、近年、一般的になった鉛フリーはんだでは融点が高いことから加熱時間が長くなり、半導体素子の電極面に施されたニッケル膜がはんだ中に拡散し、通電時の温度上昇に対する接合信頼性が低下するという問題があった。特に、半導体素子のダイボンドとリード部材の接合を別々の工程で行う場合は半導体装置全体を２回加熱する必要があるため、こうした問題が生じ易かった。一方、１回の加熱で半導体素子とリード部材を固定しようとすると、フラックスレスはんだではダイボンディングの際の濡れを助長するスクラブ動作を行うことが困難であり、フラックス含有はんだでは、フラックスの蒸発、飛散により、半導体素子、リード部材が動いてしまうため、これらの部材の位置決めが困難であった。更に、フラックスレスではんだ付けを行う場合は、スクラブ機構や、酸素濃度を厳しく管理可能な雰囲気炉が必要であり、製造コストが高くなった。
そこで、本発明は、リード部材と半導体素子との間のはんだ接合部の厚みが均一で、かつ温度サイクルに対する信頼性が高く、安価に製造が可能な電力用の半導体装置の提供を目的とする。
また、本発明は、特性を劣化させることなく、１回の加熱で半導体素子とリード部材を固定する電力用の半導体装置の製造方法の提供を目的とする。
本発明は、リード部材が接続された半導体素子を有する半導体装置であって、表面と裏面とを有する絶縁基板と、絶縁基板の表面に設けられ、互いに電気的に絶縁された第１導体パターンおよび第２導体パターンと、表面電極と裏面電極とを有し、裏面電極が第１導体パターンに第１はんだ部材で接続された半導体素子と、半導体素子の表面電極に第２はんだ部材で接続された板状のリード部材とを含み、リード部材と絶縁基板の表面とが平行になるように、リード部材が第２導体パターンにも接続されたことを特徴とする半導体装置である。
また、本発明は、半導体素子にリード部材を接続する半導体装置の製造方法であって、互いに電気的に絶縁された第１導体パターンおよび第２導体パターンを有する絶縁基板を準備する工程と、第１導体パターンおよび第２導体パターンの上に第１ソルダペーストを塗布する工程と、第１導体パターンの上に、第１ソルダペーストを介して半導体素子を載置する工程と、半導体素子の上に第２ソルダペーストを塗布する工程と、半導体素子の上に、第２ソルダペーストを介して板状のリード部材を載置するとともに、第２導体パターンの上に、第１ソルダペーストを介してリード部材の端部を載置する工程と、第１ソルダーペーストおよび第２ソルダペーストを同時に溶融させた後、固化して、はんだ接合部を形成する工程とを含むことを特徴とする半導体装置の製造方法でもある。
本発明によると、小型の半導体素子にリード部材を接合する場合でも接合状態が良好になり、信頼性の高い電力用の半導体装置を提供することができる。
また、半導体素子とリード部材を１回の加熱で固定することができる電力用の半導体装置の製造方法の提供するここともできる。
本発明の実施の形態１にかかる電力用半導体装置の断面図である。 本発明の実施の形態１にかかる電力用半導体装置の上面図である。 本発明の実施の形態１にかかる電力用半導体装置のリード部材接合部の拡大断面図である。 本発明の実施の形態２にかかる電力用半導体装置の半導体素子傾き抑制作用を示す断面図である。 本発明の実施の形態２にかかる電力用半導体装置の断面図である。 本発明の実施の形態３にかかる電力用半導体装置の要部の上面図である。 本発明の実施の形態３にかかる電力用半導体装置の半導体素子の上面図である。 本発明の実施の形態４にかかる電力用半導体装置と製造工程の断面図である。 本発明の実施の形態５にかかる電力用半導体装置のリード部材の形状を示す断面図および上面図である。
本発明の実施の形態について、図面を参照して説明する。全ての図面において、同一符号は、同一または相当箇所を示す。なお、以下の説明では、「上」、「下」、「左」、「右」およびこれらの用語を含む名称を適宜使用するが、これらの方向は図面を参照した発明の理解を容易にするために用いるものであり、実施形態を上下反転、あるいは任意の方向に回転した形態も、当然に本願発明の技術的範囲に含まれる。
実施の形態１．
図１は、全体が１００で表される、本発明の実施の形態１にかかる電力用半導体装置の断面図であり、ソルダペーストからなるはんだ部材を半導体素子の上下およびリード部材端部の接合部に塗布して、各部材を配置した状態を示す断面図である。また、図２は、電力用半導体装置１００の上面図を示す。
電力用半導体装置１００は、比較的大きな電力を制御、整流するための装置であり、絶縁基板１を含む。絶縁基板１は、例えばアルミニウム酸化物やアルミニウム窒化物、シリコン窒化物のいずれかからなる。絶縁基板１の上には、導体パターン２が設けられている。導体パターン２は、例えば、厚み０．１ｍｍ〜０．５ｍｍの銅、アルミニウム、またはそれらを主成分とする合金からなる。
導体パターン２の上には、はんだ部材３により半導体素子４が固定されている。半導体素子４は、例えば、ＳｉからなるＩＧＢＴやＭＯＳＦＥＴ、ＳｉＣからなるＭＯＳＦＥＴなど、縦型の半導体素子である。はんだ部材３には、例えば、鉛フリーの材料が用いられ、例えば、錫を主成分としてアンチモン、銀、銅などを含有する合金が用いられている。また、金を主成分として錫を含有するはんだ材料も用いられる。これらのはんだ材料は、溶融温度が高く、固相線が２１０℃を超えており、接合界面に多用されるＮｉの拡散が進行しやすい。
絶縁基板１は導体パターン２、はんだ部材３を介して半導体素子４の下面電極（図示せず）と接合されている。半導体素子４で発生した熱は、絶縁基板１を通して外部に伝達され放熱される。
半導体素子４の上面には、上面電極５と制御電極６が設けられている（図２参照）。上面電極５には、はんだ部材１３によりリード部材１０が接続されている。はんだ部材１３は、導体パターン２と半導体素子４を接合するはんだ部材３と同じ材料でもよい。一方、制御電極６には、例えば金や銅、アルミニウムからなるボンディングワイヤが接続されている。
リード部材１０は、半導体素子４の上面電極５に接続される板状部分と、半導体素子４側に屈曲して突き出した突起部１１を有する。リード部材１０が上面電極５に接続された状態で、突起部１１は導体パターン１２にはんだ部材１３で接続される。リード部材１０は、厚み０．２ｍｍ〜１．０ｍｍ程度で、銅または銅を主成分とする合金、銅層を含むクラッド材、またはモリブデンなどからなる。リード部材１０の表面には、銅とはんだ部材１３との間の金属間化合物の形成を防ぐために、ニッケルなどの被膜が形成されていても良い。
半導体素子４と導体パターン２、リード部材１０などの内部配線と絶縁基板１とは、モールド樹脂によってモールドされる（図示せず）。モールド樹脂の材料は、熱硬化性樹脂、熱可塑性樹脂、シリコンゲル、シリコンゴム等から適宜選択されることが好ましい。ゲルやゴムを流し込んで熱硬化させる場合は、例えばポリフェニレンサルファイド（ＰＰＳ）を成型した、モジュール形状を規定するための枠状ないし箱状の筐体を用いる。樹脂モールドによって、半導体装置の内部は、外気、水分、油分、塵埃等の外部環境から保護される他、電気的に絶縁されて必要な耐電圧が確保されるとともに、機械的な負荷及び衝撃からも保護される。
なお、電力用半導体装置１００は、図示されていない外部との接続用端子や、絶縁基板の裏面に接合される伝熱板などを適宜備えても良い。
図２に示すように、導体パターン２、１２上のソルダペースト層は、メタルマスクなどのスクリーン印刷用マスクを介して、スクリーン印刷によって形成される。また、半導体素子４の上面電極５の上にはディスペンサーによりソルダペーストが定量塗布される。ソルダペースト層は他の工法を用いて形成されても良い。ソルダペーストはほぼ球状のはんだ合金粒子のほか、高沸点の有機溶剤、フラックスその他の有機材料を含有しており、ペースト状態の体積と、加熱溶融し冷却されて固体化した後の体積が著しく異なる。例えば、固体化した状態の体積は、ペースト状態の体積の５０％程度かそれ以下に減少する。
従って、リフロー前の状態では、ソルダペーストのチクソトロピックな特性のため、半導体素子４、リード部材１０は最終的な位置より高い位置にある。
はんだ部材の融点を超える温度のリフロー工程を経て、ソルダペーストの有機成分が揮発、分解し、はんだ粒子が溶融してはんだ接合部３、１３が形成される。はんだ接合部３、１３は厚いほど、半導体素子４とはんだ接合部３、１３自体にかかる熱応力が低減されるが、フラックスを含むソルダペーストを使用する場合、溶融したはんだの表面張力による安定性を考慮すると、実用的には５０μｍ〜３００μｍ程度の膜厚範囲が好適である。
加熱初期のフラックスの気化、飛散により、半導体素子４とリード部材１０は大きく傾いては元に戻るように揺れ動く。その後、はんだが溶融した状態で、半導体素子４、リード部材１０の自重により下方向に力がかかると共に、はんだ粒子の溶融による粒子間の空間が小さくなり見掛けの体積が減少し、溶融はんだに濡れたリード部材１０表面は、はんだ方向に引き寄せられる。一方で、溶融はんだの表面張力によって、はんだ上のリード部材１０を押し上げる力も働く。このため、これらの力の合成力によってリード部材の垂直方向の位置が決まる。
このとき、リード部材１０の両端に形成されている支持部１１が絶縁基板上の導体パターン１２上にはんだを介して支持される。このため、リード部材１０は平行状態を回復し、冷却後、半導体素子４との位置関係を所望の位置にすることが出来る。
リード部材１０が導体パターン１２上の１箇所で支持されている場合は、リード部材１０の自重により半導体素子４側に傾く力が働くため、上記のパラメータが複雑に作用することから、半導体素子４上のはんだ接合部１３の厚みを安定して均一にすることは困難である。
本実施の形態にかかる半導体装置１００では、図１、２に示すように、リード部材１０の両端に支持部１１を有し、このことは、リード部材１０の電位を有する導体パターン１２が少なくとも２箇所必要になることを意味している。図２の左右の導体パターン１２は孤立して外部に引き出されることのないパターンである。
こうした孤立パターンは、量産における品質の安定性を確保する上できわめて有効であり、生産歩留まりが向上し、低コスト化を図ることができる。
半導体装置１００の小型化の観点からは、例えば孤立した導電パターン１２の幅は２ｍｍ程度に抑えればよい。図２の半導体装置には、リード部材１０が接合される導体パターン１２にソルダーレジスト２５が形成されている。ソルダーレジスト２５は、一般的なプリント基板に用いられる樹脂材料にフィラーや顔料を混合したもので良い。ＳｉＣ半導体素子などの高温動作素子を用いる場合は、アルミニウム膜など、はんだに濡れにくい金属被膜を用いることが好ましい。また、導体パターン１２自身がアルミニウムから形成される場合は、接合部に選択的にニッケルなどのはんだに濡れ易い被膜を形成すればよい。ソルダーレジスト２５を用いてリード部材１０の接合領域を制限することにより、はんだ溶融時にはんだの表面張力により、リード部材１０が自動的に接合領域に移動するセルフアライメント機能を持たせることが可能になる。半導体素子４も溶融はんだに引張られるため、セルフアライメント機能により半導体素子４とリード部材１０の位置精度が向上する。同様に、半導体素子４の接合位置の周囲にもソルダーレジスト（図示せず）を設けることにより、半導体素子４の位置をセルフアライメントで制御できる。
図３は、リード部材１０の支持部１１近傍の断面図である。図３に示すように、ストレート形状の支持部１１を用いれば接合面積、即ち、導体パターン１２の面積を小さくすることができる。よりセルフアライメント機能を向上させたい場合は、支持部１１の先端に平らな底面を有するＬ字型の支持部を用いることが好ましい。
図２は、制御電極６を有するＭＯＳＦＥＴのような半導体素子４を２個並列に配列した例であるが、例えばＳｉＣ素子のようにウエハが高価な半導体素子４を用いる場合は、コスト低減の観点から、大型の半導体素子４を１個用いるより、小型の半導体素子４を複数並列に配列することが好ましい。
また、ＳｉＣからなるＭＯＳＦＥＴと並列にダイオードを配列する場合は、ダイオードにも高温動作特性が必要となるため、ＳｉＣからなるショットキーバリアダイオードを用いることが好ましい。この場合は、更に並列配置される素子数が増える。このように、複数の小型半導体素子を配列する場合は、リード部材１０、半導体素子４により高い位置精度が要求されるため、上述のセルフアライメントの方法がきわめて有効になる。
また、冷却に伴ってはんだが固化した後、さらに収縮し、導体パターン２、１２を引張る力が発生するとともに、リード部材１０も収縮するため、リード部材１０は多少の変形を伴う。これは、はんだの熱収縮量より１桁以上大きい変形量となる。このため、半導体素子４の上面電極５の端部からリード部材１０の支持部１１の接合部までの距離Ｄ［ｍｍ］は小型化の観点からは小さいほうが望ましいが、信頼性の観点から一定以上の大きさであることが求められ、これまでの実験結果から、距離Ｄは３．５ｍｍ以上必要であると思われる。
ここで、図２に示すように、Ｄ１、Ｄ２は、上面電極５と、リード部材１０の支持部１１との間の距離である。
以下に示す片持ちはりのたわみの計算式（式（１））から考えると、純銅製のリード部材１０の場合、ヤング率Ｅ［ＧＰａ］は１００ＧＰａ、リード部材１０の幅Ｐ［ｍｍ］は３ｍｍ、リード部材１０の厚みＴ［ｍｍ］は０．５ｍｍ、断面二次モーメントＩは０．３１２５ｍｍ４、経験的なＳｉＣ半導体素子上の最大引張り荷重Ｗ［Ｎ］は４Ｎ、βは１／３とし、最大たわみδｍａｘは、リード部材１０の高さのプラス側公差２０μｍとした場合、Ｌは３．６ｍｍとなる。なお、ＳｉＣ半導体素子の上面電極５にはＮｉの被膜が形成されているとする。
δｍａｘ＝β・Ｗ・Ｌ３／（１０００・Ｅ・Ｉ）・・・・・・式（１）
従って、式（１）をもとに、リード部材１０の一般的な加工精度限界を２０μｍとして、Ｌを式（２）に基づいてＳｉＣ半導体素子用の銅製リード部材の支持部とＳｉＣ半導体素子の距離を決定することができる。
Ｌ≧（１５００・Ｉ）１／３・・・・・・式（２）
また、リード部材１０としてインバー合金を銅で挟み込んだクラッド部材を用いた場合は、式（３）を用いればよい。
Ｌ≧（１８００・Ｉ）１／３・・・・・・式（３）
この関係を用いることにより、ＳｉＣ半導体素子の上面電極５に過大な応力が加わることがなく、信頼性の高い半導体装置を得ることが出来る。
なお、リード部材１０の支持部１１はリード部材端部に配置されていなくても良く、リード部材１０を絶縁基板１に対して平行に支持できれば良い。従って、支持部１１の数は２箇所以外に、３箇所以上であっても良い。これにより、上述の方法によって支持固定されていないリード部材１０を用いた場合であっても、絶縁基板１に対して略平行の位置関係を持つ立体回路を構成することが可能になる。
また、はんだ部材３、１３にフラックスを含有したソルダペーストを用いることにより、はんだ加熱溶融装置にスクラブ機構は不要となり、酸素濃度を例えば５０ｐｐｍ以下の低い水準に制御する必要が無くなる。このため、製造コストを低減することが可能であるとともに、生産のスループットを高めることも可能となる。加熱時間を最小にすることにより、半導体素子４の上面電極５の表面に設けられたＮｉ被膜が、はんだ中に拡散するのを抑制でき、高温動作における寿命を延ばして、信頼性を高めることができる。
次に、半導体装置１００の製造方法について説明する。製造方法は、以下の工程１〜５を含む。
工程１：絶縁基板１上の導体パターン２、１２の上にソルダペーストを印刷する。通常は、メタルマスクを用いてスクリーン印刷を行う。
工程２：半導体素子４をソルダペーストパターン上に配置する。
工程３：半導体素子４の上にソルダペーストを塗布する。通常は、ディスペンサを用いて定量塗出を行う。
工程４：リード部材１０をソルダペーストパターンおよび半導体素子４上のソルダペースト上に配置する。
工程５：リフロー炉に入れる。全体のはんだがほぼ同時に溶融した後、固化して組み立てが完了する。
このような、簡単な工程を用いることにより、リード部材１０を用いた立体的な回路を持つ半導体装置１００を、効率よく組み立てることができる。なお、絶縁基板１の下に更に金属等のベース板をはんだ接合する場合は、工程５より前に、ソルダペースト層が形成されたベース板上に絶縁基板１を重ねる工程が追加される。
実施の形態２．
半導体素子４の上面電極５が半導体素子４の中心からずれている場合、平板形状のリード部材１０を用いると、図４（ａ）のように半導体素子４がリード部材１０側に引き寄せられて、半導体素子４がリード部材１０の短辺方向に傾く現象が観察された。図４（ａ）では、上面電極５が、半導体素子４の中心より左側に形成されている。
このような現象は、半導体素子４が小さいほど顕著に観察され、半導体素子４の一辺の寸法が１０ｍｍ以下の場合に特に問題となる。特に、高電流密度の通電が可能で、かつ高温状態での動作が可能なＳｉＣ素子では、一辺の寸法が５ｍｍ以下のＭＯＳＦＥＴの給電接続（上面電極）に対して平板状のリード部材１０を用いることが有効であるが、このような現象が問題となる。
このような現象を防止するために、はんだペースト中に金属製の球状フィラー粒子を混入させる方法も可能である。しかしながら、半導体素子４と熱膨張率の大きく異なるリード部材１０への接合は、温度サイクル信頼性の観点から、半田部材１３は厚い方が望ましい。このため、１００μｍを超える膜厚で、均一な厚みを持たせるには、球状フィラー粒子の直径が大きくなりすぎて、ペースト中の分散、印刷の均一性を確保することが難しかった。
そこで、図４（ｂ）に示すように、半導体素子４の上面電極５の接合領域に対応して、リード部材１０に突起部２２を設けることで、はんだ部材１３の膜厚を一定に確保するのに有効であることを見出した。
図５は、全体が２００で表される、本実施の形態２にかかる電力用半導体装置の断面図である。
半導体素子４の下面電極（図示せず）の接合に関しては、セラミックス製の絶縁基板１の熱膨張係数が半導体素子４に近いため、はんだ部材３の膜厚は１００μｍ以下で足りる。このため、はんだ部材３の所望の厚みの８０％以上の粒径を有するＮｉを主成分とする粒子、ないしはＮｉめっきを施された金属またはセラミックスの粒子からなるフィラーを混入、分散させたソルダペーストを用いればよい。分散、印刷の特性の観点から粒子は球状に近いことが望ましい。
また、他の手段として、図４（ｂ）に示すように、導体パターン上２にワイヤバンプ１４を形成することによって、平行な接合状態を実現することが可能になる。ワイヤバンプ１４は、例えばＣｕ、Aｌのワイヤを用いてワイヤボンダで形成すればよく、所望のはんだ部材３の厚みに合わせて高さを選択すれば良い。
なお、図５では、半導体素子ごとに突起部２２が４箇所（図面では２箇所のみ表されている）設けられているが、少なくとも１箇所設ければ、ある程度の効果が期待できる。上面電極５の面積と突起部２２の加工の制約から、１箇所のみの突起部２２を有する場合は、上面電極４の中心から制御電極６と反対側方向にずらした位置に突起部２２を形成すればよい。
リード部材１０の突起部２２は、パンチとダイスによるハーフプレス加工（いわゆるダボ出し加工）により精密に行うことが可能である。０．５ｍｍ厚の銅板短冊を用いて、突起高さ０．２ｍｍのダボ出し加工を行ったところ、突起高さ１０点の計測値の最大と最小の差は１５μｍであった。これは、はんだ接合のスペーサーとして十分な精度である。このような突起部２２を用いることで、量産時にはんだ接合１３の形状がばらつくことがなく、信頼性の高い電力用半導体装置が実現できる。
上記の突起部２２を有するリード部材１０と、半導体素子４下にフィラーを混合したはんだ部材ないし、ワイヤバンプを用いることにより、半導体素子４上下のはんだ接合とリード部材の接合を１回の加熱溶融による工程で完了することが可能となり、製造コストの低減が可能となる。
実施の形態３．
図６は、本実施の形態３にかかる半導体素子４の上面図であり、制御電極６を有する半導体素子４の接合後の傾きについての対策を示す。図６の半導体素子４では、上面電極５の位置を半導体素子４のほぼ中央に配置している。即ち、リード部材１０の幅方向（図６では、上下方向）に対して、距離ｄ１とｄ２がほぼ等しくなっている。ここで、図６に示すように、ｄ１、ｄ２は、上部電極５の端部から半導体素子４の端部までの距離である。
実験的には、一辺が３ｍｍ〜６ｍｍ程度のサイズの半導体素子４では、ｄ１、ｄ２が半導体素子４の幅の３０％以下で、かつ｜ｄ１−ｄ２｜が半導体素子の幅の５％以内になっていれば、はんだ部材１３の厚みの不均一は３０μｍ以下とすることが出来た。この方法では、結果的に上面電極５の面積が小さくなるが、このような小型の半導体素子４では殆ど問題とはならない。
図７は、本実施の形態３にかかる他の半導体素子４の上面図であり、半導体素子４の縦方向（図７の上下方向）および横方向（図７の左右方向）の両方向において対称な形状（点対称な形状）の上面電極５を有する半導体素子４である。対称な形状は、例えば、Ｈ字型（図７左図）、十字型（図７右図）である。
このような上面電極５を用いると、量産時にはんだ接合が均一となり、信頼性の高い電力用半導体装置が得られる。
実施の形態４．
図８は、全体が３００で表される、本発明の実施の形態３にかかる電力用半導体装置の断面図である。電力用半導体装置３００は、リード部材１０に開口部２３が設けられており、他の構造は電力用半導体装置１００と同じである。
実施の形態１の製造工程において、工程４では、半導体素子４上のソルダペーストの上にリード部材１０を重ねる必要がある。この際、塗出されて塗出範囲上に留まっているソルダペーストを押しつぶすかたちで流動させる必要がある。リード部材１０を精度良く配置しても、ソルダペーストは流動性があり、塗出後の形状は必ずしも一定ではない。また、塗出後の糸切れの問題から、塗出量はある程度のばらつきを有する。また、半導体素子４上に厚く盛られた、柔らかく流動性を持つソルダペースト上にリード部材１０を配置すると、配置位置は不安定な状態となる。
従って、ソルダペーストの粘性によっては、ソルダペースト上にリード部材１０を配置した状態が個体ごとにばらつき、量産時に安定したはんだ接合１３を得ることが難しい場合がある。また、半導体素子４上の電極５からはみ出したソルダペーストは、溶融時に電極側に引き戻されるため、電極外の領域が汚染される恐れもある。汚染により、半導体素子４の外周に形成されているガードリングの絶縁性能が劣化する場合もある。
これに対して、本実施の形態にかかる電力用半導体装置３００では、リード部材１０に開口部２３が設けられている。開口部２３は、半導体素子４の上面電極５の上に配置されるように形成され、図８（ａ）に示すように、リード部材１０を配置後に、開口部２３上から上面電極５にソルダペーストを供給できる。更に、開口部２３上にソルダペーストがはみ出して滞留した状態を得ることのできる（図８（ａ））。
本実施の形態４にかかる電力用半導体装置３００の製造方法は、以下のような工程１〜５を含む。
工程１：絶縁基板１上の導体パターン２上にソルダペーストを印刷する。
工程２：半導体素子４をソルダペーストパターン上に配置する。
工程３：開口部２３を備えたリード部材１０をソルダペーストパターン上に配置する。この場合、開口部２３は、半導体素子４の上面電極５の上方に配置される。
工程４：リード部材１０の開口部２３を介して、上面電極５上にソルダペーストを塗布する。通常は、ディスペンサ３０を用いて定量塗出を行う。
工程５：リフロー炉に入れる。全体のはんだがほぼ同時に溶融した後、固化して組み立てが完了する。
図８（ｂ）に示すように、リード部材１０の上に残留したソルダペーストは、溶融時にリード部材１０上面で濡れ広がりながらも、リフロー時に溶融して半導体素子４上の上面電極５とリード部材１０に挟まれた領域に毛管現象で吸い込まれていく。このため、適量であればほぼ全量がリード部材１０の下側に移動する。ソルダペーストが適量より多い場合には、リード部材１０の開口部２３上に突出するか、開口部２３内に滞留した形で固化する。リード部材１０上の多少の突出はモールド樹脂で被覆して絶縁等を確保すれば良く、問題とはならない。開口部２３が大きいと、リード部材１０の断面積が小さくなってしまうため、大電流を通電するためには開口部２３は小さいほうが望ましい。一方、開口部２３が円形の場合、ソルダペーストの流動性を考慮して、はんだ粒子の最大粒子径の１０倍以上、溶融したはんだの流動性を考慮して、リード部材の厚みの１．５倍以上の直径が必要となる。例えば、厚み０．５ｍｍのリード部材１０を用いる場合は、開口部２３の直径は０．７５ｍｍ〜１．５ｍｍ程度であることが好ましい。
このように、開口部２３を有するリード部材１０を用いて、開口部２３からソルダペーストを供給する方法は、ソルダペースト供給量のばらつきがあっても、ソルダペーストが半導体素子４の上面電極５からはみ出すことがないため、電極外の領域が汚染されない。少なくともはんだ量が不足しないように制御すれば、安定してはんだ接合部１３形成することが出来る。
また、ソルダペーストの乗っていない半導体素子４上にリード部材１０を配置することが出来るため、半導体素子上に盛られた流動性を持つソルダペースト上にリード部材１０を配置する際の位置決めの不安定さを改善することが出来る。この結果、量産時にはんだ接合の形状がばらつかず、信頼性の高い電力用半導体装置が作成できる。
なお、本実施の形態４にかかる製造方法は、融点の異なるはんだ材料を用い、高い融点のはんだ材料（はんだ材料部１３）で半導体素子４とリード部材１０を接合した後、低い融点のはんだ材料（はんだ接合部３）でリード部材１０と半導体素子４の上面電極５を接合するプロセスに用いることが出来るのは言うまでもない。
実施の形態５．
図９は、本発明の実施の形態５用いるリード部材１０であり、（ａ）は断面図、（ｂ）は上面図を示す。
半導体素子４の上面電極５が小さく、リード部材にダボ出し加工突起部と開口部を上面電極に対向するリード部材領域内に形成することが難しい場合は、リード部材に予め開口部を形成した後、開口部の周囲にダボ出し加工を施すと、開口部形状が大きく変形してしまい、寸法の安定した開口部の形成ができないという問題があった。
これに対して、本実施の形態５では、リード部材１０の突起部３２を、上述のダボ出し加工より大きい面積のパンチを用いたハーフシャー加工で形成する。開口部はハーフシャー加工部内に形成されている実施の形態を示す断面図である。ハーフシャー加工による突起部３２の平面形状は円形でも長方形でも構わない。半導体素子４の上面電極５の形状に合わせて、上面電極５内に収まるように、位置合わせの公差を考慮して寸法を決めればよい。
かかるリード部材１０では、開口部２３がハーフシャー加工により突き出た領域内に形成されているため、開口部の形状が崩れることなく、精度良く所望のリード部材１０を形成することが可能である。
また、かかるリード部材１０では開口部２３の形状が安定しているため、量産時にはんだ接合部１３の形状がばらつかず、信頼性の高い電力用半導体装置が得られる。
以上、本発明の実施の形態１〜５について説明したが、本発明は、これらの実施の形態に限定されるものではなく、絶縁基板１の代わりに導体基板上に絶縁層を形成した基板を用いる電力用半導体装置なども本発明に含まれる。
１ 絶縁基板、２、１２ 導体パターン、３、１３ はんだ部材、４ 半導体素子、５ 上面電極、６ 制御電極、８ ボンディングワイヤ、１０ リード部材、１１ 支持部、２５ ソルダーレジスト、１００ 電力用半導体装置。

Claims (12)

  1. リード部材が接続された半導体素子を有する半導体装置であって、
    表面と裏面とを有する絶縁基板と、
    該絶縁基板の表面に設けられ、互いに電気的に絶縁された第１導体パターンおよび第２導体パターンと、
    表面電極と裏面電極とを有し、該裏面電極が該第１導体パターンに第１はんだ部材で接続された半導体素子と、
    該半導体素子の該表面電極に第２はんだ部材で接続された板状のリード部材とを含み、
    該リード部材と該絶縁基板の表面とが平行になるように、該リード部材が該第２導体パターンにも接続されたことを特徴とする半導体装置。
  2. 上記第２導体パターンが、上記第１パターンを挟んでその両側にそれぞれ設けられ、上記リード部材の両端が、該第２導体パターンにそれぞれはんだ部材で接続されたことを特徴とする請求項１に記載の半導体装置。
  3. 上記リード部材は、その端部において、上記絶縁基板方向に延びた支持部を有することを特徴とする請求項１または２に記載の半導体装置。
  4. 上記リード部材は、上記表面電極の上方に開口部を有することを特徴とする請求項１または２に記載の半導体装置。
  5. 上記リード部材は、上記表面電極の上方に突起部を有することを特徴とする請求項１または２に記載の半導体装置。
  6. 上記第１はんだ部材は、Ｎｉを主成分とする粒子、ないしはＮｉめっきが施された金属またはセラミックスの粒子を含むはんだ材料からなることを特徴とする請求項１に記載の半導体装置。
  7. 上記半導体素子の表面電極は、点対称な形状であることを特徴とする請求項１に記載の半導体装置。
  8. 上記第１導体パターンの上に、上記半導体素子が接合される領域を規定するようにソルダーレジストが設けられ、および／または上記第２導体パターンの上に、上記リード部材が接合される領域を規定するようにソルダーレジストが設けられたことを特徴とする請求項１に記載の半導体装置。
  9. 上記半導体素子は、複数の炭化珪素からなる半導体素子であり、それぞれの表面電極に上記リード部材が接続されたことを特徴とする請求項１または２に記載の半導体装置。
  10. 半導体素子にリード部材を接続する半導体装置の製造方法であって、
    互いに電気的に絶縁された第１導体パターンおよび第２導体パターンを有する絶縁基板を準備する工程と、
    該第１導体パターンおよび該第２導体パターンの上に第１ソルダペーストを塗布する工程と、
    該第１導体パターンの上に、該第１ソルダペーストを介して半導体素子を載置する工程と、
    該半導体素子の上に第２ソルダペーストを塗布する工程と、
    該半導体素子の上に、第２ソルダペーストを介して板状のリード部材を載置するとともに、該第２導体パターンの上に、第１ソルダペーストを介してリード部材の端部を載置する工程と、
    該第１ソルダーペーストおよび該第２ソルダペーストを同時に溶融させた後、固体して、はんだ接合部を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  11. 半導体素子にリード部材を接続する半導体装置の製造方法であって、
    互いに電気的に絶縁された第１導体パターンおよび第２導体パターンを有する絶縁基板を準備する工程と、
    該第１導体パターンおよび該第２導体パターンの上に第１ソルダペーストを塗布する工程と、
    該第１導体パターンの上に、該第１ソルダペーストを介して半導体素子を載置する工程と、
    板状のリード部材に設けられた開口部が半導体素子の上方に配置されるように、該第２導体パターンの上に、該第１ソルダペーストを介して該リード部材の端部を載置する工程と、
    該開口部を通して第２ソルダペーストを該半導体素子の上に塗布して、その一部を該リード部材の上にも塗布する工程と、
    該第１ソルダーペーストおよび該第２ソルダペーストを同時に溶融させた後、固体して、はんだ接合部を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  12. 上記リード部材と上記絶縁基板の表面とが平行になるように、上記第２導体パターンの上に、上記第１ソルダペーストを介して該リード部材の端部を載置することを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
JP2009090776A 2009-04-03 2009-04-03 半導体装置およびその製造方法 Expired - Fee Related JP5388661B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009090776A JP5388661B2 (ja) 2009-04-03 2009-04-03 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009090776A JP5388661B2 (ja) 2009-04-03 2009-04-03 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010245212A true JP2010245212A (ja) 2010-10-28
JP5388661B2 JP5388661B2 (ja) 2014-01-15

Family

ID=43097920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009090776A Expired - Fee Related JP5388661B2 (ja) 2009-04-03 2009-04-03 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5388661B2 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212713A (ja) * 2011-03-30 2012-11-01 Toshiba Corp 半導体装置の実装構造
JP2012212712A (ja) * 2011-03-30 2012-11-01 Toshiba Corp 半導体装置の実装構造及び半導体装置の実装方法
JP2013065836A (ja) * 2011-08-31 2013-04-11 Mitsubishi Electric Corp 電極部材およびこれを用いた電力用半導体装置
JP2013197162A (ja) * 2012-03-16 2013-09-30 Toyota Industries Corp 半導体装置
KR101443968B1 (ko) * 2012-10-29 2014-09-23 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
CN105489586A (zh) * 2014-10-02 2016-04-13 三菱电机株式会社 半导体装置及其制造方法
EP2858100A4 (en) * 2012-05-29 2016-04-13 Nsk Ltd SEMICONDUCTOR MODULE AND METHOD FOR PRODUCING THE SAME
CN105514054A (zh) * 2014-10-09 2016-04-20 三菱电机株式会社 功率半导体装置
WO2016059901A1 (ja) * 2014-10-15 2016-04-21 住友電気工業株式会社 半導体モジュール
JP2016149512A (ja) * 2015-02-13 2016-08-18 新電元工業株式会社 半導体装置の製造方法、半導体装置及び製造用治具
US9953961B2 (en) 2012-10-01 2018-04-24 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same
WO2018211680A1 (ja) * 2017-05-19 2018-11-22 新電元工業株式会社 電子モジュール
NL2020928A (en) * 2017-05-19 2018-11-23 Shindengen Electric Mfg Electronic module, method of manufacturing connector, and method of manufacturing electronic module
NL2020939A (en) * 2017-05-19 2018-11-23 Shindengen Electric Mfg Electronic module
JP2019009328A (ja) * 2017-06-27 2019-01-17 三菱電機株式会社 電力用半導体装置
WO2021075016A1 (ja) * 2019-10-17 2021-04-22 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2021145206A1 (ja) * 2020-01-17 2021-07-22 パナソニックＩｐマネジメント株式会社 半導体装置
EP4084061A1 (de) * 2021-04-28 2022-11-02 Siemens Aktiengesellschaft Schaltungsträger sowie verfahren zum herstellen einer elektrischen verbindung mit diesem
US11817429B2 (en) 2019-03-06 2023-11-14 Denso Corporation Plurality of chips between two heat sinks
US11830792B2 (en) 2018-11-19 2023-11-28 Rohm Co., Ltd. Lead between a plurality of encapsulated MOSFETs

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553434A (en) * 1978-10-16 1980-04-18 Mitsubishi Electric Corp Semiconductor device
JP2000223634A (ja) * 1999-01-28 2000-08-11 Hitachi Ltd 半導体装置
JP2002076254A (ja) * 2000-08-24 2002-03-15 Fuji Electric Co Ltd パワー半導体モジュール及びその製造方法
JP2004087609A (ja) * 2002-08-23 2004-03-18 Toshiba Corp インバータ装置とその製造方法
JP2004134445A (ja) * 2002-10-08 2004-04-30 Toyota Motor Corp 上部電極、パワーモジュール、および上部電極のはんだ付け方法
JP2006135347A (ja) * 2005-12-12 2006-05-25 Toshiba Corp セラミックス回路基板
JP2007188933A (ja) * 2006-01-11 2007-07-26 Fuji Xerox Co Ltd 複数の素子の実装方法
JP2007305962A (ja) * 2006-05-12 2007-11-22 Honda Motor Co Ltd パワー半導体モジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553434A (en) * 1978-10-16 1980-04-18 Mitsubishi Electric Corp Semiconductor device
JP2000223634A (ja) * 1999-01-28 2000-08-11 Hitachi Ltd 半導体装置
JP2002076254A (ja) * 2000-08-24 2002-03-15 Fuji Electric Co Ltd パワー半導体モジュール及びその製造方法
JP2004087609A (ja) * 2002-08-23 2004-03-18 Toshiba Corp インバータ装置とその製造方法
JP2004134445A (ja) * 2002-10-08 2004-04-30 Toyota Motor Corp 上部電極、パワーモジュール、および上部電極のはんだ付け方法
JP2006135347A (ja) * 2005-12-12 2006-05-25 Toshiba Corp セラミックス回路基板
JP2007188933A (ja) * 2006-01-11 2007-07-26 Fuji Xerox Co Ltd 複数の素子の実装方法
JP2007305962A (ja) * 2006-05-12 2007-11-22 Honda Motor Co Ltd パワー半導体モジュール

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212712A (ja) * 2011-03-30 2012-11-01 Toshiba Corp 半導体装置の実装構造及び半導体装置の実装方法
JP2012212713A (ja) * 2011-03-30 2012-11-01 Toshiba Corp 半導体装置の実装構造
JP2013065836A (ja) * 2011-08-31 2013-04-11 Mitsubishi Electric Corp 電極部材およびこれを用いた電力用半導体装置
JP2013197162A (ja) * 2012-03-16 2013-09-30 Toyota Industries Corp 半導体装置
EP2858100A4 (en) * 2012-05-29 2016-04-13 Nsk Ltd SEMICONDUCTOR MODULE AND METHOD FOR PRODUCING THE SAME
US9953961B2 (en) 2012-10-01 2018-04-24 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same
KR101443968B1 (ko) * 2012-10-29 2014-09-23 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
CN105489586A (zh) * 2014-10-02 2016-04-13 三菱电机株式会社 半导体装置及其制造方法
DE102015212832B4 (de) 2014-10-02 2021-09-02 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zu deren Herstellung
JP2016072575A (ja) * 2014-10-02 2016-05-09 三菱電機株式会社 半導体装置およびその製造方法
CN105514054A (zh) * 2014-10-09 2016-04-20 三菱电机株式会社 功率半导体装置
JP2016076670A (ja) * 2014-10-09 2016-05-12 三菱電機株式会社 電力用半導体装置
WO2016059901A1 (ja) * 2014-10-15 2016-04-21 住友電気工業株式会社 半導体モジュール
CN107078128A (zh) * 2014-10-15 2017-08-18 住友电气工业株式会社 半导体模块
US9966334B2 (en) 2014-10-15 2018-05-08 Sumitomo Electric Industries, Ltd. Semiconductor module
JP2016082039A (ja) * 2014-10-15 2016-05-16 住友電気工業株式会社 半導体モジュール
CN107078128B (zh) * 2014-10-15 2019-06-11 住友电气工业株式会社 半导体模块
JP2016149512A (ja) * 2015-02-13 2016-08-18 新電元工業株式会社 半導体装置の製造方法、半導体装置及び製造用治具
WO2018211680A1 (ja) * 2017-05-19 2018-11-22 新電元工業株式会社 電子モジュール
US11276663B2 (en) 2017-05-19 2022-03-15 Shindengen Electric Manufacturing Co., Ltd. Electronic module
US11437340B2 (en) 2017-05-19 2022-09-06 Shindengen Electric Manufacturing Co., Ltd. Electronic module, method of manufacturing connector, and method of manufacturing electronic module
NL2020939A (en) * 2017-05-19 2018-11-23 Shindengen Electric Mfg Electronic module
JPWO2018211685A1 (ja) * 2017-05-19 2019-06-27 新電元工業株式会社 電子モジュール
TWI683373B (zh) * 2017-05-19 2020-01-21 日商新電元工業股份有限公司 電子模組
NL2020926A (en) * 2017-05-19 2018-11-23 Shindengen Electric Mfg Electronic module
US11189591B2 (en) 2017-05-19 2021-11-30 Shindengen Electric Manufacturing Co., Ltd. Electronic module
NL2020928A (en) * 2017-05-19 2018-11-23 Shindengen Electric Mfg Electronic module, method of manufacturing connector, and method of manufacturing electronic module
JP2019009328A (ja) * 2017-06-27 2019-01-17 三菱電機株式会社 電力用半導体装置
US11830792B2 (en) 2018-11-19 2023-11-28 Rohm Co., Ltd. Lead between a plurality of encapsulated MOSFETs
US11817429B2 (en) 2019-03-06 2023-11-14 Denso Corporation Plurality of chips between two heat sinks
WO2021075016A1 (ja) * 2019-10-17 2021-04-22 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2021145206A1 (ja) * 2020-01-17 2021-07-22 パナソニックＩｐマネジメント株式会社 半導体装置
EP4084061A1 (de) * 2021-04-28 2022-11-02 Siemens Aktiengesellschaft Schaltungsträger sowie verfahren zum herstellen einer elektrischen verbindung mit diesem

Also Published As

Publication number Publication date
JP5388661B2 (ja) 2014-01-15

Similar Documents

Publication Publication Date Title
JP5388661B2 (ja) 半導体装置およびその製造方法
JP4821854B2 (ja) 放熱配線基板
JP2007184525A (ja) 電子機器装置
JP6206494B2 (ja) 半導体装置
JP5971333B2 (ja) 電力変換器
JP2016167527A (ja) 半導体モジュール及びその製造方法
JP2014029967A (ja) 半導体装置及びその製造方法
JP6043049B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP5233853B2 (ja) 半導体装置
JP6107010B2 (ja) 半導体装置及び半導体装置の製造方法
JPWO2017037837A1 (ja) 半導体装置およびパワーエレクトロニクス装置
JP2009049248A (ja) 半導体装置及びその製造方法
JP7180570B2 (ja) 半導体モジュール
JP5579148B2 (ja) 電力用半導体装置
CN111293095A (zh) 半导体装置及其制造方法
JP5515251B2 (ja) 半導体装置およびその製造方法
JP2011023748A (ja) 電子機器装置
JP4833678B2 (ja) 圧電発振器の製造方法
WO2020039986A1 (ja) 電力用半導体装置およびその製造方法、ならびに電力変換装置
JP5682511B2 (ja) 半導体モジュール
JP2009094293A (ja) 半導体装置
JP5217014B2 (ja) 電力変換装置およびその製造方法
JP5734493B2 (ja) 電力用半導体装置
JP2008172120A (ja) パワーモジュール
JP7014955B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131008

R150 Certificate of patent or registration of utility model

Ref document number: 5388661

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees