JP5579148B2 - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP5579148B2 JP5579148B2 JP2011223619A JP2011223619A JP5579148B2 JP 5579148 B2 JP5579148 B2 JP 5579148B2 JP 2011223619 A JP2011223619 A JP 2011223619A JP 2011223619 A JP2011223619 A JP 2011223619A JP 5579148 B2 JP5579148 B2 JP 5579148B2
- Authority
- JP
- Japan
- Prior art keywords
- external terminal
- conductor
- connecting member
- semiconductor device
- terminal connecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
図1は本発明の実施の形態1による電力用半導体装置の断面図であり、図2は実施の形態1による電力用半導体装置の斜視図である。図3は実施の形態1による外部端子接続部材の斜視図であり、図4は図1の導電体における外部端子接続部材の配置部の上面図である。図5は図1の導電体における外部端子接続部材の配置部の断面図であり、図6は実施の形態1による外部端子の斜視図である。電力用半導体装置1は、トランスファーモールドと呼ばれるモールド樹脂11により封止されたトランスファーモールド型電力用半導体装置である。電力用半導体装置1は、ベース板25上に絶縁層24を設け、その上に導電性の導電体13が形成されている放熱性の高い絶縁基板23を備える。導電体13上には、IGBT(Insulated Gate Bipolar Transistor)である半導体素子14とFwDi(Free Wheeling Diode)である半導体素子15がはんだ付けされている。そして、半導体素子14と半導体素子15との間、あるいは半導体素子14、15と導電体13との間は、直径100〜500μm程度のアルミニュウム(Al)あるいは銅(Cu)のワイヤ20にてワイヤボンドされている。
搬送時などに慣性力により外部端子接続部材16が窪み17の範囲外へ動いてしまうことを防止することができる。したがって、外部端子接続部材16の搭載後から半田付けまでに生じる振動や半田付けのためのリフロー装置内での搬送時の基板主面方向の慣性力による外部端子接続部材16の移動を拘束し、位置ずれを防止することが可能となり、容易に外部端子接続部材16の搭載位置を高精度化することができる。また搭載後からリフロー装置までの人手によるハンドリングにおいても、外部端子接続部材16の位置ずれの心配が無く、作業性が大幅に上がる。
施の形態1による他の外部端子接続部材の配置部の上面図である。溶融した半田がスリット27を介して窪み17の外側に逃げることで、外部端子接続部材16下の半田量の適正化が可能である。ディスペンサによる半田供給では、半田量に微小なばらつきが発生するため、目標値は、必要量よりもやや多めに設定せざるを得ない。その場合、供給過剰となった半田をスリット27から窪み17の外部に逃がすことで、外部端子接続部材16及び窪み17と半田との接合面積が一定となり、製造中の外部端子接続部材16の接合強度が一定となり、設計が容易となる。また、樹脂封止時にスリット27内に、モールド樹脂11が流れ込むことで、電力用半導体装置1はアンカー効果による温度サイクルなどの信頼性が向上する。スリット27の形状として、窪み17から外方向に延びる幅が端部以外は同一である場合も考えられる。この場合は、半田を逃がすための効果は多少劣るものの、半田のボイド抜きの効果は発揮する。図8のようにスリット27の外側を大きくする程、半田をスリット27に逃がす力を大きくすることができ、製造中の外部端子接続部材16と導電体13との接合強度を一定にすることができる。
図9は、本発明の実施の形態2による電力用半導体装置の断面図である。図10は実施の形態2による外部端子接続部材の斜視図であり、図11は外部端子接続部材の断面図である。実施の形態2の電力用半導体装置1は、実施の形態1の電力用半導体装置1とは、外部端子接続部材が長軸方向に貫通した貫通孔41を有する外部端子接続部材18である点で異なる。
ことができるため、半田付け前後における外部端子接続部材18の位置ずれは非常に小さく、プレスフィット端子挿入後に、適正な反発力を生じることができる。実施の形態2の構造では、導電体13の窪み17に外部端子接続部材18を固定することができるため、半田付け前後における外部端子接続部材18の位置ずれは非常に小さく、プレスフィット型の外部端子19の挿入後に、適正な反発力を生じることができる。
図15は、本発明の実施の形態3による電力用半導体装置の断面図である。図16は、導電体における外部端子接続部材の配置部の断面図である。実施の形態3の電力用半導体装置1は、実施の形態2の電力用半導体装置1とは、導電体13の配置部が突起部30を有する形状である点で異なる。
図18は本発明の実施の形態4による絶縁基板の断面図であり、図19は外部端子接続部材の配置部の断面拡大図である。絶縁基板23の導電体13には、外部端子接続部材18の断面と同形状の溝、すなわち環状溝31が形成されている。この環状溝31は、導電体13における外部端子接続部材18の配置部である。環状溝31の外径は、外部端子接続部材18の外径よりもやや大きく形成されており、環状溝31の内径は外部端子接続部材18の内径よりもやや小さく形成されている。
い。
Claims (11)
- 半導体素子と、前記半導体素子が接続された導電体と、前記導電体に絶縁層を介して配置されたベース板と、前記導電体に接続された柱状の外部端子接続部材と、を備えた電力用半導体装置であって、
前記導電体は、前記絶縁層と逆側の面に前記外部端子接続部材を所定の許容範囲内に位置決めする配置部を有し、
前記導電体の配置部は窪みを有し、
前記外部端子接続部材は、前記配置部の前記窪みに搭載され、
前記導電体は、前記窪みから延伸したスリットを有することを特徴とする電力用半導体装置。 - 半導体素子と、前記半導体素子が接続された導電体と、前記導電体に絶縁層を介して配置されたベース板と、前記導電体に接続された柱状の外部端子接続部材と、を備えた電力用半導体装置であって、
前記導電体は、前記絶縁層と逆側の面に前記外部端子接続部材を所定の許容範囲内に位置決めする配置部を有し、
前記導電体の配置部は突起部を有し、
前記導電体は、前記突起部の外周に突出部を有し、
前記外部端子接続部材は、長軸方向の一端側に孔を有し、
前記外部端子接続部材は、前記孔が前記突起部に挿入されるように前記導電体の前記配置部に搭載されたことを特徴とする電力用半導体装置。 - 半導体素子と、前記半導体素子が接続された導電体と、前記導電体に絶縁層を介して配置されたベース板と、前記導電体に接続された柱状の外部端子接続部材と、を備えた電力用半導体装置であって、
前記導電体は、前記絶縁層と逆側の面に前記外部端子接続部材を所定の許容範囲内に位置決めする配置部を有し、
前記外部端子接続部材は、長軸方向の一端側に孔を有し、
前記導電体の配置部は環状溝を有し、
前記導電体の環状溝は、外周側及び内周側にテーパーが形成されたテーパー溝であり、
前記外部端子接続部材は、外壁と前記孔の内面により形成された外周壁部が前記配置部の前記環状溝に搭載され、かつ、前記環状溝に搭載される側の前記外周壁部にテーパー部が設けられたことを特徴とする電力用半導体装置。 - 前記外部端子接続部材は、長軸方向の前記導電体に接続されない側に孔を有することを特徴とする請求項1記載の電力用半導体装置。
- 前記外部端子接続部材は、長軸方向の両側に孔を有することを特徴とする請求項1乃至3のいずれか1項に記載の電力用半導体装置。
- 前記外部端子接続部材は、長軸方向に貫通した孔を有することを特徴とする請求項1乃至3のいずれか1項に記載の電力用半導体装置。
- 前記外部端子接続部材は、前記孔のうち外部端子が挿入される孔の内面に、錫、金、あるいはニッケルの層が形成されたことを特徴とする請求項4乃至6のいずれか1項に記載の電力用半導体装置。
- 前記外部端子接続部材は、銅あるいは銅を含む材料にて構成されたことを特徴とする請求項1乃至7のいずれか1項に記載の電力用半導体装置。
- 前記外部端子接続部材は、外形が円柱形状であり、
前記半導体素子と、前記導電体と、前記ベース板と、前記外部端子接続部材は、モールド樹脂で封止されたことを特徴とする請求項1乃至8のいずれか1項に記載の電力用半導体装置。 - 前記半導体素子は、ワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項1乃至9のいずれか1項に記載の半導体装置。
- 前記ワイドバンドギャップ半導体材料は、炭化珪素、窒化ガリウム系材料、またはダイヤモンドのうちのいずれかであることを特徴とする請求項10記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011223619A JP5579148B2 (ja) | 2011-10-11 | 2011-10-11 | 電力用半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011223619A JP5579148B2 (ja) | 2011-10-11 | 2011-10-11 | 電力用半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014103984A Division JP5734493B2 (ja) | 2014-05-20 | 2014-05-20 | 電力用半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013084764A JP2013084764A (ja) | 2013-05-09 |
JP5579148B2 true JP5579148B2 (ja) | 2014-08-27 |
Family
ID=48529662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011223619A Expired - Fee Related JP5579148B2 (ja) | 2011-10-11 | 2011-10-11 | 電力用半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5579148B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6866716B2 (ja) * | 2017-03-23 | 2021-04-28 | 富士電機株式会社 | 半導体装置 |
JP7107074B2 (ja) * | 2017-12-19 | 2022-07-27 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
JP7107120B2 (ja) * | 2018-09-14 | 2022-07-27 | 富士電機株式会社 | 半導体装置、半導体装置の製造方法 |
JP6818801B2 (ja) * | 2019-04-01 | 2021-01-20 | ローム株式会社 | パワーモジュールおよびその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2560909Y2 (ja) * | 1991-08-05 | 1998-01-26 | 日本インター株式会社 | 複合半導体装置 |
JP4570092B2 (ja) * | 2005-07-19 | 2010-10-27 | ニチコン株式会社 | 半導体モジュール |
JP4567773B2 (ja) * | 2008-07-18 | 2010-10-20 | 三菱電機株式会社 | 電力用半導体装置 |
JP4658268B2 (ja) * | 2008-11-26 | 2011-03-23 | 三菱電機株式会社 | 電力用半導体モジュール |
JP5218442B2 (ja) * | 2010-02-09 | 2013-06-26 | 三菱電機株式会社 | 電力用半導体装置 |
-
2011
- 2011-10-11 JP JP2011223619A patent/JP5579148B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013084764A (ja) | 2013-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5245485B2 (ja) | 半導体装置の製造方法 | |
WO2014115561A1 (ja) | 半導体装置 | |
JP6206494B2 (ja) | 半導体装置 | |
JP2007184525A (ja) | 電子機器装置 | |
JP6163838B2 (ja) | 加圧加熱接合構造及び加圧加熱接合方法 | |
JP5579148B2 (ja) | 電力用半導体装置 | |
US11171078B2 (en) | Semiconductor device and method for manufacturing the same | |
US11164846B2 (en) | Semiconductor device manufacturing method and soldering support jig | |
US11071212B2 (en) | Semiconductor device manufacturing method | |
JP2010097963A (ja) | 回路基板及びその製造方法、電子部品モジュール | |
JP2004363573A (ja) | 半導体チップ実装体およびその製造方法 | |
JP5734493B2 (ja) | 電力用半導体装置 | |
US20190157235A1 (en) | Semiconductor device | |
JP6366806B1 (ja) | 電力用半導体装置 | |
JP2017188528A (ja) | 半導体装置 | |
JP2011023748A (ja) | 電子機器装置 | |
JP6119553B2 (ja) | 電力用半導体装置およびその製造方法 | |
JP2007335782A (ja) | 半導体装置モジュールの製造方法及び半導体装置モジュール | |
JP6274986B2 (ja) | パワー半導体モジュールおよびその製造方法 | |
JP2013009014A (ja) | 半導体装置 | |
JP7322369B2 (ja) | 半導体装置の製造方法 | |
JP6952824B2 (ja) | パワーモジュール及びこれを用いた電力用半導体装置 | |
CN111682005B (zh) | 半导体装置及其制造方法 | |
EP4145495A1 (en) | Method of manufacturing an electrical interconnect for a semiconductor device as well as the corresponding device having the same | |
JP5151837B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140708 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5579148 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |