JP4570092B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP4570092B2
JP4570092B2 JP2005208383A JP2005208383A JP4570092B2 JP 4570092 B2 JP4570092 B2 JP 4570092B2 JP 2005208383 A JP2005208383 A JP 2005208383A JP 2005208383 A JP2005208383 A JP 2005208383A JP 4570092 B2 JP4570092 B2 JP 4570092B2
Authority
JP
Japan
Prior art keywords
external terminal
heat spreader
substrate
semiconductor module
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005208383A
Other languages
English (en)
Other versions
JP2007027467A (ja
Inventor
貴之 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichicon Corp
Original Assignee
Nichicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichicon Corp filed Critical Nichicon Corp
Priority to JP2005208383A priority Critical patent/JP4570092B2/ja
Publication of JP2007027467A publication Critical patent/JP2007027467A/ja
Application granted granted Critical
Publication of JP4570092B2 publication Critical patent/JP4570092B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子を含む半導体モジュールに関し、特に、半導体モジュールの外部端子接続構造に関する。
従来、パワー半導体素子を搭載した半導体モジュールでは、外部に引き出される外部端子を、基板に半田付けしている。或いは、外部端子をケースにインサート成形し、この端子を基板に半田付けしたり、金属ワイヤにより電気的に接続する。
又、特にスイッチング機能をもつパワー半導体素子を搭載する半導体モジュールでは、スイッチング損失やスイッチングノイズを低減させるために、基板上の配線を短くし、低インピーダンス化及び低インダクタンス化することが望まれている。
しかし、前者のように、端子を基板に半田付けする場合、タイバーによって一列に連なった端子を基板に半田付けし、その後タイバーを切断して個々の端子を分離している（例えば特許文献１参照）。従って、端子配列が直線状となって、端子と半導体素子との配線長が不要に長くなるので、配線インピーダンスやリアクタンスが高くなる問題がある。
又、後者のように、端子をケースにインサート成形して基板に半田付け等で接続する場合、端子をインサート成形するためのケース厚を要し、基板上にその分のスペースを設ける必要があるので、半導体モジュールが大型化する問題がある。
特開２００１−１５６２１５号公報、００４５欄、図５
そこで、本発明が解決しようとする課題は、前記した諸事情に鑑みて、外部端子と半導体素子との配線長を短くし、低インピーダンス化及び低インダクタンス化を可能とする半導体モジュールを提供することにある。
前記した課題を解決するために、本発明に係る半導体モジュールは、半導体素子を搭載する基板と、この基板上に設けられたヒートスプレッダと、前記半導体素子に電気的に接続される外部端子とを備えており、前記ヒートスプレッダ及び前記外部端子を互いに機械的に連結して電気的に接続する手段として、前記ヒートスプレッダに孔部が設けられ、この孔部に前記外部端子を差し込んだ状態で前記ヒートスプレッダと前記外部端子とが係止される。
好ましくは、前記外部端子に弾性凸部が設けられる一方、前記孔部に凹部が設けられ、前記孔部に前記外部端子を差し込む際、前記凸部の弾性変形によって前記凸部が前記凹部に係合して押圧することで前記ヒートスプレッダと前記外部端子とが係止される。
本発明は、前記のように構成されており、半導体を載置するヒートスプレッダに、直接、外部端子を機械的に連結し電気的に接続するので、導体配線が極めて短くなり、低インピーダンス化及び低インダクタンス化を実現することができる。又、半導体モジュールを組み立てる際に、金属ワイヤの接続後に外部端子を接続でき、金属ワイヤ接続用のスペースを削減できるので、半導体モジュールのスペースを有効に活用でき、半導体モジュールの小型化を図り得る。更に、外部端子をタイバーで連ねたり、ケースにインサート形成して基板に取り付ける必要がなく、外部端子と半導体素子とを簡単に接続することができる。
以下、添付図面に基づいて、本発明に係る半導体モジュールについて詳細に説明する。
図１は、本発明に係る半導体モジュールを示す断面側面図であって、（ａ）が外部端子を取り付ける前の状態、（ｂ）が外部端子を取り付けた状態を示す。図２は、半導体モジュールの要部を示す斜視図である。図３は、ヒートスプレッダ及び外部端子の係止手段を示す拡大断面図である。
図１及び図２の如く、本発明に係る半導体モジュールは、基板１を備えている。この基板１は、伝熱ベース板（ベース部材）１０、絶縁層１１及び導体配線（配線導体層）１２で構成されている。この基板１上の導体配線１２に、複数のヒートスプレッダ２，２’が設けられている。ヒートスプレッダ２上には、半導体素子４が設けられている。そして、ヒートスプレッダ２上の半導体素子４の表面接続部が、金属ワイヤ５を介して、ヒートスプレッダ２’に電気的に接続されている。
この半導体素子４は、ＭＯＳＦＥＴ、ＩＧＢＴ、ダイオード、バイポーラトランジスタ、サイリスタ、半導体集積回路（ＩＣ）等がある。本実施例では、半導体素子４は、ＭＯＳＦＥＴが形成された半導体チップであり、上面にソース・ゲートが形成され、底面にドレインが形成されており、底面のドレインが、半田や導電性樹脂による接続によって、ヒートスプレッダ２に電気的に接続されている。又、この半導体モジュールは、一個乃至複数個の半導体素子４がヒートスプレッダ２に搭載され、樹脂モールドされた半導体部品等が基板１上に直接半田付けされている。
ヒートスプレッダ２，２’は、銅材等の電気的導体であって、ニッケルメッキ等の半田付け及び金属ワイヤ接続可能な表面処理が施されており、上面に搭載する半導体素子４の裏面電極及び金属ワイヤ５と、基板１の導体配線１２と、を電気接続する。
そして、ヒートスプレッダ２及び外部端子３を互いに機械的に連結して電気的に接続するための手段が、ヒートスプレッダ２及び外部端子３に備えられている。この連結接続手段は、ヒートスプレッダ２に設けられた孔部２０と、この孔部２０に外部端子３を差し込んだ状態でヒートスプレッダ２及び外部端子３を係止する手段とからなっている（図１（ｂ）参照）。これにより、外部端子３が、ヒートスプレッダ２に対して略垂直に自立するよう構成されている。
図３の如く、この係止手段は、外部端子３に設けられた弾性凸部３１と、孔部２０に設けられた凹部２１とからなっており、孔部２０に外部端子３を差し込む際に、凸部３１の弾性変形によって凸部３１が凹部２１に係合して押圧するよう構成されている。本実施例では、外部端子３が、弾性の金属等で構成されており、周状に切り欠き部３２を設けることにより、弾性凸部３１が形成されている。そして、孔部２０に、この切り欠き部３２に係合する突状の部分２２を形成し、凸部３１に適合する凹部２１が設けられている。更に、孔部２０は、ヒートスプレッダ２に貫通して設けられており、ヒートスプレッダ２と外部端子３とを係止した際、外部端子３が、直接、導体配線１２に接触し、外部端子３の弾性力によって、一定圧力で押圧し、電気接続するよう構成されている。
尚、この係止手段は、ヒートスプレッダ２又は外部端子３の双方又は一方に、弾性変形して互いに係合・押圧する部分を有し、ヒートスプレッダ２及び外部端子３を連結した際に、互いが押圧され、更に又一定の圧力で導体配線１２と接触する構成であればよい。従って、外部端子３に凹部を設け、この凹部に係合する凸部を孔部２０に設けた実施例でもよい。
この半導体モジュールを組み立てるときは、ヒートスプレッダ２，２’を、基板１上の導体配線１２に半田付けする。そして、ヒートスプレッダ２上に、半導体素子４を半田付けする。更に、半導体素子４の表面接続部とヒートスプレッダ２’とを、金属ワイヤ５で接続する。その後、外部端子３の下端部を、ヒートスプレッダ２，２’の孔部２０，２０’に圧入して差し込む。これにより、外部端子３、ヒートスプレッダ２，２’及び導体配線１２が、それぞれ押圧力によって接触し、外部端子３と半導体素子４とが電気的に接続する。
尚、外部端子３の下端部及びヒートスプレッダ２，２’の孔部２０，２０’に、導電性の接着剤を塗布してもよい。更に、外部端子３をヒートスプレッダ２，２’に差し込んでから、基板１上に半田付けしてもよい。これにより、基板１上の導体配線１２と外部端子３とが、より安定して電気的に接続され、更なる低インピーダンス化を実現できる。
本実施例では、半導体素子４の表面接続部とヒートスプレッダ２’とを金属ワイヤ５で接続したが、半導体素子４の表面接続部と導体配線とを金属ワイヤ５で接続してもよい。
この半導体モジュールにおいて、基板１はプリント配線基板やセラミック基板等でもよい。又、側面を樹脂ケースで囲い、ケース内をエポキシ系樹脂やシリコンゲルで全体を封止する構造でもよい。
又、スプレッダに半導体素子を搭載せずに、半導体素子から金属ワイヤを通じて接続する基板上の接続部として使用するようにしても良い。これにより、通常金属ワイヤで接続されていた導体配線も短くすることができ、更なる低インピーダンス化、低インダクタンス化が実現できる。
本発明に係る半導体モジュールを示す断面側面図であって、（ａ）が外部端子を取り付ける前の状態、（ｂ）が外部端子を取り付けた状態を示す。 半導体モジュールの要部を示す斜視図である。 ヒートスプレッダ及び外部端子の係止手段を示す拡大断面図である。
符号の説明
１ 基板
１０ 伝熱ベース板
１１ 絶縁層
１２ 導体配線
２ ヒートスプレッダ
２０ 孔部
２１ 凹部
３ 外部端子
３１ 凸部
４ 半導体素子
５ 金属ワイヤ

Claims (2)

  1. 半導体素子を搭載する基板と、
    該基板上に設けられたヒートスプレッダと、
    前記半導体素子に電気的に接続される外部端子と
    を備えており、
    前記ヒートスプレッダ及び前記外部端子を互いに機械的に連結して電気的に接続する手段として、前記ヒートスプレッダに孔部が設けられ、該孔部に前記外部端子を差し込んだ状態で前記ヒートスプレッダと前記外部端子とが係止されることを特徴とする半導体モジュール。
  2. 前記外部端子に弾性凸部が設けられる一方、前記孔部に凹部が設けられ、
    前記孔部に前記外部端子を差し込む際、前記凸部の弾性変形によって前記凸部が前記凹部に係合して押圧することで前記ヒートスプレッダと前記外部端子とが係止されることを特徴とする請求項１に記載の半導体モジュール。
JP2005208383A 2005-07-19 2005-07-19 半導体モジュール Expired - Fee Related JP4570092B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005208383A JP4570092B2 (ja) 2005-07-19 2005-07-19 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005208383A JP4570092B2 (ja) 2005-07-19 2005-07-19 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2007027467A JP2007027467A (ja) 2007-02-01
JP4570092B2 true JP4570092B2 (ja) 2010-10-27

Family

ID=37787830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005208383A Expired - Fee Related JP4570092B2 (ja) 2005-07-19 2005-07-19 半導体モジュール

Country Status (1)

Country Link
JP (1) JP4570092B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923414B2 (en) 2018-03-16 2021-02-16 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4858336B2 (ja) * 2007-07-10 2012-01-18 三菱電機株式会社 電力用半導体装置
JP5445344B2 (ja) * 2010-06-15 2014-03-19 三菱電機株式会社 電力用半導体装置
JP5579148B2 (ja) * 2011-10-11 2014-08-27 三菱電機株式会社 電力用半導体装置
JP5953790B2 (ja) * 2011-10-12 2016-07-20 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6174452B2 (ja) * 2013-10-25 2017-08-02 京セラ株式会社 素子収納用パッケージおよびこれを備えた実装構造体
KR102041645B1 (ko) * 2014-01-28 2019-11-07 삼성전기주식회사 전력반도체 모듈
JP5734493B2 (ja) * 2014-05-20 2015-06-17 三菱電機株式会社 電力用半導体装置
JP5971310B2 (ja) * 2014-11-13 2016-08-17 富士電機株式会社 半導体装置の製造方法および半導体装置
US11037848B2 (en) 2017-12-19 2021-06-15 Fuji Electric Co., Ltd. Semiconductor module and semiconductor module manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5999749A (ja) * 1982-11-30 1984-06-08 Toshiba Corp 半導体装置
JP2004349486A (ja) * 2003-05-22 2004-12-09 Toyota Industries Corp 非絶縁型半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5999749A (ja) * 1982-11-30 1984-06-08 Toshiba Corp 半導体装置
JP2004349486A (ja) * 2003-05-22 2004-12-09 Toyota Industries Corp 非絶縁型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923414B2 (en) 2018-03-16 2021-02-16 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2007027467A (ja) 2007-02-01

Similar Documents

Publication Publication Date Title
JP4570092B2 (ja) 半導体モジュール
JP4459883B2 (ja) 半導体装置
US7804131B2 (en) Multi-chip module
US8106507B2 (en) Semiconductor package having socket function, semiconductor module, electronic circuit module and circuit board with socket
JP6316504B2 (ja) 電力用半導体装置
US7477518B2 (en) Sub-assembly
US9735086B2 (en) Power semiconductor module having a two-part housing
US20100038758A1 (en) Semiconductor module with two cooling surfaces and method
US20070202721A1 (en) Sub-Assembly
JP3881502B2 (ja) 電力用半導体モジュール
US7961470B2 (en) Power amplifier
US7651339B2 (en) Electrical terminal
KR100990527B1 (ko) 휨저항성 기부판을 갖는 전력 반도체 모듈
KR20020095069A (ko) 회로 장치
CN110582847B (zh) 半导体模块
JP4444335B2 (ja) 電力半導体装置
US9774112B2 (en) Press-fit terminal, semiconductor device, power conversion apparatus and method of manufacturing press-fit terminal
CN115692210A (zh) 具有按压配合触点的功率模块
US20060226531A1 (en) Power semiconductor module
JP2004349300A (ja) 半導体装置及びその製造方法
JP6060053B2 (ja) パワー半導体装置
US20210335689A1 (en) Semiconductor power device with press-fit mounting
JP2002076259A (ja) パワーモジュール
JP2002359348A (ja) 半導体装置の端子構造
JP2913500B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080117

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091021

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4570092

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees