JP6316504B2 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP6316504B2
JP6316504B2 JP2017519118A JP2017519118A JP6316504B2 JP 6316504 B2 JP6316504 B2 JP 6316504B2 JP 2017519118 A JP2017519118 A JP 2017519118A JP 2017519118 A JP2017519118 A JP 2017519118A JP 6316504 B2 JP6316504 B2 JP 6316504B2
Authority
JP
Japan
Prior art keywords
press
power semiconductor
terminal
connector
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017519118A
Other languages
English (en)
Other versions
JPWO2016185920A1 (ja
Inventor
裕史 川島
裕史 川島
藤野　純司
純司 藤野
稔 江草
稔 江草
中川　信也
信也 中川
智典 田中
智典 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2016185920A1 publication Critical patent/JPWO2016185920A1/ja
Application granted granted Critical
Publication of JP6316504B2 publication Critical patent/JP6316504B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/58—Fixed connections for rigid printed circuits or like structures characterised by the terminals terminals for insertion into holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

本発明は、パッケージの主面に端子を形成する電力用半導体装置の構成及び端子形状に関するものである。
半導体装置の中でも電力用半導体装置は、産業用機器から民生用の家電・情報端末まで幅広い機器の主電力（パワー）の制御に用いられ、とくに輸送機器等においては高い信頼性が求められている。近年、とくに大電流を流すことができ、高温動作も可能なワイドバンドギャップ半導体材料である炭化珪素（ＳｉＣ）がシリコン（Ｓｉ）に代わる半導体材料として開発が進められている。一方、大電流に対応できるとともに、小型化が容易なパッケージ（封止体）形態も求められている。
そこで、設置面積を低減するため、樹脂による封止体の側部に端子を形成する形態に代えて、封止体の主面に端子を形成する電力用半導体装置が提案されている（例えば、特許文献１参照。）。また、樹脂による封止体を形成したものではないが、穴の開いた絶縁基板の所定位置に貫通孔を有する複数のバスバーを固定し、バスバーと絶縁基板の孔を連通させてオス端子を挿入することで、主面上に端子を突出させるようにした配線板組立体や電気接続箱が提案されている（例えば、特許文献２または３参照。）。また、特許文献４には、電力用半導体素子が樹脂で封止され、封止体の主面にプレスフィット端子が挿入されるコネクタを設けた電力用半導体装置が提案されている。特許文献４の電力用半導体装置は、電力用半導体素子及び回路部材に接続される複数のリードパターンに貫通孔が形成され、貫通孔がコネクタに連通されている。各リードパターンは少なくとも封止前までは一体のリードフレーム内で連結するように構成しているので、コネクタを正確に配置できるようにしていた。
特開２００７−１８４３１５号公報（段落００２１、００２９、図１、図３） 特開平１１−２１９７３８号公報（段落００１０〜００１６、図１、図２） 特開２００４−３５０３７７号公報（段落００１５〜００２７、図１、図２） 特開２０１３−１５２９６６号公報（段落００３３〜００３８、図１）
しかしながら、特許文献１〜３のような電力用半導体装置では、複数の端子を絶縁基板に位置決めして接合する必要があり、端子間の位置精度を保つのは困難であった。そのため、動作中に接合部等に余計な力が加わることになり、電気接続部の劣化をまねき、信頼性を低下させる可能性があった。また、特許文献４の電力用半導体装置では、プレスフィット端子がコネクタに挿入された際に、コネクタの直径より大きなプレスフィット端子のプレスフィット部が圧縮変形することで、プレスフィット端子がリードパターンとの接点でのみ接触して保持されるので、端子の本数によっては外部からの強い振動に対しては保持力が十分でないことが想定される。そのため、使用時や実装時の振動などプレスフィット端子に強い応力がかかる際にも、十分な信頼性が必要となる場合がある。
本発明は、上記のような課題を解決するためになされたもので、プレスフィット端子とコネクタとの保持力を高めて、小型で信頼性の高い電力用半導体装置を得ることを目的としている。
本発明の電力用半導体装置は、回路基板の回路面に接合された電力用半導体素子と、それぞれ一端側が電力用半導体素子を含む回路面側に設置された回路部材のいずれかと接続されるとともに、他端側の所定位置に貫通孔を有する複数のリードパターンと、回路部材と回路面を封止して回路面と略平行な主面を有するように形成された封止体と、複数のリードパターンのそれぞれの貫通孔に対応し、封止体の主面から回路面に向かって形成されたメス型コネクタと、メス型コネクタに固定されたコネクタ挿入端子を有するプレスフィット端子と、を備えることを特徴とする。コネクタ挿入端子は、メス型コネクタへの挿入先端側に設けられるとともに、メス型コネクタの底及び側面に固定されたアンカー部と、アンカー部よりも挿入深さが浅い部分に設けられるとともに、リードパターンの貫通孔に接続されたプレスフィット部と、を有することを特徴とする。
本発明の電力用半導体装置は、プレスフィット端子がメス型コネクタの底及び側面に固定されたアンカー部とリードパターンの貫通孔に接続されたプレスフィット部を有するので、プレスフィット端子とコネクタとの保持力を高くでき、小型で信頼性を高くすることができる。
本発明の実施の形態１による電力用半導体装置の上面図である。 図１の電力用半導体装置の断面図である。 図１の電力用半導体装置の製造に用いるリードフレームの上面図である。 図１のコネクタ部の断面及びプレスフィット端子を示す図である。 図１のプレスフィット端子を示す図である。 図１のコネクタ部の断面を示す図である。 図１の電力用半導体装置の製造途中におけるモジュールを示す図である。 図１の電力用半導体装置の製造工程を説明する図である。 図１の電力用半導体装置の製造工程を説明する図である。 実施の形態１による他のコネクタ部及び金型のピンを示す図である。 図１０のコネクタ部及びプレスフィット端子を示す図である。 実施の形態１による更に他のコネクタ部及び金型のピンを示す図である。 図１２のコネクタ部及びプレスフィット端子を示す図である。 本発明の実施の形態２によるプレスフィット端子を示す図である。 図１４のプレスフィット端子及びコネクタ部を示す図である。 図１４のプレスフィット端子の反力を説明する図である。 本発明の実施の形態２による他のプレスフィット端子を示す図である。 図１７のプレスフィット端子及びコネクタ部を示す図である。 本発明の実施の形態３によるプレスフィット端子を示す図である。 図１９のプレスフィット端子及びコネクタ部を示す図である。 図１９のプレスフィット端子の基板挿入端子の角度調整作用を説明する図である。 図１９のプレスフィット端子の基板挿入端子の角度調整作用を説明する図である。 本発明の実施の形態４によるプレスフィット端子を示す図である。 図２３のプレスフィット端子及び第一のコネクタ部を示す図である。 図２４の第一のコネクタ部及びプレスフィット端子をＢ方向から見た図である。 図２４の第一のコネクタ部を封止体の主面側から見た図である。 図２３のプレスフィット端子及び第二のコネクタ部を示す図である。 図２７の第二のコネクタ部及びプレスフィット端子をＢ方向から見た図である。 図２７の第二のコネクタ部を封止体の主面側から見た図である。
実施の形態１．
図１は本発明の実施の形態１による電力用半導体装置の上面図であり、図２は図１の電力用半導体装置の断面図である。図３は図１の電力用半導体装置の製造に用いるリードフレームの上面図であり、図４は図１のコネクタ部の断面及びプレスフィット端子を示す図である。図５は図１のプレスフィット端子を示す図であり、図６は図１のコネクタ部の断面を示す図である。図２の断面図は図１のＡ−Ａ線による切断面であって、電力用半導体装置の長手方向断面図である。
はじめに、電力用半導体装置１の構成について説明する。図１、図２に示すように、本実施の形態１にかかる電力用半導体装置１は、電力用半導体装置１を接続する外部基板や外部回路との電気接続を行うための外部電極、例えばプレスフィット端子２と、電力用半導体素子８等を含む回路部材を内包する略矩形のパッケージ（封止体）４の主面４ｆ側にプレスフィット端子２を挿入するためのメス型コネクタとして機能するコネクタ部５を備えている。図１では、封止体４の主面４ｆに８個のコネクタ部５が配置され、それぞれのコネクタ部５にプレスフィット端子２が挿入されている例を示した。プレスフィット端子２は、例えば銅を含む合金である。
図２に示すように、回路基板として用いるヒートスプレッダ６の表面（回路面６ｆ）の所定位置に、回路部材であるスイッチング素子１１及び整流素子１２が裏面電極側をはんだ７によって接合されている。スイッチング素子１１、整流素子１２は、電力用半導体素子８である。整流素子１２は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）である。スイッチング素子１１は、例えば、ＦｗＤｉ（Free Wheeling Diode）である。そして、電力用半導体素子８の主電力用の表面電極にリードパターン２３がはんだ７により接合され、スイッチング素子１１のゲート電極は金のワイヤ９によりリードパターン２４と電気接続されている。なお、スイッチング素子１１、整流素子１２の表面にはアルミニウムメタライズ電極上に金メタライズが施されており、はんだ付けが可能となっている。なお、簡略化のため図示しないが、回路面６ｆ上には電力用半導体素子８以外の回路部材も設置されており、それらもリードパターン２３、リードパターン２４のいずれかと電気接続されている。
図３に示すように、リードフレーム２１は、板厚１ｍｍの銅板を打ち抜き形成されており、リードパターン２３と、４つのリードパターン２４と、リードパターン２５とが連結部２６を介してリード枠２２に連結されている。図２に示すように、ヒートスプレッダ６上に位置する各リードパターンの部分はそれ以外よりもヒートスプレッダ６側に沈めるように段差付を行っている。図３に示すように、リードパターン２３、リードパターン２４、リードパターン２５の一部には、所定位置にコネクタ部５を形成するための直径２ｍｍの貫通孔２１ｈが設けられている。貫通孔２１ｈの内径部２１ｈｉは、各リードパターンを貫く側面である。そして、各リードパターンは、後述する電力用半導体装置１の製造方法におけるトリミングの工程までは、リード枠２２と連結されており、リードフレーム２１として一体となっている。つまり、リードパターンごとに形成された貫通孔２１ｈは、各リードパターンがリードフレーム２１内で連結されている状態では、それぞれの位置関係が正確に維持されることになる。なお、図２では示されないが、リードパターン２５は、ヒートスプレッダ６の回路面６ｆとはんだ７により接合することで、電力用半導体素子８の裏面電極と電気接続されている。
なお、電力用半導体素子８の電極と外部とを接続する配線部材はリードフレームのリードパターンでなくとも、ガラスエポキシ基板でもよく、貫通孔はガラスエポキシ基板のスルーホールに置き換えて構成しても成立する。
図２に示すように、回路面６ｆ側に電力回路が形成されたヒートスプレッダ６の裏側には、絶縁層１４を介して銅箔１５が貼りつけられており、銅箔１５の裏面部分を除いた領域が封止される。形成された回路面６ｆに略平行の主面４ｆを有する樹脂の封止体４は、全体が矩形板状をなす。封止体４から露出した銅箔１５の露出部は電力用半導体装置１が完成した後、外部基板に実装されたのちフィンなどの冷却器を取り付けて使用される。そして、封止体４の主面４ｆには、貫通孔２１ｈのそれぞれに対して、主面４ｆから回路面６ｆに向かって窪むように形成されるとともに、対応する貫通孔２１ｈに連通し、プレスフィット端子２を挿入するためのメス型コネクタとして機能するコネクタ部５が形成されている。
コネクタ部５は、図４、図６に示すように、封止体４の主面４ｆに直径ｄ１が３ｍｍの端子固定部（主面開口部）５ｃが設けられ、途中から直径ｄ２が２ｍｍの筒状部５ｈｕを経由して貫通孔２１ｈを通り、さらに筒状部５ｈｄを形成し、底部５ｂに至るように形成される。端子固定部５ｃは直径ｄ１が３ｍｍの円筒形であり、筒状部５ｈｕ、５ｈｄは直径ｄ２が２ｍｍの円筒形である。貫通孔２１ｈの内径部２１ｈｉは、内部が露出する円筒形をなしている。つまり、コネクタ部５は、同心で直径が異なる２つの円筒形からなる二段円筒形をなしている。コネクタ部５の深さ寸法の例を示す。例えば主面４ｆから底部５ｂまでの深さｌ４は７ｍｍであり、主面４ｆから端子固定部５ｃの端子固定部底面（主面開口部底面）５ｃｂまでの深さｌ１が１ｍｍ、筒状部５ｈｕの深さｌ２が２ｍｍ、導電部分であるリードパターン２３の貫通孔２１ｈの深さｔｌが１ｍｍ、筒状部５ｈｄの深さｌ３が３ｍｍである。筒状部５ｈｕから底部５ｂまでの延伸部５ｅの深さ（延伸部深さ）ｌｅは６ｍｍである。貫通孔２１ｈの深さｔｌはリードパターン２３のパターン板厚でもある。図４、図６では、リードパターン２３におけるコネクタ部５を示したが、リードパターン２４、２５におけるコネクタ部５も同じである。図４では、プレスフィット端子２が挿入されたコネクタ部５と挿入されていないコネクタ部５を示した。
次にコネクタ部５に挿入するプレスフィット端子２の形状について図４、図５を用いて説明する。プレスフィット端子２は、ストレート部（胴体部）２ｓ、コネクタ挿入端子２ａ、基板挿入端子２ｂから成り、コネクタ挿入端子２ａをコネクタ部５に挿入する。ストレート部２ｓは、プレスフィット端子２の短手方向の幅がＷｓで、プレスフィット端子２の長手方向に直線形状になっている。コネクタ挿入端子２ａは、幅がＷｆのプレスフィット部２ｐと、幅がＷａのアンカー部２ｎから構成される。プレスフィット端子２の厚みｔｓは、プレスフィット端子２をコネクタ部５に挿入する際にねじれや反りが生じない厚みであればよい。コネクタ挿入端子２ａ、アンカー部２ｎ、基板挿入端子２ｂは、それぞれ内側をくり抜いた枠形状に形成されている。
図４に示すようにコネクタ挿入端子２ａをコネクタ部５に挿入した際に、幅Ｗｓのストレート部２ｓがコネクタ部５の端子固定部５ｃの端子固定部底面５ｃｂに接触し、コネクタ部５の深さ方向におけるプレスフィット端子２の挿入位置が固定される。端子固定部５ｃの直径ｄ１はストレート部２ｓの幅Ｗｓに合わせて設計するのが望ましい。
プレスフィット部２ｐの幅Ｗｆは、各リードパターンに形成された貫通孔２１ｈにおける内径部２１ｈｉの直径ｄ２よりも大きくなっている。このため、プレスフィット部２ｐをコネクタ部５に挿入した際に、導体である内径部２１ｈｉの直径ｄ２に応じてプレスフィット部２ｐが圧縮変形し、その反発により内径部２１ｈｉとの間に所定以上の圧力がかかることで貫通孔２１ｈの内径部２１ｈｉに接合され、固定される。
アンカー部２ｎの幅Ｗａは、内径部２１ｈｉの直径ｄ２よりも小さくなっている。このため、アンカー部２ｎは、プレスフィット端子２の挿入時にコネクタ部５の底部５ｂと接触し、かつ塑性変形して筒状部５ｈｄに接触する。さらにプレスフィット端子２をさらに押し込むことでアンカー部２ｎが圧縮変形して、筒状部５ｈｄからの反発力によってアンカー部２ｎがコネクタ部５の筒状部５ｈｄに固定される。
プレスフィット部２ｐが固定される前にアンカー部２ｎが圧縮変形する必要があるため、ストレート部２ｓのストレート部底面（胴体部底面）２ｓｂからアンカー部２ｎの下面までの長さであるコネクタ挿入端子長ｌａは、コネクタ部５の筒状部５ｈｕから底部５ｂまでの深さである延伸部５ｅの深さｌｅよりも長くする必要がある。
なお、挿入前のプレスフィット端子２は、コネクタ挿入端子長ｌａが、コネクタ部５の延伸部深さｌｅよりも長いという関係が保たれていれば、アンカー部２ｎが接触する筒状部５ｈｄの深さは３ｍｍ以下でも以上でも良い。
また、リードパターン２３、２４、２５に形成された貫通孔２１ｈの内径部２１ｈｉにおける直径ｄ２は２ｍｍ以外でもよい。貫通孔２１ｈの内径部２１ｈｉにおける直径ｄ２及びその深さｔｌは、プレスフィット端子２をコネクタ部５に挿入した際に、導体である内径部２１ｈｉの直径ｄ２に応じてプレスフィット部２ｐが圧縮変形し、その反発により内径部２１ｈｉとの間に所定以上の圧力がかかるだけの直径及び深さであれば構わない。
つぎに、封止体４の主面４ｆに端子挿入用のメス型コネクタであるコネクタ部５を設けた電力用半導体装置１の製造方法について、図２、図７〜図９を用いて説明する。なお、工程前には、リードフレーム２１自体は完成しているものとする。図７は、図１の電力用半導体装置の製造途中におけるモジュールを示す図である。図８及び図９は、図１の電力用半導体装置の製造工程を説明する図である。図８は回路面６ｆに半導体回路が形成されたモジュール１Ｍを封止するために、モジュール１Ｍを金型９０に設置した状態の断面図であり、図９は封止直後でリードフレーム２１のトリミングを行う前の電力用半導体装置１の断面図である。なお、図７〜図９は、図１のＡ−Ａ線に対応した切断面を示している。
はじめに、図７に示すように、回路面６ｆとなるヒートスプレッダ６の表面の所定位置へのはんだ７による電力用半導体素子８（スイッチング素子１１、整流素子１２）の裏面電極（カソード電極、コレクタ電極）の接合を含め、図示しない回路部材の設置を行う。つぎに、リードフレーム２１のリードパターン２３の一端と電力用半導体素子８のそれぞれの表面の主電力の電極（アノード電極、エミッタ電極）とのはんだ７による接合、リードフレーム２１のリードパターン２５の一端と回路面６ｆの所定位置とのはんだ７による接合、および、スイッチング素子１１のゲート電極とリードフレーム２１のリードパターン２４との金のワイヤ９を用いた電気接続といったリードフレーム２１の各リードパターンと回路部材との電気接続を行う。これにより、配線接続が終了し、スイッチング素子１１と整流素子１２による半導体スイッチを構成する電力回路を備えたモジュール１Ｍが形成される。
こうして電力回路を備えたモジュール１Ｍを図８に示すように、トランスファモールド用の金型９０（上金型９１、下金型９２）内に、銅箔１５、絶縁層１４を下にして設置する。このとき、上金型９１の面内には、貫通孔２１ｈの位置に対応する所定位置にスリーブ９１ｓ及びピン９１ｐが配置されており、各ピン９１ｐがそれぞれ対応する貫通孔２１ｈ内に挿入されるように位置合わせ（面の延在（水平）方向）を行う。そして、リードフレーム２１の一部を上金型９１と下金型９２とで挟みこみ、リード枠２２が金型９０の外に出るようにして金型９０を締める。これにより、水平方向が位置決めされたモジュール１Ｍは垂直方向でも位置決めされることになり、各貫通孔２１ｈの水平方向での相対位置、および主面４ｆに対する深さを精度よく定めることができる。
このようにして、金型９０の内部でモジュール１Ｍを３次元的に位置決めされた金型９０内の空間に封止樹脂を注入し、トランスファモールドによって封止すると、図９のように、回路面６ｆの回路部材を封止するとともに回路面６ｆに略平行な主面４ｆを有する封止体４を形成することができる。金型９０内に封止樹脂を注入する際に、貫通孔２１ｈには、少なくとも貫通孔２１ｈの内径部２１ｈｉに対して密着するように径を調整したピン９１ｐが挿入されている。このため、封止体４においてピン９１ｐが挿入された部分は、主面４ｆから各リードパターンの貫通孔２１ｈと連通したコネクタ部５の延伸部５ｅとして形成される。また封止体４においてスリーブ９１ｓが挿入された部分は、コネクタ部５の端子固定部５ｃとして形成される。このように、延伸部５ｅと端子固定部５ｃを備えた、すなわち二段円筒形状のコネクタ部５が形成される。これにより、各コネクタ部５では、導電部である貫通孔２１ｈの中心と、端子固定部５ｃ、筒状部５ｈｕ、５ｈｄの中心とがずれることなく同心に形成されるので、プレスフィット端子２のような外部端子をスムーズに挿入することが可能となる。
次に、トリミング工程として、封止体４からはみ出たリードフレーム２１のリード枠２２が除去される。封止体４の側面では、図２に示すように連結部２６の切断部が露出するが、基本的に回路部分は封止体４によってパッケージングされた電力用半導体装置１が製造される。
コネクタ部５へのプレスフィット端子２の挿入では、アンカー部２ｎが先にコネクタ部５の底部５ｂに接して圧縮変形する。その後アンカー部２ｎの変形によりアンカー部２ｎと筒状部５ｈｄの内壁間に圧縮応力が生じて、プレスフィット端子２のアンカー部２ｎがコネクタ部５に固定される。これに合わせてプレスフィット部２ｐがリードフレームの内径部２１ｈｉに固定されて電気的に接続される。
このように、実施の形態１の電力用半導体装置１は、主面４ｆにプレスフィット端子２を挿入可能な複数のコネクタ部５を配置したことにより、電力用半導体装置１の上面（主面４ｆ）からプレスフィット端子２のような外部端子を取り付けることが可能となり、電力用半導体装置１を小型化することができ、外部基板への実装面積を縮小できる。したがって、電力用半導体装置１を装着した機器を小型化することができる。
さらに、実施の形態１の電力用半導体装置１は、コネクタ部５への接続にプレスフィット端子２の圧縮変形による接合を用いることで、従来のはんだ付けで接続されていた端子構造よりも低温でコネクタ部５に端子を取り付けることができる。これにより電力用半導体素子８の接合部であるはんだ７を再加熱して再溶融、もしくは軟化させることなくモジュールを組み立てることが可能となり、はんだ接合部の信頼性を向上させることができる。
実施の形態１の電力用半導体装置１の製造の際に、コネクタ部５は、上金型９１に設けたピン９１ｐ及びスリーブ９１ｓにより形成することで、各コネクタ部５の主面４ｆ内における位置を設定通りに配置できる。しかも、金型９０のピン９１ｐは、リードフレーム２１内に設けた貫通孔２１ｈに挿入するようにして形成されているので、各コネクタ部５では、導電部として機能する貫通孔２１ｈの中心と樹脂の筒状部５ｈｕ、５ｈｄ及び端子固定部５ｃの中心を一致させ、コネクタ部５内での軸のゆがみをなくすことができる。そのため、コネクタ部５に挿入した外部端子（本例ではプレスフィット端子２）の位置や角度のばらつきが低減され、外部機器とスムーズに連結することができる。あるいは、外部機器に設けられた複数の端子を各コネクタ部５にスムーズに挿入することができる。これにより、機器への実装時や実装後、および端子の接続時や接続後において、例えば、コネクタ部５の片側の壁面に過大な反発力を生じるなどの余分な力がかかることがない。そのため、電気接続部や回路部材等への応力を低減して劣化を防止でき、電力用半導体装置１の信頼性を向上させることができる。
実施の形態１の電力用半導体装置１は、プレスフィット端子２を用いることで、外部基板への実装用のはんだ付け設備が不要となり、簡易的な手動プレスで実装が可能であるため、設備コストを大幅に低減できる。また、実施の形態１の電力用半導体装置１は、さらに大きなプリント基板でもプレスフィット端子（基板挿入端子２ｂ）を用いることで容易に実装が可能で、かつはんだ付けのようなノウハウなども必要ないため、作業性が大幅に向上する。特に電力用半導体装置では、大電流を通電するため一般の半導体装置よりも端子の断面積が大きく、はんだ付けの際に端子の温度が上がりにくく安定させることが難しい。しかし、実施の形態１の電力用半導体装置１は、プレスフィット端子２を用いているので、プレスフィット端子２の断面積が変わっても容易にプレスすることで実装可能であり、このため歩留まりが向上する。
なお、外部基板に接続するプレスフィット端子２の基板挿入端子２ｂは、はんだ付け用の端子でも良いし、スプリング端子などでも良い。つまり、ユーザーからのニーズにより基板挿入端子は様々な形態に変形してよい。
実施の形態１の電力用半導体装置１は、コネクタ部５の端子固定部５ｃにおける端子固定部底面５ｃｂにプレスフィット端子２のストレート部２ｓにおけるストレート部底面２ｓｂが接触することで、コネクタ部５の深さ方向に対するプレスフィット端子２の位置が決まる。これにより電力用半導体装置１におけるプレスフィット端子２全体の突出長を合わせることができるため、実施の形態１の電力用半導体装置１は、外部基板実装時に接続位置が揃うため接合品質が安定する。さらに、実施の形態１の電力用半導体装置１は、端子固定部５ｃの直径ｄ１をプレスフィット端子２のストレート部２ｓに合わせることで、プレスフィット端子２の挿入後にプレスフィット端子２が左右（挿入方向に垂直）に振れても、端子固定部５ｃの側面が振動のストッパーとなってプレスフィット部２ｐへの負荷を減らすことができる。
また、実施の形態１の電力用半導体装置１は、コネクタ部５と接続するプレスフィット端子２にアンカー部２ｎを持たせることで、プレスフィット部２ｐとアンカー部２ｎの２箇所で固定されてことになる。これにより電力用半導体装置１が外部から振動を受けた場合などに、プレスフィット部２ｐに加えてアンカー部２ｎがプレスフィット端子２を保持するため、実施の形態１の電力用半導体装置１は、振動や衝撃に対して機械的、電気的に高い信頼性が得られる。
銅箔１５の露出面にフィンを取り付ける場合では、フィンを電力用半導体装置１に押し付けて取り付ける。実施の形態１の電力用半導体装置１は、アンカー部２ｎがコネクタ部５の底部５ｂに固定されているため、フィン取り付けの際にモジュール１Ｍを介してプレスフィット部２ｐに深さ方向（コネクタ部５の延伸方向）の応力を受けても、アンカー部２ｎがコネクタ部５を支えているのでプレスフィット部２ｐがずれることもなく、外部フィン取り付け時の品質が安定する。
なお、必ずしも各リードパターンと主面４ｆとの間に樹脂の層がある必要はなく、端子固定部５ｃの下面に各リードパターンの面が露出するようにして、コネクタ部５の筒状部５ｈｕの直径が端子固定部５ｃの直径と同一にしてもよい。この場合のコネクタ部５も、二段円筒形状である。プレスフィット端子２のストレート部２ｓにおけるストレート部底面２ｓｂが各リードパターンに接触することで、電力用半導体装置１におけるプレスフィット端子２全体の突出長を合わせることができる。
また、コネクタ部５の端子固定部５ｃの直径が筒状部５ｈｕ及び各リードパターンの貫通孔２１ｈの直径と同一にしてもよい。すなわち、端子固定部５ｃは、主面４ｆからプレスフィット端子２のストレート部２ｓのストレート部底面２ｓｂが位置する部分までの部分となる。この場合のコネクタ部５は、二段円筒形状ではなく、通常の円筒形状となる。この場合、プレスフィット端子２の挿入長さを規定する端子固定部底面５ｃｂがないので、プレスフィット端子２をプレスする装置でプレスフィット端子２の挿入長さを調整する。プレスフィット端子２の挿入長さを調整は、プレスフィット端子２からの反力の増加状態や、主面４ｆとストレート部２ｓ上面又は基板挿入端子２ｂの端部との距離に基づいて行う。
また、金型９０の上金型９１に設けるピン９１ｐの先端に、図１０に示すようにテーパを施したピンテーパ部９１ｔを設けてもよい。図１０は実施の形態１による他のコネクタ部及び金型のピンを示す図であり、図１１は図１０のコネクタ部及びプレスフィット端子を示す図である。図１０（ａ）は金型９０に樹脂が注入された状態のコネクタ部５を示しており、図１０（ｂ）は、金型９０から取り出した後のコネクタ部５を示している。すなわち、図１０（ａ）の状態から図１０（ｂ）の状態になる。図８に示したピン９１ｐ（第一のピン）は先端部が円筒形であるが、図１０（ａ）に示したピン９１ｐ（第二のピン）は、その先端部がピン底面部９１ｂとピンテーパ部９１ｔからなる円錐台になっている。
ピンテーパ部９１ｔを設けたピン９１ｐを備えた上金型９１を用いることで、図１０（ｂ）に示すようにピン９１ｐの先端形状がコネクタ部５における底部５ｂの底形状に転写される。すなわち、コネクタ部５における底部５ｂの底形状は、平らな底面と底面テーパ部５ｂｔからなる円錐台になる。このようにすると、底面テーパ部５ｂｔが先端部に設けられたコネクタ部５を備えた電力用半導体装置１は、プレスフィット端子２のアンカー部２ｎが圧縮変形した際に、図１１のように封止体４を形成するための封止樹脂と接触しやすくなり、アンカー部２ｎとコネクタ部５との接触面積が増えるので、プレスフィット端子２の保持力を高めることができる。
また、金型９０の上金型９１に設けるピン９１ｐの先端に、図１２に示すように丸みを持たせた円形部９１ｃを設けてもよい。図１２は実施の形態１による更に他のコネクタ部及び金型のピンを示す図であり、図１３は図１２のコネクタ部及びプレスフィット端子を示す図である。図１２（ａ）は金型９０に樹脂が注入された状態のコネクタ部５を示しており、図１２（ｂ）は、金型９０から取り出した後のコネクタ部５を示している。すなわち、図１２（ａ）の状態から図１２（ｂ）の状態になる。図１２（ａ）に示したピン９１ｐ（第三のピン）は、その先端部が円形部９１ｃからなる半球状になっている。
円形部９１ｃを設けたピン９１ｐを備えた上金型９１を用いることで、図１２（ｂ）に示すようにピン９１ｐの先端形状がコネクタ部５における底部５ｂの底形状に転写される。すなわち、コネクタ部５における底部５ｂの底形状は、円形部９１ｃからなる半球状になる。このようにすると、底面円形部５ｂｃが先端部に設けられたコネクタ部５を備えた電力用半導体装置１は、プレスフィット端子２をコネクタ部５に挿入した際に、図１３のようにアンカー部２ｎの変形に対して、第一のピンや第二のピンよりも多くの接触面積を得ることができ、プレスフィット端子２の保持力をさらに高めることができる。
以上のように実施の形態１の電力用半導体装置１は、回路基板３の回路面６ｆに接合された電力用半導体素子８と、それぞれ一端側が電力用半導体素子８を含む回路面６ｆ側に設置された回路部材のいずれかと接続されるとともに、他端側の所定位置に貫通孔を有する複数のリードパターン２３、２４、２５と、回路部材と回路面６ｆを封止して回路面６ｆと略平行な主面４ｆを有するように形成された封止体４と、複数のリードパターン２３、２４、２５のそれぞれの貫通孔２１ｈに対応し、封止体４の主面４ｆから回路面６ｆに向かって形成されたメス型コネクタ（コネクタ部５）と、メス型コネクタ（コネクタ部５）に固定されたコネクタ挿入端子２ａを有するプレスフィット端子２と、を備えることを特徴とする。コネクタ挿入端子２ａは、メス型コネクタ（コネクタ部５）への挿入先端側に設けられるとともに、メス型コネクタ（コネクタ部５）の底（底部５ｂ）及び側面（筒状部５ｈｄ）に固定されたアンカー部２ｎと、アンカー部２ｎよりも挿入深さが浅い部分に設けられるとともに、リードパターン２３、２４、２５の貫通孔２１ｈに接続されたプレスフィット部２ｐと、を有することを特徴とする。実施の形態１の電力用半導体装置１は、この特徴により、プレスフィット端子２がメス型コネクタ（コネクタ部５）の底（底部５ｂ）及び側面（筒状部５ｈｄ）に固定されたアンカー部２ｎとリードパターン２３、２４、２５の貫通孔２１ｈに接続されたプレスフィット部２ｐを有するので、プレスフィット端子２とコネクタ（コネクタ部５）との保持力を高くでき、小型で信頼性を高くすることができる。
実施の形態２．
図１４〜図１８を参照して、本発明の実施の形態２における電力用半導体装置１について説明する。図１４は本発明の実施の形態２によるプレスフィット端子を示す図であり、図１５のプレスフィット端子及びコネクタ部を示す図である。図１６は図１４のプレスフィット端子の反力を説明する図である。実施の形態２における電力用半導体装置１は、実施の形態１と比較してコネクタ部５の端子固定部５ｃの形状とプレスフィット端子２のアンカー部２ｎの形状のみが異なる。このため以下ではこの相違点のみについて説明する。
図１４のプレスフィット端子２のアンカー部２ｎは、外周と貫通孔（アンカー部貫通孔）２ｎｈとの幅が異なる銅枠等の金属枠から成り、貫通孔２ｎｈの内側に向かって、三箇所の突起部２ｔを有する。突起部２ｔはアンカー部２ｎの上側に二箇所、下側に一箇所ある。プレスフィット端子２をコネクタ部５に挿入するとアンカー部２ｎは図１５に示すように圧縮変形する。変形した際に、突起部２ｔの先端はそれぞれが互いに接触し、圧縮変形する。このとき、図１６に示すように底部５ｂから受ける反力３１はコネクタ部５の深さ方向に生じていたが、突起部２ｔ同士の圧縮変形によって上側の突起部２ｔが反力３１を水平方向に分散して、反力３２、３３の向きにコネクタ部５の筒状部５ｈｄに伝える。これにより、実施の形態２の電力用半導体装置１は、コネクタ部５の深さ方向への応力を効率的に水平方向に変換して、プレスフィット端子２のアンカー部２ｎと筒状部５ｈｄとの固定を行うことが可能となり、実施の形態１の構成よりもアンカー部２ｎと筒状部５ｈｄとがより強固に固定される。
実施の形態２の電力用半導体装置１は、プレスフィット端子２のアンカー部２ｎが、内側をくり抜いた枠形状に形成されるとともに、くり抜かれたアンカー部貫通孔（貫通孔２ｎｈ）に、内側に向かって少なくとも三箇所の突起部２ｔを有し、突起部２ｔのうち一個である第一突起部は挿入先端側に位置し、かつ第一突起部はアンカー部２ｎにおける幅方向の中央側に位置し、第一突起部と異なる二個の突起部２ｔはプレスフィット部２ｐ側に位置し、かつ突起部２ｔのそれぞれは第一突起部よりもアンカー部２ｎにおける幅方向の周辺側に位置するので、実施の形態１の構成よりもプレスフィット端子２とコネクタ部５との保持力を高くでき、小型で信頼性を高くすることができる。
また、図１５に示すように端子固定部５ｃの表面側（封止体４の主面４ｆ側）に開口面積が大きくなるようにテーパを施した表面テーパ部５ｓｔを設けている。表面テーパ部５ｓｔを設けることで、コネクタ部５に向かってプレスフィット端子２が斜め方向に挿入された場合でも、ストレート部２ｓの側面が表面テーパ部５ｓｔに沿って挿入され、すなわち表面テーパ部５ｓｔがガイドの役目を果たすので、実施の形態２のコネクタ部５は挿入方向を矯正する効果を持つ。これにより実施の形態２の電力用半導体装置１は、最終的にコネクタ部５に平行にプレスフィット端子２が挿入され、プレスフィット接合品質が安定する。また、実施の形態２の電力用半導体装置１は、封止体４における基板挿入端子２ｂの位置ばらつきが低減されて、外部基板実装時に良好な接合品質が得られる。
なお、突起部２ｔは図１７に示すように、二箇所あればコネクタ部５の底部５ｂに接触した際の深さ方向への応力を水平方向に変換して筒状部５ｈｄ側にアンカー部２ｎを押し付けることが可能となるため、少なくとも二箇所の突起部２ｔがあればよい。
図１７は本発明の実施の形態２による他のプレスフィット端子を示す図であり、図１８は図１７のプレスフィット端子及びコネクタ部を示す図である。図１７のようにプレスフィット端子２のアンカー部２ｎに設けられた突起部２ｔが２つの場合は、アンカー部２ｎと筒状部５ｈｄとの固定力は突起部２ｔが３つ場合よりも多少低下するが、実施の形態１の構成よりもアンカー部２ｎと筒状部５ｈｄとがより強固に固定される。したがって、図１７のプレスフィット端子２が装着された電力用半導体装置１は、図１４のプレスフィット端子２が装着された電力用半導体装置１と同様の効果を奏する。
実施の形態２の他の電力用半導体装置１は、プレスフィット端子２のアンカー部２ｎが、内側をくり抜いた枠形状に形成されるとともに、くり抜かれたアンカー部貫通孔（貫通孔２ｎｈ）に、内側に向かって少なくとも二箇所の突起部２ｔを有するので、実施の形態１の構成よりもプレスフィット端子２とコネクタ部５との保持力を高くでき、小型で信頼性を高くすることができる。
実施の形態３．
図１９〜図２２を参照して、本発明の実施の形態３における電力用半導体装置１について説明する。図１９は本発明の実施の形態３によるプレスフィット端子を示す図であり、図２０は図１９のプレスフィット端子及びコネクタ部を示す図である。図２１、図２２は、図１９のプレスフィット端子の基板挿入端子の角度調整作用を説明する図である。図２１はプレスフィット端子２の基板挿入端子２ｂを外部基板５０のスルーホール５１に挿入する前の状態を示しており、図２２はプレスフィット端子２の基板挿入端子２ｂが外部基板５０のスルーホール５１に挿入された状態を示している。実施の形態３における電力用半導体装置１は、実施の形態１及び２と比較してプレスフィット端子２の形状のみが異なる。このため以下ではこの相違点のみについて説明する。
実施の形態３のプレスフィット端子２は、コネクタ挿入端子２ａと基板挿入端子２ｂとの間に位置する胴体部の形状が、図１７に示した実施の形態２の他のプレスフィット端子２と異なる。図１７のプレスフィット端子２は胴体部がストレート部２ｓのみであったが、実施の形態３のプレスフィット端子２は胴体部４０がストレート部２ｓと湾曲底面部４１を有している。ストレート部２ｓは胴体部４０における基板挿入端子２ｂ側に位置し、湾曲底面部４１は胴体部４０におけるコネクタ挿入端子２ａ側に位置する。湾曲底面部４１は、コネクタ挿入端子２ａ側に向かって突出しており、すなわち凸形状に湾曲している。
なお、図１９〜図２２では、図１７に示した実施の形態２の他のプレスフィット端子２の胴体部を変更したプレスフィット端子２の例を示したが、実施の形態３のプレスフィット端子２は、これに限定されない。すなわち、実施の形態３のプレスフィット端子２は、実施の形態１における図５のプレスフィット端子２、実施の形態２の図１４のプレスフィット端子２の胴体部を変更したプレスフィット端子でもよい。また、実施の形態１及び２において、胴体部において符号４０は付していないが、実施の形態１及び２におけるプレスフィット端子２のストレート部２ｓは、胴体部４０でもある。
図２０に示すように、実施の形態３のプレスフィット端子２は、実施の形態１及び２のプレスフィット端子２と異なって胴体部４０の湾曲底面部４１が端子固定部底面５ｃｂと面で接触するのではなく、胴体部４０の湾曲底面部４１が筒状部５ｈｕの端部、すなわち筒状部５ｈｕの開口部と同心円状に接触する。実施の形態３のプレスフィット端子２は、胴体部４０の湾曲底面部４１が筒状部５ｈｕの端部、すなわち筒状部５ｈｕの開口部と同心円状に接触するので、基板挿入端子２ｂが電力用半導体装置１の主面に対して傾いた場合でも、外部基板５０のスルーホール５１に基板挿入端子２ｂを挿入する際に基板挿入端子２ｂがスルーホール５１に確実に挿入することができる。以下に実施の形態３のプレスフィット端子２の作用を説明する。
図２１では、プレスフィット端子２の基板挿入端子２ｂが、電力用半導体装置１の主面すなわち、封止体４の主面４ｆに対して傾いた場合を示している。図２１では、コネクタ挿入端子２ａのコネクタ挿入端子根元部２ａｃが曲がり、胴体部４０及び基板挿入端子２ｂがスルーホール５１のスルーホール中心５２に対して傾いている例を示した。また、図２１では、基板挿入端子２ｂの基板挿入端子根元部２ｂｃは曲がっていない例を示した。実施の形態３のプレスフィット端子２は、湾曲底面部４１が筒状部５ｈｕの端部、すなわち筒状部５ｈｕの開口部に対して同心円状に接触するので、傾いた基板挿入端子２ｂが外部基板５０のスルーホール５１に接触すると、湾曲底面部４１とプレスフィット部２ｐ間、例えばコネクタ挿入端子根元部２ａｃが座屈して、基板挿入端子２ｂの角度を調整することができる。
図２２に示すように、実施の形態３のプレスフィット端子２は、基板挿入端子２ｂがスルーホール５１の奥側（図２２において上側）に挿入されるにしたがって、胴体部４０の湾曲底面部４１と筒状部５ｈｕの端部、すなわち筒状部５ｈｕの開口部との接触位置が移動しながら基板挿入端子２ｂの傾きが調整される。すなわち、実施の形態３のプレスフィット端子２は、基板挿入端子２ｂの先端部と基板挿入端子根元部２ｂｃの中心を通過する基板挿入端子軸５３とスルーホール中心５２と角度が小さくなる。基板挿入端子２ｂがスルーホール５１に完全に挿入されると、胴体部４０におけるストレート部２ｓのストレート部上面２ｓｕがスルーホール５１の底部金属５１ａと接触し、ストレート部上面２ｓｕとスルーホール５１の底部金属５１ａとが互いに平行になる。図２２では、基板挿入端子２ｂの基板挿入端子軸５３がスルーホール５１のスルーホール中心５２に平行になるように、基板挿入端子２ｂがスルーホール５１に挿入されている例を示した。なお、基板挿入端子２ｂがスルーホール５１に挿入される際に、内部がくり抜かれた枠形状の基板挿入端子２ｂがスルーホール５１に押し付けられて変形するが、この基板挿入端子２ｂの変形具合によっては基板挿入端子軸５３がスルーホール中心５２に対して完全に平行ではなく、多少傾く場合もある。この場合であっても、基板挿入端子２ｂの角度を調整することができるので、問題はない。すなわち、基板挿入端子２ｂの基板挿入端子軸５３がスルーホール５１のスルーホール中心５２に略平行（実質的に平行）になるように、基板挿入端子２ｂがスルーホール５１に挿入されても構わない。
実施の形態３の電力用半導体装置１は、実施の形態１及び２と同様に、プレスフィット端子２がメス型コネクタ（コネクタ部５）の底（底部５ｂ）及び側面（筒状部５ｈｄ）に固定されたアンカー部２ｎとリードパターン２３、２４、２５の貫通孔２１ｈに接続されたプレスフィット部２ｐを有するので、プレスフィット端子２とコネクタ（コネクタ部５）との保持力を高くでき、小型で信頼性を高くすることができる。
実施の形態３のプレスフィット端子２は、基板挿入端子２ｂがスルーホール５１に挿入される際に基板挿入端子２ｂの傾きが調整されるので、外部基板５０のスルーホール中心５２に対して基板挿入端子２ｂの位置がずれても、基板挿入端子２ｂとストレート部２ｓ間、例えば基板挿入端子根元部２ｂｃが折れ曲がって、外部基板５０への挿入不良が発生することが無い。このため、実施の形態３のプレスフィット端子２が装着された電力用半導体装置１は、外部基板５０へのプレスフィット端子２の挿入不良の発生率が減少し、歩留まりが向上する。
実施の形態４．
図２３〜図２９を参照して、本発明の実施の形態４における電力用半導体装置１について説明する。図２３は本発明の実施の形態４によるプレスフィット端子を示す図であり、図２４は図２３のプレスフィット端子及び第一のコネクタ部を示す図である。図２５は図２４の第一のコネクタ部及びプレスフィット端子をＢ方向から見た図であり、図２６は図２４の第一のコネクタ部を封止体の主面側から見た図である。図２７は、図２３のプレスフィット端子及び第二のコネクタ部を示す図である。図２８は図２７の第二のコネクタ部及びプレスフィット端子をＢ方向から見た図であり、図２９は図２７の第二のコネクタ部を封止体の主面側から見た図である。実施の形態４における電力用半導体装置１は、実施の形態１及び２と比較してプレスフィット端子２とコネクタ部５の形状が異なる。このため以下ではこの相違点のみについて説明する。
まず、実施の形態４のプレスフィット端子２の形状について説明する。実施の形態４のプレスフィット端子２は、板状に形成されたプレスフィット端子であり、コネクタ挿入端子２ａと基板挿入端子２ｂとの間に位置する胴体部の形状が、図１７に示した実施の形態２の他のプレスフィット端子２と異なる。実施の形態４のプレスフィット端子２は、胴体部４０であるストレート部２ｓが、その内部において円状又は楕円状にくり抜かれた中抜き部４２を有する点で図１７のプレスフィット端子２と異なる。中抜き部４２は、図２４、図２７に示すように、プレスフィット端子２を電力用半導体装置１に挿入した際の荷重でつぶれて変形する。なお、図２３では、楕円形状の中抜き部４２を有するプレスフィット端子２の例を示した。
実施の形態４のプレスフィット端子２は、電力用半導体装置１に挿入した際に中抜き部４２がつぶれることで、ストレート部２ｓの一部が幅方向に広がって、コネクタ部５における端子固定部５ｃの側面に接触する。このときストレート部２ｓの一部が端子固定部５ｃの側面に食い込んでアンカー効果を発揮することにより、プレスフィット端子２のストレート部２ｓがコネクタ部５における端子固定部５ｃの側面に固定される。実施の形態４のプレスフィット端子２は、図１７のプレスフィット端子２よりもプレスフィット端子２とコネクタ部５との保持力を高くでき、信頼性を高くすることができる。これは、中抜き部４２を有するプレスフィット端子２の効果である。抜き部４２を有する実施の形態４のプレスフィット端子２が装着された電力用半導体装置１は、プレスフィット端子２とコネクタ部５との保持力を高くでき、信頼性を高くすることができる。
なお、図２３〜図２９では、図１７に示した実施の形態２の他のプレスフィット端子２の胴体部を変更したプレスフィット端子２の例を示した。実施の形態４のプレスフィット端子２は、これに限定することなく、実施の形態１における図５のプレスフィット端子２、実施の形態２の図１４のプレスフィット端子２の胴体部を変更したプレスフィット端子でもよい。
次に実施の形態４のコネクタ部５の形状について説明する。図２５に示した第一のコネクタ部５は図２６のＢ−Ｂ線による断面を示しており、図２４に示した第一のコネクタ部５は図２６のＣ−Ｃ線による断面を示している。図２５、図２６では、コネクタ部５の筒状部５ｈｄの一部がリードパターン２３の底面から底部５ｂに向けて狭くなり、底部５ｂがプレスフィット端子２の板厚程度の幅になる狭底部４３ａ、４３ｂ、４３ｃ、４３ｄを有している。図２６では、底部５ｂにおいて、４つの狭底部４３ａ、４３ｂ、４３ｃ、４３ｄが設けられた例を示した。４つの狭底部４３ａ、４３ｂ、４３ｃ、４３ｄは、底部５ｂの外周部と破線四辺形４７の各一辺との間に形成されている。各狭底部４３ａ、４３ｂ、４３ｃ、４３ｄは、リードパターン２３、２４、２５の貫通孔２１ｈの径よりも狭く形成されている。図２４におけるプレスフィット端子２は、狭底部４３ａと狭底部４３ｂに挿入された例を示している。なお、狭底部の符号は総括的に４３を用い、区別する場合に４３ａ、４３ｂ、４３ｃ、４３ｄを用いる。
第一上部開口４４は封止体４の主面４ｆに形成されたコネクタ部５の開口であり、第二上部開口４５は表面テーパ部５ｓｔの下端部におけるコネクタ部５の開口である。延伸部開口４６は、延伸部５ｅの上端部、すなわち筒状部５ｈｕの上端部に形成されたコネクタ部５の開口である。第一のコネクタ部５における底部５ｂの形状は、破線四辺形４７と４つの狭底部４３ａ、４３ｂ、４３ｃ、４３ｄを合わせた形状である。
図２５のようにプレスフィット端子２が矢印４８又は矢印４９の方向に回転して挿入された場合に、プレスフィット端子２のコネクタ挿入端子２ａがプレスフィット端子２の板厚ｔｓ方向の幅（図２５において左右方向の幅）が狭くなるように変化している筒状部５ｈｄに至ると、プレスフィット端子２の板厚面（板厚ｔｓが見える面）に垂直な正面及び裏面がこの正面及び裏面に対向する筒状部５ｈｄの傾斜に沿って移動し、すなわちこの筒状部５ｈｄがガイドになって、プレスフィット端子２の矢印４８又は矢印４９に示した方向の回転を抑制し、プレスフィット端子２を垂直方向（コネクタ部５の延伸方向）に矯正する。実施の形態４のコネクタ部５は、プレスフィット端子２のコネクタ挿入端子２ａが狭底部４３ａ、４３ｂに至ると、プレスフィット端子２を垂直方向（コネクタ部５の延伸方向）に向くように配置できる。従って、このようなコネクタ部５を備えた実施の形態４の電力用半導体装置１は、プレスフィット端子２がコネクタ部５の延伸方向に対して傾いて挿入されても、プレスフィット端子２をコネクタ部５の延伸方向に向くように配置できる。このため、実施の形態４の電力用半導体装置１は、プレスフィット端子２の位置精度を高めることができ、製品歩留まりを向上させることができる。なお、プレスフィット端子２は、少なくともコネクタ挿入端子２ａが板状に形成されていればよい。コネクタ挿入端子２ａが板状に形成されたプレスフィット端子２は、そのアンカー部２ｎがリードパターン２３、２４、２５の貫通孔２１ｈの径よりも狭い狭底部４３に固定することができる。
なお、図２４〜図２６では、プレスフィット端子２のコネクタ挿入端子２ａが２つの狭底部４３ａ、４３ｂに配置される例を示したが、例えば１つの狭底部４３ａを備えているコネクタ部５にプレスフィット端子２のコネクタ挿入端子２ａが配置される場合でも構わない。１つの狭底部４３ａを備えているコネクタ部５の場合でも、コネクタ挿入端子２ａの片側（図２４においてコネクタ挿入端子２ａの左側）が狭底部４３ａに挿入されて配置されるので、プレスフィット端子２を垂直方向（コネクタ部５の延伸方向）に向くように配置できる。１つの狭底部４３ａを備えているコネクタ部５の場合には、狭底部４３ａの長さ、すなわちプレスフィット端子２の幅Ｗａ、Ｗｆ方向の長さ（図２６において左右方向の長さ）が長い方が望ましい。狭底部４３ａの長さが長いコネクタ部５は、プレスフィット端子２のコネクタ挿入端子２ａを保持する面積が増えるので、狭底部４３ａの長さが短いコネクタ部５よりも高精度にプレスフィット端子２を垂直方向（コネクタ部５の延伸方向）に向くように配置できる。
図２７〜図２９に示すコネクタ部５は、１つの狭底部４３を備える場合で、かつ最大の狭底部長さを有する例である。図２７に示した第二のコネクタ部５は図２９のＣ−Ｃ線による断面を示しており、図２８に示した第二のコネクタ部５は図２９のＢ−Ｂ線による断面を示している。図２８、図２９に示した第二のコネクタ部５は、コネクタ部５の筒状部５ｈｄの一部がリードパターン２３の底面から底部５ｂに向けて狭くなり、底部５ｂがプレスフィット端子２の板厚程度の幅になる狭底部４３を有している。この場合、底部５ｂは狭底部４３になっているので、底部５ｂがプレスフィット端子２の板厚程度の幅になる狭底形状になっているということもできる。
第二のコネクタ部５は、第一のコネクタ部５と同様に作用するので、第一のコネクタ部５と同様の効果を奏する。従って、第二のコネクタ部５を備えた実施の形態４の電力用半導体装置１は、プレスフィット端子２がコネクタ部５の延伸方向に対して傾いて挿入されても、プレスフィット端子２を第二のコネクタ部５の延伸方向に向くように配置できる。このため、実施の形態４の電力用半導体装置１は、プレスフィット端子２の位置精度を高めることができ、製品歩留まりを向上させることができる。
実施の形態４の電力用半導体装置１は、実施の形態１及び２と同様に、プレスフィット端子２がメス型コネクタ（コネクタ部５）の底（底部５ｂ）及び側面（筒状部５ｈｄ）に固定されたアンカー部２ｎとリードパターン２３、２４、２５の貫通孔２１ｈに接続されたプレスフィット部２ｐを有するので、プレスフィット端子２とコネクタ（コネクタ部５）との保持力を高くでき、小型で信頼性を高くすることができる。
なお、上記各実施の形態においては、スイッチング素子（トランジスタ）１１や整流素子１２として機能する電力用半導体素子８には、シリコンウエハを基材とした一般的な素子でも良いが、本発明においては炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）系材料、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を用いることができる。ワイドバンドギャップ半導体材料を用いて形成され、高い電流許容量および高温動作が可能な半導体素子を用いた場合に、本発明の電力用半導体装置１は、特に顕著な効果が現れる。特に炭化珪素を用いた電力用半導体素子に好適に用いることができる。デバイス種類としては、特に限定する必要はないが、ＩＧＢＴの他に、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect-Transistor）でもよく、その他縦型半導体素子であればよい。
ワイドバンドギャップ半導体によって形成されたスイッチング素子１１や整流素子１２（各実施の形態における電力用半導体素子８）は、シリコンで形成された素子よりも電力損失が低いため、スイッチング素子１１や整流素子１２における高効率化が可能であり、ひいては、電力用半導体装置１の高効率化が可能となる。さらに、耐電圧性が高く、許容電流密度も高いため、スイッチング素子１１や整流素子１２の小型化が可能であり、これら小型化されたスイッチング素子１１や整流素子１２を用いることにより、電力用半導体装置１も小型化が可能となる。また耐熱性が高いので、高温動作が可能であり、ヒートシンクに装着する放熱フィン（冷却器）の小型化や、水冷部の空冷化も可能となるので、電力用半導体装置１の一層の小型化が可能になる。
そのため、外部との電気接続をするためのコネクタ部５を主面４ｆ側に形成する構造は、小型化に必須なものとなる。このとき、上記各実施の形態のように、プレスフィット端子２のような端子を接続するためのメス型コネクタであるコネクタ部５をリードフレーム２１内の貫通孔２１ｈに連通するように形成したので、各コネクタ部５の位置精度が高く、電気接続への応力が少なくなるので、信頼性を向上させることができる。つまり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができるようになる。
なお、スイッチング素子１１及び整流素子１２の両方がワイドバンドギャップ半導体によって形成されていても、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよい。
なお、実施の形態１〜４の封止体の形成手法としてはトランスファモールドに限らず射出成型や圧縮成型でも良く、樹脂も熱硬化性樹脂や熱可塑性樹脂を用いても同様の効果が得られる。対象パッケージとしては本発明構造に限らず、リードフレームや基板を有するパッケージであれば同様の効果が得られる。端子方向はパッケージの主面方向に限らず、内部のリードフレームを垂直に折り曲げるなどで変形させて、プレスフィット端子を側面方向に突出することもできる。パッケージは表面から端子を突出す以外にも，側面から端子を突出すＤＩＰ（Dual Inline Package）やＳＩＰ（Single Inline Package）などでも同様の効果が得られる。また、本発明は、矛盾のない範囲内において、各実施の形態の内容を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１…電力用半導体装置、２…プレスフィット端子、２ａ…コネクタ挿入端子、２ｎ…アンカー部、２ｐ…プレスフィット部、２ｓ…ストレート部（胴体部）、２ｓｂ…ストレート部底面（胴体部底面）、２ｔ…突起部、２ｎｈ…貫通孔（アンカー部貫通孔）、３…回路基板、４…封止体、４ｆ…主面、５…コネクタ部（メス型コネクタ）、５ｂ…底部（底）、５ｃ…端子固定部（主面開口部）、５ｃｂ…端子固定部底面（主面開口部底面）、５ｈｕ…筒状部、５ｈｄ…筒状部（側面）、５ｓｔ…表面テーパ部、５ｂｔ…底面テーパ部、５ｂｃ…底面円形部、６ｆ…回路面、８…電力用半導体素子、２１ｈ…貫通孔、２３…リードパターン、２４…リードパターン、２５…リードパターン、４０…胴体部、４１…湾曲底面部、４２…中抜き部、４３、４３ａ、４３ｂ、４３ｃ、４３ｄ…狭底部、４４…第一上部開口（主面開口部）、Ｗｆ…幅、Ｗａ…幅

Claims (20)

  1. 回路基板の回路面に接合された電力用半導体素子と、
    それぞれ一端側が前記電力用半導体素子を含む前記回路面側に設置された回路部材のいずれかと接続されるとともに、他端側の所定位置に貫通孔を有する複数のリードパターンと、
    前記回路部材と前記回路面を封止して前記回路面と略平行な主面を有するように形成された封止体と、
    前記複数のリードパターンのそれぞれの貫通孔に対応し、前記封止体の主面から前記回路面に向かって形成されたメス型コネクタと、
    前記メス型コネクタに固定されたコネクタ挿入端子を有するプレスフィット端子と、を備え、
    前記コネクタ挿入端子は、
    前記メス型コネクタへの挿入先端側に設けられるとともに、前記メス型コネクタの底及び側面に固定されたアンカー部と、
    前記アンカー部よりも挿入深さが浅い部分に設けられるとともに、前記リードパターンの前記貫通孔に接続されたプレスフィット部と、を有することを特徴とする電力用半導体装置。
  2. 前記プレスフィット端子の前記コネクタ挿入端子は、
    前記プレスフィット部の幅が前記貫通孔の径よりも大きく形成され、
    前記アンカー部の幅が前記貫通孔の径よりも小さく形成されたことを特徴とする請求項１記載の電力用半導体装置。
  3. 前記アンカー部は、内側をくり抜いた枠形状に形成されるとともに、くり抜かれたアンカー部貫通孔に、内側に向かって少なくとも二箇所の突起部を有することを特徴とする請求項１または２に記載の電力用半導体装置。
  4. 前記アンカー部は、内側をくり抜いた枠形状に形成されるとともに、くり抜かれたアンカー部貫通孔に、内側に向かって少なくとも三箇所の突起部を有し、
    前記突起部のうちの一個である第一突起部は挿入先端側に位置し、かつ該第一突起部は前記アンカー部における幅方向の中央側に位置し、
    前記第一突起部と異なる二個の前記突起部は前記プレスフィット部側に位置し、かつ該突起部のそれぞれは前記第一突起部よりも前記アンカー部における幅方向の周辺側に位置することを特徴とする請求項１または２に記載の電力用半導体装置。
  5. 前記メス型コネクタは、前記封止体の主面である封止体主面の側に前記貫通孔の径よりも大きく形成された主面開口部と、前記主面開口部よりも前記回路面側に、前記貫通孔と同心で前記貫通孔と同じ径に形成された筒状部を備え、
    前記プレスフィット端子は、前記メス型コネクタへの挿入先端側と反対側に前記コネクタ挿入端子の幅よりも大きな胴体部を有し、
    前記胴体部における前記回路面側の胴体部底面が、前記主面開口部における前記回路面側の主面開口部底面に接触していることを特徴とする請求項１から４のいずれか１項に記載の電力用半導体装置。
  6. 前記メス型コネクタは、前記封止体の主面である封止体主面の側に前記貫通孔の径よりも大きく形成された主面開口部と、前記主面開口部よりも前記回路面側に、前記貫通孔と同心で前記貫通孔と同じ径に形成された筒状部を備え、
    前記プレスフィット端子は、前記メス型コネクタへの挿入先端側と反対側に前記コネクタ挿入端子の幅よりも大きな胴体部を有し、
    前記胴体部における前記メス型コネクタ側に、前記メス型コネクタ側に突出した湾曲底面部が設けられており、前記湾曲底面部が前記筒状部の前記封止体主面側の端部に接触していることを特徴とする請求項１から４のいずれか１項に記載の電力用半導体装置。
  7. 前記メス型コネクタは、前記封止体の主面である封止体主面の側に前記貫通孔の径よりも大きく形成された主面開口部と、前記主面開口部よりも前記回路面側に、前記貫通孔と同心で前記貫通孔と同じ径に形成された第一の筒状部と、前記第一の筒状部よりも前記回路面側に設けられると共に一部が前記貫通孔と同じ径を有する第二の筒状部を備え、
    前記プレスフィット端子は、前記メス型コネクタへの挿入先端側と反対側に前記コネクタ挿入端子の幅よりも大きな胴体部を有し、
    前記胴体部における前記回路面側の胴体部底面が、前記主面開口部における前記回路面側の主面開口部底面に接触していることを特徴とする請求項１から４のいずれか１項に記載の電力用半導体装置。
  8. 前記メス型コネクタは、前記封止体の主面である封止体主面の側に前記貫通孔の径よりも大きく形成された主面開口部と、前記主面開口部よりも前記回路面側に、前記貫通孔と同心で前記貫通孔と同じ径に形成された第一の筒状部と、前記第一の筒状部よりも前記回路面側に設けられると共に一部が前記貫通孔と同じ径を有する第二の筒状部を備え、
    前記プレスフィット端子は、前記メス型コネクタへの挿入先端側と反対側に前記コネクタ挿入端子の幅よりも大きな胴体部を有し、
    前記胴体部における前記メス型コネクタ側に、前記メス型コネクタ側に突出した湾曲底面部が設けられており、前記湾曲底面部が前記第一の筒状部の前記封止体主面側の端部に接触していることを特徴とする請求項１から４のいずれか１項に記載の電力用半導体装置。
  9. 前記プレスフィット端子は、前記胴体部に内側をくり抜かれた中抜き部が設けられたことを特徴とする請求項５または６に記載の電力用半導体装置。
  10. 前記プレスフィット端子は、前記胴体部に内側をくり抜かれた中抜き部が設けられたことを特徴とする請求項７または８に記載の電力用半導体装置。
  11. 前記プレスフィット端子は、前記コネクタ挿入端子が板状に形成されており、
    前記メス型コネクタは、前記コネクタ挿入端子の板厚面に垂直な正面及び裏面に対向する、該メス型コネクタの前記側面の一部が、前記底に向かって狭くなっていることを特徴とする請求項１から４のいずれか１項に記載の電力用半導体装置。
  12. 前記プレスフィット端子は、前記コネクタ挿入端子が板状に形成されており、
    前記メス型コネクタは、前記コネクタ挿入端子の板厚面に垂直な正面及び裏面に対向する、該メス型コネクタの前記側面の一部が、前記底に向かって狭くなっていることを特徴とする請求項７、８、１０のいずれか１項に記載の電力用半導体装置。
  13. 前記メス型コネクタは、前記底に前記リードパターンの貫通孔の径よりも狭い狭底部を有し、前記コネクタ挿入端子の前記アンカー部は、前記狭底部に固定されたことを特徴とする請求項１１記載の電力用半導体装置。
  14. 前記メス型コネクタは、前記底に前記リードパターンの貫通孔の径よりも狭い狭底部を有し、前記コネクタ挿入端子の前記アンカー部は、前記狭底部に固定されたことを特徴とする請求項１２記載の電力用半導体装置。
  15. 前記メス型コネクタは、前記主面開口部における前記封止体の主面側にテーパ形状に形成された表面テーパ部を有することを特徴とする請求項５から１０のいずれか１項に記載の電力用半導体装置。
  16. 前記メス型コネクタは、前記主面開口部における前記封止体の主面側にテーパ形状に形成された表面テーパ部を有することを特徴とする請求項１２または１４に記載の電力用半導体装置。
  17. 前記メス型コネクタは、該メス型コネクタの前記底と前記側面とがテーパ形状を有する底面テーパ部により接続されたことを特徴とする請求項１から１０、１５のいずれか１項に記載の電力用半導体装置。
  18. 前記メス型コネクタは、該メス型コネクタの前記底に円形状の底面円形部を有することを特徴とする請求項１から１０、１５のいずれか１項に記載の電力用半導体装置。
  19. 前記電力用半導体素子は、ワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項１から１８のいずれか１項に記載の電力用半導体装置。
  20. 前記ワイドバンドギャップ半導体材料は、炭化珪素、窒化ガリウム系材料、またはダイヤモンドのうちのいずれかであることを特徴とする請求項１９記載の電力用半導体装置。
JP2017519118A 2015-05-21 2016-05-09 電力用半導体装置 Active JP6316504B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015103381 2015-05-21
JP2015103381 2015-05-21
PCT/JP2016/063703 WO2016185920A1 (ja) 2015-05-21 2016-05-09 電力用半導体装置

Publications (2)

Publication Number Publication Date
JPWO2016185920A1 JPWO2016185920A1 (ja) 2017-09-28
JP6316504B2 true JP6316504B2 (ja) 2018-04-25

Family

ID=57320147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017519118A Active JP6316504B2 (ja) 2015-05-21 2016-05-09 電力用半導体装置

Country Status (4)

Country Link
JP (1) JP6316504B2 (ja)
CN (1) CN107210279B (ja)
DE (1) DE112016002302B4 (ja)
WO (1) WO2016185920A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6906322B2 (ja) * 2017-02-17 2021-07-21 日立Astemo株式会社 電気部品組立体および車両用ブレーキ液圧制御装置
JP7031347B2 (ja) * 2018-02-14 2022-03-08 三菱電機株式会社 パワーモジュール及び半導体装置
JP6910318B2 (ja) * 2018-04-09 2021-07-28 三菱電機株式会社 半導体装置
US10790220B2 (en) * 2018-10-18 2020-09-29 Nxp B.V. Press-fit semiconductor device
CN109727947B (zh) 2018-11-19 2020-12-15 华为技术有限公司 一种引脚、引脚组合结构、封装体及其制作方法
JP6634655B1 (ja) * 2019-03-28 2020-01-22 株式会社ケーヒン パワーモジュール
DE102020111526B3 (de) * 2020-04-28 2021-06-02 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Einpresskontaktelement
JP7199604B2 (ja) * 2020-07-14 2023-01-05 三菱電機株式会社 半導体装置の製造方法
US11315859B1 (en) * 2020-10-22 2022-04-26 Semiconductor Components Industries, Llc Power module
EP3989274A1 (en) * 2020-10-23 2022-04-27 SwissSEM Technologies AG Power module
US11901273B2 (en) 2021-07-26 2024-02-13 Infineon Technologies Ag Power module with press-fit contacts
CN113843371B (zh) * 2021-09-29 2023-06-13 安徽世林照明股份有限公司 一种电子元件引脚压扁工艺及其设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219738A (ja) 1998-02-02 1999-08-10 Sumitomo Wiring Syst Ltd 配線板組立体及びその製造方法
JP4295384B2 (ja) * 1999-03-08 2009-07-15 富士通コンポーネント株式会社 コネクタ
JP4230725B2 (ja) 2002-07-08 2009-02-25 株式会社カワグチマック工業 断熱耐火材組成物とこれを用いた断熱耐火材
JP2004350377A (ja) 2003-05-21 2004-12-09 Sumitomo Wiring Syst Ltd 回路体および該回路体を収容した自動車用電気接続箱
JP3886948B2 (ja) * 2003-08-07 2007-02-28 矢崎総業株式会社 接続端子
JP2006210230A (ja) * 2005-01-31 2006-08-10 Nissan Motor Co Ltd プレスフィット端子、その固定方法及びプレスフィット端子を使用した回路基板装置の製造方法
JP4569473B2 (ja) 2006-01-04 2010-10-27 株式会社日立製作所 樹脂封止型パワー半導体モジュール
JP5225513B2 (ja) * 2010-04-07 2013-07-03 三菱電機株式会社 プレスフィット端子および半導体装置
JP5599328B2 (ja) * 2011-01-20 2014-10-01 三菱電機株式会社 電力用半導体装置とプリント配線板との接続機構
JP5762319B2 (ja) 2012-01-24 2015-08-12 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP2014049582A (ja) * 2012-08-31 2014-03-17 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
CN107210279A (zh) 2017-09-26
DE112016002302T5 (de) 2018-03-01
WO2016185920A1 (ja) 2016-11-24
CN107210279B (zh) 2019-07-19
DE112016002302B4 (de) 2022-05-05
JPWO2016185920A1 (ja) 2017-09-28

Similar Documents

Publication Publication Date Title
JP6316504B2 (ja) 電力用半導体装置
JP6345300B2 (ja) 電力用半導体装置、電力用半導体装置組み込み機器、および電力用半導体装置組み込み機器の製造方法
JP4634497B2 (ja) 電力用半導体モジュール
JP5383621B2 (ja) パワー半導体装置
CN108352355B (zh) 具有预模制双引线框的半导体系统
JP4567773B2 (ja) 電力用半導体装置
JP5599328B2 (ja) 電力用半導体装置とプリント配線板との接続機構
JP5262793B2 (ja) 電力用半導体装置とその製造方法
JP4570092B2 (ja) 半導体モジュール
JP6705394B2 (ja) 半導体モジュールおよびインバータ装置
JP2017092185A (ja) 半導体装置及びその製造方法
JP5069758B2 (ja) 半導体装置
CN107004666B (zh) 用于半导体部件的引线框架及包括引线框架的电路装置
JP5935374B2 (ja) 半導体モジュールの製造方法
US9666557B2 (en) Small footprint semiconductor package
JP2006202976A (ja) 樹脂封止型半導体装置およびリードフレーム
JP5762319B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2021145036A (ja) 半導体装置の製造方法及び半導体装置
JP5218009B2 (ja) 半導体装置
JP2012142466A (ja) 半導体装置
KR101698431B1 (ko) 반도체 파워 모듈 패키지 및 그의 제조방법
US9774112B2 (en) Press-fit terminal, semiconductor device, power conversion apparatus and method of manufacturing press-fit terminal
JP5445368B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2012238749A (ja) 半導体装置
JP4797492B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170613

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180327

R151 Written notification of patent or utility model registration

Ref document number: 6316504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250