JP5069758B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5069758B2
JP5069758B2 JP2010000049A JP2010000049A JP5069758B2 JP 5069758 B2 JP5069758 B2 JP 5069758B2 JP 2010000049 A JP2010000049 A JP 2010000049A JP 2010000049 A JP2010000049 A JP 2010000049A JP 5069758 B2 JP5069758 B2 JP 5069758B2
Authority
JP
Japan
Prior art keywords
cylindrical electrode
electrode
semiconductor device
cylindrical
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010000049A
Other languages
English (en)
Other versions
JP2011138998A (ja
Inventor
進吾 須藤
洋平 大本
利弥 只熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010000049A priority Critical patent/JP5069758B2/ja
Publication of JP2011138998A publication Critical patent/JP2011138998A/ja
Application granted granted Critical
Publication of JP5069758B2 publication Critical patent/JP5069758B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、樹脂封止型の半導体装置に関し、特に電力用半導体装置であってパッケージ上面より電極を取り出す半導体装置に関する。
半導体装置は、その内部回路において1kV以上の絶縁耐圧を有する半導体チップ(例えばIGBT等)を扱うことがある。このような電力量半導体装置では、内部回路の地絡を防止するため、半導体装置の筐体つまりモールド樹脂において、当該半導体装置に備わる放熱板と電極との間の絶縁距離を確保することが必須である。
一方、半導体装置の外形の小型化を図るためには、半導体装置の上面から電極を取り出す構成が好ましい。半導体装置の筐体を作製する方法として、生産性及び信頼性の向上が可能なトランスファモールド法が知られている。しかしながら、該トランスファモールド法では、狭隘な部分、例えばモールド金型の合わせ面であるパーティングライン部分にも封止樹脂が流入してしまうことから、一般的には上記パーティングラインにリードフレームを配置して、封止樹脂が金型外へ流出するのを抑制している。
このようなトランスファモールド法を用いて、上述のように半導体装置の上面から電極を取り出す半導体モジュールの開発が進められており、具体的構造について、下記の特許文献に開示がある。
特許文献1には、上記電極について、弾性を持たせた柱状部材用いて金型との密着を確保することや、樹脂封止後に筐体上面を切断して電極先端を露出させることが開示されている。このような方法により、樹脂筐体の上面から電極の取り出しを実現している。
特許文献2では、上記電極について、メス型電極とし、予め電極部材を焼鈍して軟化させ、金型で変形させることで樹脂が入らないようにした上で、上記メス型電極に対してネジ止めや圧入により端子を接続する方式が開示されている。これにより従来半導体装置で多く用いられているネジ止めやピンによる電極の接続を実現している。
特開2001−223321号公報(図3、図7) 特開2007−184315号公報(図2)
しかしながら、これらの従来技術には以下のような問題があった。即ち、特許文献1に開示された発明では、樹脂筐体の上面から電極を露出させることは可能であるが、該電極に対して従来のピン端子接続を実現することは困難であった。
また、特許文献2に開示された発明では、樹脂筐体の上面に露出したメス型電極に対してピン端子接続及びネジ端子接続が実現されているが、メス型電極の平坦度を確保する構造が開示されていない。よって、大電流端子及び信号端子等の多数のメス型電極に対して、ピン端子で接続することを考えた場合、全てのメス型電極を垂直に配置することが困難である。よって、接続信頼性が低いという問題がある。
本発明はこのような問題点を解決するためになされたもので、樹脂筐体の上面に露出した電極に対して端子接続を可能にした構成において、電極と端子との接続信頼性を従来に比べて向上可能な半導体装置を提供することを目的とする。
上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における半導体装置は、半導体素子が実装される回路パターンを有する基板と、筒状形状であり、上記回路パターンに接合材により固定される一端部、及び外部電極が挿入され接続される他端部を有する筒状電極と、上記筒状電極の上記他端部における少なくとも他端を露出させて、上記基板、上記半導体素子、及び上記筒状電極を封止する樹脂筐体と、を備えた半導体装置において、上記筒状電極は、上記一端部の肉厚を上記他端部の肉厚に比べて薄く構成したことを特徴とする。
本発明の一態様における半導体装置によれば、外部電極が挿入され接続される筒状電極は、接合材にて回路パターンに接合される一端部の肉厚を、他端部の肉厚に比べて薄く構成した。該構成によれば、樹脂筐体を形成する封止樹脂と基板との熱膨張率の差によって上記一端部における接合材に生じる応力を、筒状電極が歪むことにより緩和することが可能となる。よって、上記一端部における接合材に亀裂等の損傷が発生するのを低減でき、長寿命化を図ることができ、筒状電極において外部電極との接続信頼性を向上することができる。さらに、上記一端部の肉厚の薄型化により、回路パターンと上記一端部との間における接合材の厚みのバラツキを抑えることができ、筒状電極の回路パターンに対する垂直度を向上させることができる。よって、従来に比べて接合時における筒状電極の支持が容易になり、生産性の向上及び歩留まり向上にも寄与することもできる。
本発明の実施の形態1における半導体装置の断面図である。 図1に示す半導体装置に備わる筒状電極の断面図である。 図1に示す半導体装置の斜視図である。 図1に示す半導体装置の変形例における断面図である。 図4に示す半導体装置に備わる筒状電極の断面図である。 本発明の実施の形態2における半導体装置の断面図である。 図6に示す半導体装置に備わる筒状電極の断面図である。 図6に示す半導体装置に備わる筒状電極の変形例の断面図である。 図8Aに示すII部の拡大図である。 本発明の実施の形態3における半導体装置の断面図である。 図9に示す半導体装置に備わる筒状電極の断面図である。
本発明の実施形態である半導体装置について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、以下に記載する各実施の形態では、本発明による効果が顕著に現れることから、半導体装置としてIGBT(絶縁ゲート型バイポーラトランジスタ)及びFWDi(フリーホイール・ダイオード)等の発熱性の素子を例に採るが、これらに限定するものではない。
実施の形態1.
図1には、本発明の実施の形態1における半導体装置101であって、図3に示すI−I方向における半導体装置101の断面が示されている。本実施形態の半導体装置101は、その基本的構成部分として、回路基板3と、筒状電極2と、樹脂筐体1とを有する。
回路基板3は、放熱板31に、熱伝導性絶縁接着層32を介して回路パターン33を接着して形成され、一実施例として40mm×45mmの大きさにてなる。放熱板31は、本実施形態では銅にてなる厚さ2.0mmの板であるが、熱伝導に優れる材料であれば良く、銅に限定されない。熱伝導性絶縁接着層32は、本実施形態では、接着剤としてのエポキシ樹脂に、熱伝導性フィラーとしてアルミナなどの比較的熱伝導率の高い絶縁性材料を混合した、厚さ0.2mmにてなる層である。回路パターン33は、本実施形態では、銅を主とした金属よりなる厚さ0.3mmの層にて形成した配線パターンである。
このように構成された回路基板3の回路パターン33には、半導体素子として、それぞれ厚さ0.2mmのIGBT4と、FWDi5とが、厚さ50μmにて、接合材の一例に相当するSn−Ag−Cu系のはんだ6によって接続されている。該接続により、IGBT4及びFWDi5におけるそれぞれの裏面電極であるコレクタ電極及びアノード電極(共に不図示)の回路パターン33への電気的接続と、IGBT4及びFWDi5の発生熱を放熱板31へ、さらに放熱板31に取り付けられるヒートシンク(不図示)への放熱とが可能となる。
IGBT4及びFWDi5の表面電極であるエミッタ電極、カソード電極(共に不図示)には、一例として直径400μmのアルミニウムワイヤ7が超音波ワイヤボンディングにて接続され、上記表面電極は回路パターン33と電気的に接続されている。また、IGBT4の制御電極であるゲート電極(不図示)にも、同様にアルミニウムワイヤ7が接続され、上記ゲート電極は回路パターン33と接続されている。尚、上記ゲート電極との配線は、電圧印加が主であるため、ワイヤ7の径は200μm程度の細いワイヤでも構わない。
さらに回路基板3の回路パターン33には、筒状電極2が立設され、接合材の一例に相当するはんだ61にて固定される。筒状電極2は、筒状であれば内形、外形の各形状は問わない。本実施形態では円筒形状である。また、筒状電極2は、例えば鍛造などの方法により作製され、回路パターン33に、はんだ61により固定される、接続部に相当する一端部2aと、外部電極90が挿入され接続される他端部2bとを有する。さらに、図2に示すように、筒状電極2の一端部2aにおける肉厚は、他端部2bにおける肉厚に比べて薄くして形成されている。即ち、本実施形態では、筒状電極2は、内径が2mmで一定であり、一端部2aの外径が2.5mm、他端部2bの外径が3.0mmの2段で構成されている。尚、はんだ61は、はんだ付時のぬれ広がりによって筒状電極2の外周及び内周に、はんだフィレットを構成している。
筒状電極2については、まず下記の製造方法を説明した後、さらにより詳しく説明する。
樹脂筐体1は、上述のように構成された回路基板3、IGBT4、FWDi5、及び筒状電極2を、水分や異物などから保護するためのものであり、また、外部電極などを設計値に基づいた寸法で保持するためのものであり、主としてエポキシ樹脂を用いて、半導体装置の製造で一般的に採用されているトランスファモールド法を用いて成型される。本実施形態では、樹脂筐体1は、76mm×45mm、厚さ8mmからなり、その上面1aには、筒状電極2の上記他端部2bに位置する他端2cが露出している。尚、筒状電極2について、樹脂筐体1から露出する部分は、上記他端2cに限定されず、上記他端2cを含むその近傍部分つまり筒状電極2の側面も含むことができる。
また、樹脂筐体1には、放熱板31に接続するヒートシンク(不図示)を取り付けるための貫通穴1bが設けられており、ネジ止めにより上記ヒートシンクの固定が可能である。該ヒートシンクからの放熱により、IGBT4及びFWDi5の発熱による温度上昇がさらに抑制される。また、筒状電極2には、ピン状の端子にてなる外部電極90が挿入され、外部機器と当該半導体装置101との電気的接続が可能となる。
以上のように構成された半導体装置101の製造方法としては、メタルベースの回路基板3に、筒状電極2、IGBT4、FWDi5をはんだ付けし、アルミニウムワイヤ7で接続するところまで完了した組立部品を、予め加熱されたモールド金型に装填する。次に、エポキシ樹脂を主剤とするモールド樹脂を上記金型内に流入させ、加熱、加圧環境下で硬化させる。この際、筒状電極2とモールド金型とを接触させることで、筒状電極2の他端2cが閉止され、上記モールド樹脂の筒状電極2内への流入が抑制される。
このような樹脂封止成型後、筒状電極2に外部電極90を圧入することによって半導体装置101が完成する。
以上のような、半導体装置101の製造方法を踏まえた上で、再び、筒状電極2において、一端部2aにおける肉厚を、他端部2bにおける肉厚に比べて薄くした理由について、以下に詳しく説明する。
上述のような製造過程により、筒状電極2は、図1に示すように、樹脂筐体1の内部を貫通して、回路パターン33上に立設し固着されている。また、半導体装置101における熱源は、IGBT4及びFWDi5であり、半導体装置101全体から見ると一部分に相当する。よって、IGBT4及びFWDi5が発熱したとき、半導体装置101には温度分布が発生し、特にIGBT4及びFWDi5の半導体素子近傍では、温度が100℃以上となる。
その結果、樹脂筐体1と回路基板3との間に温度差が生じ、この温度差に伴う熱応力が筒状電極2、特に、筒状電極2を回路パターン33に固着している、はんだ61に作用する。よって、上記熱応力が繰り返し作用することで、従来の構成では、筒状電極と回路パターンとを接合する、はんだに亀裂等の損傷が発生し易かった。
このような問題を解決するため、出願人は、筒状電極のはんだ接合部近傍の肉厚を薄くすることで、熱応力により発生するひずみが、筒状電極及びはんだで分散され、接続信頼性が向上することを見出した。
しかしながら、筒状電極全体の肉厚を小さくしてしまうと、9.8×10Pa(100kgf/cm)以上の圧力がかかるトランスファモールド法では、該圧力により筒状電極が変形し、筒状電極2への外部電極90の接続が不可能となってしまう。
そこで出願人は、はんだフィレットが構成される接合部近傍のみを薄くすることが有効であることを見出した。
筒状電極2の一端部2aにおける肉厚を他端部2bに比べて薄くすることで、はんだ61は、筒状電極2の外面23a及び内面23bにぬれ広がり易くなる。また、上述のように、はんだフィレットが構成される接合部近傍のみを薄くすることが有効ではあるが、筒状電極2を構成する銅などの材料に比べ十分に柔らかいはんだにて固定される限り、はんだフィレットの高さよりも筒状電極2の肉厚の小さい部分が低くても問題はない。
さらには、筒状電極2における上述の構造は、以下の効果も発揮する。
即ち、筒状電極2は、外部電極90と接続され、外部電極90を介してさらに半導体装置101以外の外部回路であるプリント基板(不図示)と接続される。その際、複数の外部電極90を上記プリント基板に挿入するため、筒状電極2は、正しい寸法で、樹脂筐体1の上面1aに対して概ね垂直となるよう立設することが求められる。つまり筒状電極2を、回路パターン33に垂直又は略垂直に固着しなければならない。
その際、一般的に、筒状電極における、はんだとの接続部の肉厚が大きい場合には、筒状電極の下面と回路パターンとの接触面積が増し、筒状電極と回路パターンとの間に存在するはんだも増加する。よって、該はんだの厚みがバラツクことで、筒状電極が傾きやすいという傾向が見られる。このような状況では、筒状電極が浮かないように、はんだ付けの際に、ジグや錘によって、筒状電極を回路パターンに加圧しておく必要があった。
これに対し本実施形態では、上述の一例のように、筒状電極2の一端部2aの肉厚を他端部2bの肉厚に比べて半分にすることにより、筒状電極2の内周面及び外周面に、はんだフィレットが構成される際に、はんだ61のぬれ力により、筒状電極2が回路パターン33に引き寄せされる。その結果、筒状電極2と回路パターン33とに挟まれるはんだ61の厚みがおよそ10μm以下となった。
したがって、はんだ付けによる筒状電極2の平行度は、10μm以下となり、筒状電極2の部材公差に対する組み立てによるバラツキが小さくなり、回路パターン33に筒状電極2を垂直又は略垂直に接続することが可能となった。その結果、通常のリフローはんだ付けにより、及び簡単な位置決めジグだけの使用により、半導体装置101を生産することが可能となった。よって、生産性及び歩留まりの向上を図ることが可能である。
また、筒状電極2は、以下のような変形例にて構成することもできる。
即ち、筒状電極2では外径寸法を変化させて肉厚を変化させたが、図4及び図5に示す筒状電極2−1のように、外径を一定とし、内径を変化させることで肉厚を変更してもよい。
図1及び図2に示す筒状電極2は、上述の鋳造による製造方法の他、例えば銅円管を切断し、外径を加工することによっても製造することができるため、複数の加工方法を選択することができる。即ち、製作数量や加工精度、部材コストの観点より、最適な加工方法を選択することが可能である。
一方、一般的に、回路基板へ筒状電極をはんだ付けする際に用いるジグは、筒状電極の外面を保持する。よって、筒状電極2のように外径寸法を変化させた場合、上記ジグは、筒状電極2の外径に合わせて製作することが必要となり、また、筒状電極2の外面23aに段差があることから、上記ジグへ筒状電極2を挿入する際に引っかかる等の不都合も懸念され、生産性が低下する可能性がある。
これに対し、外径を一定とした筒状電極2−1では、そのような不都合もないことから、例えば生産数量が多くなる場合などでは、鍛造など型を使用した製造方法であれば部材コストへの影響が小さいことから、筒状電極2−1を採用することが生産性向上に有効である。
実施の形態2.
図6には、本発明の実施の形態2における半導体装置102の断面図が示されている。実施の形態2における半導体装置102は、上記筒状電極2に相当する筒状電極2A−2又は筒状電極2A−1(図8A)を有する点でのみ半導体装置101と相違する。半導体装置102におけるその他の構成部分は、半導体装置101の構成に同じであり、以下では、相違部分である筒状電極2A−2及び筒状電極2A−1についてのみ説明を行う。ここで、筒状電極2A−2は、基本形態の筒状電極2A−1を発展させた形態を有する。図6に示す半導体装置102は、筒状電極2A−2を備えた構成を図示しているが、勿論、筒状電極2A−1を備えた構成を採ることもできる。
筒状電極2の上記一端部2aにおいて、上述の薄肉形状を達成する構成として、実施の形態2における半導体装置102では、図8Aに示す筒状電極2A−1は、一端部2aにおいて、第1傾斜面21を有する。第1傾斜面21は、筒状電極2A−1の外面23a側から内面23b側に向かって傾斜した面であり、外面23aと第1傾斜面21とでなす第1角度21aは、本実施形態では45度としている。
第1傾斜面21が形成された一端部2aの領域では、筒状電極2A−1の他端部2bの肉厚に比べて薄肉となっている。したがって、実施の形態1の半導体装置101にて得られる上述した、接続信頼性及び生産性の向上、等の効果は、本実施の形態2における半導体装置102でも得ることができる。
また、第1傾斜面21を形成するに当たり、回路パターン33に接触する筒状電極2A−1の一端面には、図8Bに示すように、平坦部24が形成されてもよい。該平坦部24は、部品加工時に高さを合わせるための面であり、その大きさは、上記高さ合わせに最低限必要な大きさであればよい。
第1傾斜面21の形成方法として、前述の鍛造や機械加工が考えられるが、肉厚を変化させる手段として、テーパ加工することは容易であり、加工ツールの先端角の異なるものを用いることによって、角度を変えることも容易である。このように、筒状電極に対する加工を簡略化することができる。
また、実施の形態1で示した通り、モールド金型で筒状電極2A−1の先端を押すと、筒状電極2A−1の軸方向に荷重が付加されるが、第1傾斜面21を設けたことにより、筒状電極2A−1は、外面23aを外側へ広がる方向にひずみやすくなる。よって、メタルベースの回路基板3への応力を緩和し、筒状電極2A−1の押し込み量を大きくできる。これにより、筒状電極2A−1の部材公差を大きくでき、検査費用及び部材コストを低減できる。
さらに、はんだ61が筒状電極2A−1の内面23bにぬれ広がるとき、回路パターン33と筒状電極2A−1の第1傾斜面21とで挟まれた領域がはんだ61で満たされるように広がる。よって、回路パターン33と筒状電極2A−1との間で、はんだ61の不ぬれが発生しにくく、また、温度サイクル試験の際にも、第1傾斜面21の部分では、はんだ61が厚くなっていることから、はんだ61に発生するひずみが緩和され、接合部全面に渡る亀裂進展を抑制でき、信頼性が向上する。
上述のように一端部2aに第1傾斜面21を形成した筒状電極2A−1に対して、図7に示す筒状電極2A−2のように、他端部2bにも、傾斜面、つまり第2傾斜面22を設けるのが好ましい。第2傾斜面22は、筒状電極2A−2の外面23a側から内面23b側に向かって傾斜した面であり、外面23aと第2傾斜面22とでなす第2角度22aは、本実施形態では60度としている。

このような第2傾斜面22を設ける理由について述べる。即ち、筒状電極2A−2の他端2cである樹脂筐体1に対する露出部がモールド金型に接触したときに、筒状電極2A−2の外面23aが外側へ広がるように変形することで、回路基板3への押圧力を緩和でき、かつ筒状電極2A−2の内側への封止樹脂の流入がしにくい構造とするためである。
一方、トランスファモールド法によるモールド樹脂の圧力により、筒状電極2A−2が潰れるのを防止するために、他端部2bでは、ある程度の肉厚が必要である。このような観点から、第2傾斜面22を形成する第2角度22aは、第1傾斜面21を形成する第1角度21aに比べて大きい方が良い。この延長上として、上述の筒状電極2A−1のように第2傾斜面22を設けない形態が存在する。しかしながら、上述の温度サイクルによる応力が一端部2aに作用するのと同様に、筒状電極2A−2の他端2cと樹脂筐体1との間にも応力が発生する。よって、筒状電極2A−2の他端部2bが樹脂筐体1から剥離するのを防止するため、及び、筒状電極2A−2への外部電極90の挿入を容易にするためにも、第2傾斜面22を形成する方が好ましい。
実施の形態3.
図9には、本発明の実施の形態3における半導体装置103の断面図が示されている。実施の形態3における半導体装置103は、上述した実施の形態2の半導体装置102における一部の上記筒状電極2A−2について、筒状電極2A−2に相当する筒状電極2Bで置き換えた構成を有する点でのみ半導体装置102と相違する。半導体装置103におけるその他の構成部分は、半導体装置102の構成に同じであり、以下では、相違部分である筒状電極2Bについてのみ説明を行う。
IGBT4及びFWDi5の主電極と接続されている筒状電極2Bは、図10に示すように、回路パターン33との接続部である一端部2aにおいて、外面23aを内面23b側に折り返した折り曲げ部25を有する。また、筒状電極2Bの他端部2bの他端2cには、上述の筒状電極2A−2の場合と同様に、第2角度22aを有する第2傾斜面22が形成されている。
このような筒状電極2Bでは、その肉厚を0.5mm、高さを5mm、外径を4mm、折り曲げ部25における先端での内径を2mm程度としている。
このような構成を有する筒状電極2Bを設ける理由について説明する。
IGBT4及びFWDi5の主電極は、装置によっては100A以上の大電流を流す素子であることも多く、その際には、筒状電極に接続される外部電極90も大きくなり、概ね板厚1mm、板幅2mm以上の外部電極90を複数用いる必要がある。
そのためには、筒状電極の内径及び外径を大きくする必要がある。よって、筒状電極を回路パターン33に接合する、はんだ61の接合面積が大きくなり、比較的小さい外径を有する筒状電極に比べると、上述の熱応力が大きくなる。したがって、接続信頼性が低下する傾向がある。
そこで、本実施の形態における筒状電極2Bでは、図10に示すように、回路パターン33との接合部を含む筒状電極2Bの一端部2aに折り曲げ部25を形成することで、筒状電極2Bと回路パターン33との間の領域を拡張する。これにより、折り曲げ部25と回路パターン33との接触部分の近傍では、筒状電極2Bの外面23a、及び折り曲げ部25の内面にわたり、はんだ61がぬれて接続される。
その結果、はんだ接合部の面積が拡大し、たとえはんだ61に亀裂が進展しても十分な接合面積が確保されており、また、外周から亀裂が進展した後、樹脂筐体1の熱変形から発生する応力に対して折り曲げ部25がひずむ。よって、折り曲げ部25と、折り曲げ部25の内側のはんだ付け部とで構成される接合部の信頼性を向上させることができる。
このような効果は、例えばSiCデバイスなどの高温動作するデバイスを用いた半導体装置、つまり温度変動が大きく温度サイクルの大きい半導体装置において特に有効である。即ち、折り曲げ部25を有する筒状電極2Bは、樹脂の熱膨張率などの物性が著しく変化するガラス遷移温度(Tg)を、樹脂筐体1の温度が部分的に超えた場合に発生する、大きい熱応力を緩和することができる。したがって、高信頼性を有する高温動作モジュールの提供を可能とする。
尚、上述した各実施の形態の構成を組み合わせることも可能である。また、各実施の形態にて説明した変形例については、それぞれの実施形態における構成にも適用することができる。
1 樹脂筐体、
2, 2−1,2A−1,2A−2,2B 筒状電極、2a 一端部、2b 他端部、
3 回路基板、4 IGBT、5 FWDi、
21 第1傾斜面、21a 第1角度、22 第2傾斜面、22a 第2角度、
23a 外面、23b 内面、25 折り曲げ部、33 回路パターン、
61 はんだ、90 外部電極、
101〜103 半導体装置。

Claims (4)

  1. 半導体素子が実装される回路パターンを有する基板と、
    筒状形状であり、上記回路パターンに接合材により固定される一端部、及び外部電極が挿入され接続される他端部を有する筒状電極と、
    上記筒状電極の上記他端部における少なくとも他端を露出させて、上記基板、上記半導体素子、及び上記筒状電極を封止する樹脂筐体と、を備えた半導体装置において、
    上記筒状電極は、上記一端部の肉厚を上記他端部の肉厚に比べて薄く構成したことを特徴とする半導体装置。
  2. 上記筒状電極は、一定の外形寸法を有する、請求項1記載の半導体装置。
  3. 上記筒状電極は、上記一端部において、外面側から内面側に向かって傾斜した第1傾斜面を有する、請求項1又は2記載の半導体装置。
  4. 上記筒状電極は、上記他端部において、外面側から内面側に向かって傾斜した第2傾斜面を有し、電極外面と上記第1傾斜面とでなす第1角度は、上記電極外面と上記第2傾斜面とでなす第2角度よりも小さい、請求項3記載の半導体装置。
JP2010000049A 2010-01-04 2010-01-04 半導体装置 Expired - Fee Related JP5069758B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010000049A JP5069758B2 (ja) 2010-01-04 2010-01-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010000049A JP5069758B2 (ja) 2010-01-04 2010-01-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2011138998A JP2011138998A (ja) 2011-07-14
JP5069758B2 true JP5069758B2 (ja) 2012-11-07

Family

ID=44350113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010000049A Expired - Fee Related JP5069758B2 (ja) 2010-01-04 2010-01-04 半導体装置

Country Status (1)

Country Link
JP (1) JP5069758B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007345A (ja) * 2012-06-26 2014-01-16 Denso Corp 集積回路
JP6016611B2 (ja) * 2012-12-20 2016-10-26 三菱電機株式会社 半導体モジュール、その製造方法およびその接続方法
JP6041043B2 (ja) * 2013-03-21 2016-12-07 富士電機株式会社 コンタクト部品、および半導体モジュール
JP6217101B2 (ja) 2013-03-22 2017-10-25 富士電機株式会社 半導体装置の製造方法及び取り付け治具
US10405434B2 (en) 2013-03-22 2019-09-03 Fuji Electric Co., Ltd. Mounting jig for semiconductor device
KR102108830B1 (ko) * 2014-01-21 2020-05-11 엘지이노텍 주식회사 전기변색 디바이스
CN105981167B (zh) * 2014-08-12 2019-05-28 富士电机株式会社 半导体装置
JP6866716B2 (ja) * 2017-03-23 2021-04-28 富士電機株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4569473B2 (ja) * 2006-01-04 2010-10-27 株式会社日立製作所 樹脂封止型パワー半導体モジュール
WO2008090734A1 (ja) * 2007-01-22 2008-07-31 Mitsubishi Electric Corporation 電力用半導体装置

Also Published As

Publication number Publication date
JP2011138998A (ja) 2011-07-14

Similar Documents

Publication Publication Date Title
JP5069758B2 (ja) 半導体装置
TWI404177B (zh) 功率半導體電路裝置及其製造方法
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
JP5171777B2 (ja) 電力用半導体装置
CN105190874B (zh) 半导体模块及半导体装置
JP6316504B2 (ja) 電力用半導体装置
JP5262793B2 (ja) 電力用半導体装置とその製造方法
JP5213884B2 (ja) 半導体装置モジュール
JP2010027814A (ja) 電力用半導体装置
JP5218442B2 (ja) 電力用半導体装置
JP2006066813A (ja) 半導体装置
JP5935374B2 (ja) 半導体モジュールの製造方法
JP2014013878A (ja) 電子装置
JP2010287726A (ja) 半導体装置
JP5708044B2 (ja) 半導体装置、金属ブロック体及びその製造方法
JP2009164240A (ja) 半導体装置
JP4797492B2 (ja) 半導体装置
US20150221621A1 (en) Semiconductor module
CN104471705B (zh) 用于大面积半导体芯片的低热应力封装
JP2015056540A (ja) 半導体装置及びその製造方法
JP2012054513A (ja) 半導体パッケージ
JP2021197492A (ja) 圧入型半導体装置
JP2013069911A (ja) 半導体装置
JP5465313B2 (ja) 半導体装置モジュール
JP2016039264A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120817

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees