JP2014007345A - 集積回路 - Google Patents

集積回路 Download PDF

Info

Publication number
JP2014007345A
JP2014007345A JP2012143355A JP2012143355A JP2014007345A JP 2014007345 A JP2014007345 A JP 2014007345A JP 2012143355 A JP2012143355 A JP 2012143355A JP 2012143355 A JP2012143355 A JP 2012143355A JP 2014007345 A JP2014007345 A JP 2014007345A
Authority
JP
Japan
Prior art keywords
circuit board
lead frame
substrate
electronic component
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012143355A
Other languages
English (en)
Inventor
Yoichi Hamatsu
陽一 濱津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012143355A priority Critical patent/JP2014007345A/ja
Publication of JP2014007345A publication Critical patent/JP2014007345A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】集積回路1において、回路基板10とリードフレーム20との間のインピーダンスを小さくしつつ、体格の小型化を図る。
【解決手段】集積回路1は、電子部品60、61a、61b、62、63と、回路基板10と電子部品60、61a、・・・、63との間を電気的に接続するとともに、電子部品11、12、・・・、63と外部回路との間を電気的に接続するためのリードフレーム20と、電子部品11、12・・・63をモールド樹脂によって被覆する被覆部40とを備える。電子部品60、61a、61b、62、63は、回路基板10の面方向に対する直交方向に配置されている。リードフレーム20および回路基板10の間が導電性接着剤71によって接合されている。リードフレーム20および回路基板10の間のインピーダンスを小さくできる。
【選択図】図2

Description

本発明は、集積回路に関するものである。
近年、高輝度型のディスチャージ(HID)ランプに一定電力を出力するバラストを小型化するために、このバラストを構成する集積回路(モジュール)の小型化が望まれている。
そこで、特許文献1の集積回路では、制御基板と、電力用半導体素子(パワートランジスタチップ)と、リードフレームとを備え、電力用半導体素子とリードフレームとの間をワイヤボンディングで接続し、制御基板とリードフレームとの間をワイヤボンディングで接続して、かつ電力用半導体素子を制御基板に対する直交方向に配置したものがある。
このものによれば、電力用半導体素子を制御基板に対する直交方向に配置することにより、電力用半導体素子を制御基板の面方向に配置する場合に比べて、集積回路の面方向の大きさを小さくすることができる。
特開平11−307721号公報
上記特許文献1では、電力用半導体素子を制御基板に対する直交方向に配置することにより、電力用半導体素子を制御基板の面方向に配置する場合に比べて、集積回路の面方向の体格を小さくするができるものの、制御基板とリードフレームとの間をワイヤボンディングで接続するため、制御基板とリードフレームとの間のインピーダンスが高くなる。
本発明は上記点に鑑みて、基板とリードフレームとの間のインピーダンスを小さくしつつ、体格の小型化を図るようにした集積回路を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、第1の基板(10)と、
前記第1の基板に搭載される第1の電子部品(11、12、13)と、
前記第1の基板の面方向に対する直交方向に配置される第2の電子部品(60、61a、61b、62、63)と、
前記第1の基板と前記第2の電子部品との間を電気的に接続するとともに、前記第1、第2の電子部品と外部回路との間を電気的に接続するためのリードフレーム(20)と、
少なくとも前記第1、第2の電子部品をモールド樹脂によって被覆する被覆部(40)と、を備え、
前記第1、第2の電子部品が電気回路を構成する集積回路であって、
前記リードフレームおよび前記基板の間が接合されていることを特徴としている。
ここで、リードフレームおよび基板の間を接合する際には、例えば、導電性接着剤、半田づけ、溶接などを用いることができる。或いは、リードフレームおよび基板の間を嵌合により固定してリードフレームおよび基板の間を接合することもできる。
請求項1に記載の発明によれば、リードフレームおよび基板の間が接合されているので、リードフレームおよび基板の間のインピーダンスを小さくすることができる。これに加えて、第2の電子部品は、第1の基板の面方向に対する直交方向に配置されている。このため、第2の電子部品を第1の基板の面方向に配置した場合に比べて、集積回路において第1の基板の面方向の体格を小さくすることができる。したがって、基板とリードフレームとの間のインピーダンスを小さくしつつ、体格の小型化を図ることができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態における集積回路の上面図である。 第1実施形態における集積回路のA−A断面図である。 第1実施形態における集積回路のB−B断面図である。 第1実施形態における集積回路の製造工程を示す図である。 本発明の第2実施形態における集積回路の断面図である。 本発明の第3実施形態における集積回路の上面図である。 第3実施形態における集積回路のC−C断面図である。 本発明の第4実施形態における集積回路の上面図である。 第4実施形態における集積回路のD−D断面図である。 本発明の第5実施形態における集積回路の上面図である。 第5実施形態における集積回路のE−E断面図である。 本発明の第6実施形態における集積回路の上面図である。 第6実施形態における集積回路のF−F断面図である。 本発明の第7実施形態における集積回路の上面図である。 第7実施形態における集積回路のG−G断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1〜図3は、本発明に係る集積回路1の第1実施形態の構造を示す図である。図1は第1実施形態の集積回路1の上面図である。図2は図1中A−A断面図である。図3は図1中B−B断面図である。
本実施形形態の集積回路1は、高輝度型のディスチャージランプに一定電力を出力するバラストを構成するものであって、図1、図2、及び図3に示すように、回路基板10、リードフレーム20、絶縁シート30a、30b、および被覆部40を備える。回路基板10の一面(図中下面)には、電子部品11、12、13が搭載されている。
なお、図1は、回路基板10および被覆部40のそれぞれの外形だけを示し、回路基板10および被覆部40の内部をそれぞれ透過した状態を示している。
リードフレーム20は、アルミニウム、鉄などの導電性金属材料からなるもので、回路基板10の面方向に対する直交方向に配置されている。具体的には、リードフレーム20は、端子50、51、52、53、54、55、56、57、58、59を備える。本実施形態の面方向とは、回路基板10が広がる方向のことである。
端子50、51、52、53、54は、面方向に平行であるY方向に並べられている。端子55、56、57、58、59は、端子50、51、52、53、54に対して隙間を開けてY方向に直交するX方向他方側(図面右側)に配置されている。端子55、56、57、58、59は、Y方向に並べられている。
端子50は、X方向に伸びる針状に形成されている。端子50のうちX方向一方側は、図3に示すように、回路基板10に対して平行に形成されている。端子50のうちX方向他方側は、端子50のうちX方向一方側に対して回路基板10側に配置されて、かつ回路基板10に対して平行に形成されている。端子50のうちX方向一方側とX方向他方側との間の中間部は、X方向に対して傾斜する方向に伸びるように形成されている。端子52、54は、それぞれ、端子50と同様の構造になっている。
端子55は、そのX方向他方側がX方向一方側に対して回路基板10側に配置されている以外は、端子50と同様の構造になっている。端子57、59は、それぞれ、端子55と同様の構造になっている。
端子51のうちX方向他方側は、図1に示すように、平面部51aが形成されている。平面部51aは、回路基板10に対して平行に形成されている。端子51のうち平面部51aに対してX方向一方側は、X方向一方側に伸びる針状に形成されている。端子51の平面部51aのうち回路基板10側(図面上側)には、電子部品60が配置されている。本実施形態の平面部51aは、電子部品60を支持する支持部を構成する。
端子53は、端子51と同様、平面部53aを有する構造になっている。端子53の平面部53aには、電子部品61a、61bが配置されている。平面部53aは、電子部品61a、61bを支持する支持部を構成する。
端子56は、そのX方向他方側がX方向一方側に対して回路基板10側に配置されている以外は、端子51と同様の構造になっている。端子58は、端子56と同様の構造になっている。端子56の平面部56aのうち回路基板10側(図面上側)には、電子部品62が配置されている。端子58の平面部58aのうち回路基板10側(図面上側)には、電子部品63が配置されている。平面部56a、58aは、電子部品62、63をそれぞれ支持する支持部を構成する。
なお、本実施形態の電子部品60、61a、61b、62、63としては、IGBT、電界効果トランジスタ等の電力用半導体素子が用いられている。
電子部品60と端子50との間には、ワイヤボンディング70によって接続されている。電子部品61aと端子52との間には、ワイヤボンディング70によって接続されている。電子部品61bと端子54との間には、ワイヤボンディング70によって接続されている。電子部品62と端子55との間には、ワイヤボンディング70によって接続されている。電子部品63と端子59との間には、ワイヤボンディング70によって接続されている。
端子50のX方向一方側部分50Aのうち他方側と回路基板10のX方向一方側との間は、導電性接着剤71を用いて接合されている。同様に、端子51、52、53、54は、X方向一方側部分51A、52A、53A、54Aのうち他方側と回路基板10のX方向一方側との間が導電性接着剤71を用いて接合されている。
端子55のX方向他方側部分55Aのうち一方側と回路基板10のX方向他方側との間は、導電性接着剤71を用いて接合されている。同様に、端子56、57、58、59は、X方向他方側部分のうち一方側部分56A、57A、58A、59Aと回路基板10のX方向他方側との間が導電性接着剤71を用いて接合されている。
絶縁シート30aは、端子50、51、52、53、54のX方向他方側において回路基板10の反対側に配置されている。絶縁シート30bは、端子55、56、57、58、59のX方向一方側において回路基板10の反対側に配置されている。
被覆部40は、回路基板10、リードフレーム20、絶縁シート30a、30b、および電子部品11、12、13、60、61a、61b、62、63のうち絶縁シート30a、30bの下面、端子50、51、52、53、54のX方向一方側、および端子55、56、57、58、59のX方向他方側を除く部分をモールド樹脂によって被覆するように形成されている。
すなわち、絶縁シート30a、30bの下面が被覆部40から露出し、かつ端子50、51、52、53、54のX方向一方側、および端子55、56、57、58、59のX方向他方側が被覆部40から突出するように形成されている。
このように構成される本実施形態では、絶縁シート30a、30bの下面を被支持部材側に向けて集積回路1を被支持部材に対して配置する。このため、絶縁シート30a、30bがリードフレーム20と被支持部材との間を電気的に絶縁する。
本実施形態では、回路基板10とリードフレーム20との間が導電性接着剤71を用いて接合されている。このため、電子部品11、12、13と電子部品と60、61a、61b、62、63との間がワイヤボンディング70、導電性接着剤71、およびリードフレーム20を通して電気的に接続される。このことにより、電子部品11、12、13、60、61a、61b、62、63が電気回路を構成している。
ここで、端子50、51、52、53、54のそれぞれのX方向一方側端部が外部回路に端子毎に接続されて、かつ端子55、56、57、58、59のそれぞれのX方向他方側端部が外部回路に端子毎に接続されている。このことにより、
電気回路と外部回路との間が接続されることになる。
次に、本実施形態の集積回路1の製造方法について図4を参照して説明する。
まず、図4(a)の工程では、リードフレーム20を用意する。次の図4(b)の工程では、リードフレーム20に対して電子部品60、61a、61b、62、63を実装する。次の図4(c)の工程では、電子部品毎に電子部品とこの電子部品毎に対応する端子との間をワイヤボンディング70によって接続する。
次の図4(d)の工程では、端子50、51、52、53、54のX方向他方側において、回路基板10の反対側に絶縁シート30aを配置する。端子55、56、57、58、59のX方向一方側において、回路基板10の反対側に絶縁シート30bを配置する。
次の図4(e)の工程では、電子部品11、12、13を搭載する回路基板10を用意し、回路基板10と端子50、51、52、53、54、55、56、57、58、59との間を端子毎に導電性接着剤71を用いて接合する。
本実施形態の導電性接着剤71としては、例えば銀ペーストなどが用いられる。
次の図4(f)の工程では、モールド樹脂によって被覆部40を成形する。具体的には、回路基板10、リードフレーム20、絶縁シート30a、30b、および電子部品11、12・・・63のうち絶縁シート30a、30bの下面、端子50、51、52、53、54のX方向一方側、および端子55、56、57、58、59のX方向他方側を除く部分をモールド樹脂によって被覆する。
以上説明した本実施形態によれば、集積回路1は、回路基板10と、回路基板10に搭載される電子部品11、12、13と、回路基板10の面方向に対する直交方向に配置される電子部品60、61a、61b、62、63と、回路基板10と電子部品60、61a、61b、62、63との間を電気的に接続するとともに、電子部品11、12、13、60、61a、61b、62、63と外部回路との間を電気的に接続するためのリードフレーム20と、少なくとも電子部品11、12、13、60、61a、61b、62、63をモールド樹脂によって被覆する被覆部40と、を備える。電子部品11、12、13、60、61a、61b、62、63が電気回路を構成する。リードフレーム20および回路基板10の間が導電性接着剤71によって接合されていることを特徴とする。したがって、リードフレーム20および回路基板10の間のインピーダンスを小さくすることができる。これに加えて、電子部品60、61a、61b、62、63は、回路基板10の面方向に対する直交方向に配置されている。このため、電子部品60、61a、61b、62、63を回路基板10の面方向に配置した場合に比べて、集積回路1において回路基板10の面方向の体格を小さくすることができる。したがって、回路基板10とリードフレーム20との間のインピーダンスを小さくしつつ、集積回路1の体格の小型化を図ることができる。
(第2実施形態)
上記第1実施形態では、回路基板10に対してリードフレーム20側(図2中下側)に電子部品11、12、13を配置した例について説明したが、これに代えて、図5に示すように、回路基板10に対してリードフレーム20と反対側(図2中上側)に電子部品11、12、13を配置してもよい。図5は、本実施形態の集積回路1の断面図であって、図2に対応する図である。
(第3実施形態)
上記第1実施形態では、絶縁シート30a、30bの下面が被覆部40から露出するように構成した例について説明したが、これに代えて、本実施形態では、絶縁シート30a、30bを削除した例について図6、図7を参照して説明する。
図6は本実施形態の集積回路1の上面図である。図7は図6中C−C断面図である。図6は、回路基板10および被覆部40のそれぞれの外形だけを示し、回路基板10および被覆部40の内部をそれぞれ透過した状態を示している。
本実施形態の集積回路1は、図6および図7に示すように、回路基板10、リードフレーム20、絶縁シート30a、30b、および電子部品11・・・62、63のうち端子50、51、52、53、54のX方向一方側、および端子55、56、57、58、59のX方向他方側を除く部分を被覆部40によって被覆するように形成されている。
(第4実施形態)
上記第1実施形態では、リードフレーム20に搭載される電子部品として電力用半導体素子を用いた例について説明したが、これに代えて、リードフレーム20に搭載される電子部品としてコンデンサを用いる例について図8、図9を参照して説明する。
図8は本実施形態の集積回路1の上面図である。図9は図6中D−D断面図である。図8は、回路基板10および被覆部40のそれぞれの外形だけを示し、回路基板10および被覆部40の内部をそれぞれ透過した状態を示している。図8において図1中と同一符号は同一のものを示している。図9において図2中と同一符号は同一のものを示している。
本実施形態では、電子部品62として、電力用半導体素子に代わるコンデンサが用いられている。電子部品62と端子55との間は、半田によって接続されている。電子部品62と端子56との間は、半田によって接続されている。
(第5実施形態)
上記第3実施形態では、リードフレーム20に電子部品を搭載した例について説明したが、これに代えて、リードフレーム20に回路基板を搭載した例について図10、図11を参照して説明する。
図10は本実施形態の集積回路1の上面図である。図11は図6中E−E断面図である。図10は、回路基板10および被覆部40のそれぞれの外形だけを示し、回路基板10および被覆部40の内部をそれぞれ透過した状態を示している。図10において図1中と同一符号は同一のものを示している。図11において図2中と同一符号は同一のものを示している。
本実施形態では、リードフレーム20に回路基板80が搭載されている。リードフレーム20は、回路基板80を支持するために、端子100、101、102、103、104が用いられている。端子100は、端子50、55の間が中継部100Aによって接続されたものである。端子101は、端子51、56の間が中継部101Aによって接続されたものである。端子102は、端子52、57の間が中継部102Aによって接続されたものである。端子103は、端子53、58の間が中継部103Aによって接続されたものである。端子104は、端子54、59の間が中継部104Aによって接続されたものである。
ここで、回路基板80は、中継部100A、101A、102A、103A、104Aに対して回路基板10側に配置されている。回路基板80に対して回路基板10側には、電子部品90、91、92が配置されている。電子部品90、91、92は、上記第1実施形態の電子部品60、61a、61b、62、63に代えて用いられるもので、電子部品11、12、13とともに、電気回路を構成する。
回路基板80と端子100との間は、2本のワイヤボンディング70によって接続されている。回路基板80と端子101との間は、2本のワイヤボンディング70によって接続されている。回路基板80と端子102との間は、2本のワイヤボンディング70によって接続されている。回路基板80と端子103との間は、2本のワイヤボンディング70によって接続されている。回路基板80と端子104との間は、2本のワイヤボンディング70によって接続されている。
以上説明した本実施形態によれば、リードフレーム20に対して電子部品60、61a、61b、62、63a、63bに代えて回路基板80が搭載されている。
回路基板80には、電子部品90、91、92が配置されている。このため、回路基板10の面方向に対する直交方向に配置されている。このため、電子部品90、91、92を回路基板10の面方向に配置した場合に比べて、集積回路1において回路基板10の面方向の体格を小さくすることができる。
(第6実施形態)
上記第1実施形態では、被覆部40によって回路基板10を全て被覆するように構成した例について説明したが、これに代えて、本実施形態では、図12、図13に示すように、回路基板10のうちリードフレーム20と反対側を被覆部40から露出するように構成する。
図12は本実施形態の集積回路1の上面図である。図13は図12中F−F断面図である。図12は、回路基板10および被覆部40のそれぞれの外形だけを示し、回路基板10および被覆部40の内部をそれぞれ透過した状態を示している。図12において図1中と同一符号は同一のものを示している。図13において図2中と同一符号は同一のものを示している。
(第7実施形態)
上記第1実施形態では、リードフレーム20および回路基板10の間が導電性接着剤71によって接合される例について説明したが、これに代えて、本実施形態では、嵌合によってリードフレーム20および回路基板10の間が接合される例について図14、図15を参照して説明する。
図14は本実施形態の集積回路1の上面図である。図15は図6中G−G断面図である。図14は、回路基板10および被覆部40のそれぞれの外形だけを示し、回路基板10および被覆部40の内部をそれぞれ透過した状態を示している。図14において図1中と同一符号は同一のものを示している。図15において図2中と同一符号は同一のものを示している。
本実施形態の端子51のX方向一方側が被覆部40から突出するのではなく、図15(図中嵌合部52b、58bを示す)に示すように、断面コ字状の嵌合部51bを形成する。端子52、54のそれぞれのX方向一方側は、端子51と同様に、断面コ字状の嵌合部52b、54bを形成する。嵌合部51b、52b、54bには、回路基板10のX方向一方側が嵌め込まれている。
回路基板10のうちX方向一方側には、突起部111、112、113が設けられている。突起部111、112、113は、回路基板10に対して電子部品60、61a、61b、62、63と反対側に配置されている。
突起部111は、嵌合部51bに回路基板10が嵌め込まれている状態で嵌合部51aに接触する。突起部112は、嵌合部52bに回路基板10が嵌め込まれている状態で嵌合部52bに接触する。突起部113は、嵌合部54bに回路基板10が嵌め込まれている状態で嵌合部54bに接触する。
また、端子55のX方向他方側が被覆部40から突出するのではなく、断面コ字状の嵌合部55bを形成する。端子58のX方向他方側は、端子55と同様に、断面コ字状の嵌合部58bを形成する。嵌合部55b、58bには回路基板10のX方向他方側が嵌め込まれている。
回路基板10のうちX方向他方側には、突起部114、115が設けられている。突起部114、115は、回路基板10に対して電子部品60、61a、61b、62、63と反対側に配置されている。
突起部114は、嵌合部55bに回路基板10が嵌め込まれている状態で嵌合部55aに接触する。突起部115は、嵌合部58bに回路基板10が嵌め込まれている状態で嵌合部58bに接触する。
本実施形態では、突起部111、112、113、114、115は導電性材料からなるものである。突起部111、112、113、114、115は、回路基板10内の電極をそれぞれ構成している。
このように構成される本実施形態では、嵌合部51b、52b、54b、55b、58bに回路基板10が嵌め込まれてリードフレーム20および回路基板10の間が固定されることにより、リードフレーム20および回路基板10の間が接合される。
このことにより、電子部品11、12、13と電子部品と60、61a、61b、62、63との間がワイヤボンディング70、突起部111、112、113、114、115、およびリードフレーム20を通して接続されることにより、電子部品11、12・・・・63が電気回路を構成している。
以上説明した本実施形態によれば、リードフレーム20および回路基板10の間が嵌合部55b、52b、54b、55b、58bによって接合されていることを特徴とする。したがって、上記第1実施形態と同様に、リードフレーム20および回路基板10の間のインピーダンスを小さくすることができる。
本実施形態では、嵌合部51b、52b、54b、55b、58bに回路基板10が嵌め込まれている状態で、嵌合部51b、52b、54b、55b、58bが突起部111、112、113、114、115に接触する。このため、リードフレーム20および回路基板10の間の接合を確実にすることができる。
(他の実施形態)
上記第1〜6の実施形態では、リードフレーム20および回路基板10の間を導電性接着剤71によって接合する例について説明したが、これに代えて、半田づけ、或いは溶接によってリードフレーム20および回路基板10の間を接合するようにしてもよい。
上記第1〜6の実施形態では、電子部品60、61a、61b、62、63として、電力用半導体素子、コンデンサを用いた例について説明したが、これに代えて、電力用半導体素子、コンデンサ以外の各種の電子部品を電子部品60、61a、61b、62、63として用いてもよい。電子部品11、12、13についても同様である。
上記第1〜7の実施形態では、高輝度型のディスチャージランプに一定電力を出力するバラストを集積回路1が構成する例について説明したが、これに代えて、バラスト以外の他の回路を集積回路1が構成するようにしてもよい。
1 集積回路
10 回路基板
11 電子部品
12 電子部品
13 電子部品
20 リードフレーム
30a 絶縁シート
30b 絶縁シート
40 被覆部
50 端子
51 端子
52 端子
60 電子部品
61a 電子部品
61b 電子部品
62 電子部品
63 電子部品
70 ワイヤボンディング
70a ワイヤボンディング
70b ワイヤボンディング
71 導電性接着剤
100 端子
101 端子
102 端子
103 端子
104 端子

Claims (7)

  1. 第1の基板(10)と、
    前記第1の基板に搭載される第1の電子部品(11、12、13)と、
    前記第1の基板の面方向に対する直交方向に配置される第2の電子部品(60、61a、61b、62、63)と、
    前記第1の基板と前記第2の電子部品との間を電気的に接続するとともに、前記第1、第2の電子部品と外部回路との間を電気的に接続するためのリードフレーム(20)と、
    少なくとも前記第1、第2の電子部品をモールド樹脂によって被覆する被覆部(40)と、を備え、
    前記第1、第2の電子部品が電気回路を構成する集積回路であって、
    前記リードフレームおよび前記基板の間が接合されていることを特徴とする集積回路。
  2. 前記リードフレームは、前記被覆部の内側から外側に延出するように形成されている第1の端子(50、51・・・・59)とを備え、
    前記第1の基板と前記第2の電子部品との間を電気的に接続するために、前記第1の端子および前記基板の間が接合されていることを特徴とする請求項1に記載の集積回路。
  3. 前記リードフレームは、前記被覆部によって被覆されて前記第2の電子部品を支えるように構成されている支持部(51a、53a、56a、58a)を備え、前記支持部から前記被覆部の外側に延出するように形成されている第2の端子(51、53、56、58)とを備え、
    前記第2の電子部品と前記第2の端子との間がワイヤボンディング(70、70a、70b)によって接続されていることを特徴とする請求項1または2に記載の集積回路。
  4. 前記第2の電子部品は、電力用半導体素子であることを特徴とする請求項1に記載の集積回路。
  5. 前記第2の電子部品は、前記支持部に対して前記第1の基板側に配置されており、
    前記支持部に対して前記第1の基板と反対側には、電気絶縁材料からなる絶縁シート(30a、30b)が設けられており、
    前記絶縁シートは、前記被覆部から露出していることを特徴とする3または4に記載の集積回路。
  6. 前記第1基板の面方向に対する直交方向に配置されて前記リードフレームに対して電気的に接続される第2基板(80)を備え、
    前記第2の電子部品は、前記第2基板に搭載されていることを特徴とする請求項1に記載の集積回路。
  7. 前記第1の基板のうち前記第2の電子部品に対する反対側が前記被覆部から露出するように構成されていることを特徴とする請求項1ないし4のいずれか1つに記載の集積回路。
JP2012143355A 2012-06-26 2012-06-26 集積回路 Pending JP2014007345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012143355A JP2014007345A (ja) 2012-06-26 2012-06-26 集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012143355A JP2014007345A (ja) 2012-06-26 2012-06-26 集積回路

Publications (1)

Publication Number Publication Date
JP2014007345A true JP2014007345A (ja) 2014-01-16

Family

ID=50104805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012143355A Pending JP2014007345A (ja) 2012-06-26 2012-06-26 集積回路

Country Status (1)

Country Link
JP (1) JP2014007345A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016035994A (ja) * 2014-08-04 2016-03-17 株式会社東芝 半導体装置、および半導体モジュール
US10229884B2 (en) 2016-09-30 2019-03-12 Fuji Electric Co., Ltd. Semiconductor device
CN109699191A (zh) * 2017-07-14 2019-04-30 新电元工业株式会社 电子模块
JP2022520691A (ja) * 2019-01-22 2022-04-01 モレックス エルエルシー 特定用途向けエレクトロニクスパッケージング製造プロセスを使用したスマートコネクタ及びその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232509A (ja) * 1996-02-20 1997-09-05 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JP2000091499A (ja) * 1998-09-11 2000-03-31 Hitachi Ltd パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP2000228492A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 樹脂封止した半導体装置
JP2009123953A (ja) * 2007-11-15 2009-06-04 Omron Corp トランスファーモールド型パワーモジュール
JP2010045315A (ja) * 2008-08-18 2010-02-25 Denso Corp 電子制御装置の製造方法及び電子制御装置
JP2011044452A (ja) * 2009-08-19 2011-03-03 Denso Corp 電子装置およびその製造方法
JP2011138998A (ja) * 2010-01-04 2011-07-14 Mitsubishi Electric Corp 半導体装置
JP2012069763A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232509A (ja) * 1996-02-20 1997-09-05 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JP2000091499A (ja) * 1998-09-11 2000-03-31 Hitachi Ltd パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP2000228492A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 樹脂封止した半導体装置
JP2009123953A (ja) * 2007-11-15 2009-06-04 Omron Corp トランスファーモールド型パワーモジュール
JP2010045315A (ja) * 2008-08-18 2010-02-25 Denso Corp 電子制御装置の製造方法及び電子制御装置
JP2011044452A (ja) * 2009-08-19 2011-03-03 Denso Corp 電子装置およびその製造方法
JP2011138998A (ja) * 2010-01-04 2011-07-14 Mitsubishi Electric Corp 半導体装置
JP2012069763A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016035994A (ja) * 2014-08-04 2016-03-17 株式会社東芝 半導体装置、および半導体モジュール
US10229884B2 (en) 2016-09-30 2019-03-12 Fuji Electric Co., Ltd. Semiconductor device
CN109699191A (zh) * 2017-07-14 2019-04-30 新电元工业株式会社 电子模块
JP2022520691A (ja) * 2019-01-22 2022-04-01 モレックス エルエルシー 特定用途向けエレクトロニクスパッケージング製造プロセスを使用したスマートコネクタ及びその製造方法

Similar Documents

Publication Publication Date Title
US8441117B2 (en) Semiconductor device
JP5176507B2 (ja) 半導体装置
JP4600576B2 (ja) 半導体装置およびその製造方法
JP2013026627A (ja) パワー素子パッケージモジュール及びその製造方法
JP6226068B2 (ja) 半導体装置
JP5589950B2 (ja) 電子装置
JP2014007345A (ja) 集積回路
US10555418B2 (en) Component module
JP2012212712A (ja) 半導体装置の実装構造及び半導体装置の実装方法
CN110582847B (zh) 半导体模块
EP3644358A1 (en) Power semiconductor module arrangement including a contact element
JP2014103183A (ja) 電子回路、その製造方法、および電子部品
JP2009141288A (ja) 電力用半導体モジュール
JP2011228335A (ja) 半導体装置
JP6666048B2 (ja) 回路基板装置
JP2008294219A (ja) 半導体装置及びその製造方法
CN104952860A (zh) 功率半导体组件
JP5533983B2 (ja) 半導体装置
JP4622646B2 (ja) 半導体装置
KR20110092779A (ko) 반도체 파워 모듈 패키지 및 그의 제조방법
JP6365772B2 (ja) パワーモジュール
US20120056240A1 (en) Semiconductor device
KR101974920B1 (ko) 인쇄회로기판 사이의 연결 구조
JP4728330B2 (ja) 電子的回路ユニット
JP5304325B2 (ja) コンデンサモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151208