JP4622646B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4622646B2 JP4622646B2 JP2005120993A JP2005120993A JP4622646B2 JP 4622646 B2 JP4622646 B2 JP 4622646B2 JP 2005120993 A JP2005120993 A JP 2005120993A JP 2005120993 A JP2005120993 A JP 2005120993A JP 4622646 B2 JP4622646 B2 JP 4622646B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- external electrode
- conductive member
- semiconductor device
- electrode portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Wire Bonding (AREA)
Description
また、ワイヤボンディングに用いられるワイヤは、電流が流れる断面積が小さいため電気抵抗が大きく、またインダクタンスも大きいため、電気的なエネルギー損失が大きいという問題があった。
この発明はこのような問題点を解消するためになされたもので、小型で且つエネルギー損失を低減することができる半導体装置を提供することを目的とする。
また、ベース板の上に第2導電部材の配線パターン部を接合することができる。
なお、絶縁板はセラミックまたは樹脂から形成することができる。
また、第2外部電極部は、第1導電部材上に樹脂部材を介して配置することができる。
参考形態.
図1に、この発明の参考形態に係る半導体装置の構成を示す。この半導体装置は、パワーモジュール等として用いられるものであり、CuまたはAl等からなる放熱性のベース板1を有している。このベース板1上に、はんだ2を介してセラミック絶縁基板3が配置されており、さらに、セラミック絶縁基板3上に、はんだ4を介してパワーチップ等の半導体素子5が搭載されている。
なお、第1導電部材7の配線パターン部9と絶縁板6は、両者の活性面を出して共有結合させる、あるいはロー付けする等の方法により互いに接合することができる。同様の方法により、第2導電部材8の配線パターン部と絶縁板6も互いに接合することができる。
次に、図2に破線矢印で示されるように、第1導電部材7の第1外部電極部10を段差17付近を中心にして配線パターン部9に対して折り曲げることにより、図3に示されるように、第1外部電極部10を配線パターン部9に対して垂直に立設させる。
このようにして、セラミック絶縁基板3を製造することができる。
また、配線パターン部9と第1外部電極部10とがボンディングワイヤを用いずに直接に接続されているため、電気的なエネルギー損失を低減することができる。
また、セラミック絶縁基板3を用いているため、この装置全体の部品点数を低減することができる。
さらに、第1導電部材7の第1外部電極部10は配線パターン部9よりも厚く形成されて電極として十分な強度を有するため、第1外部電極部10をケース11の上方に引き出して外部の機器を接続して用いることができる。
次に図4を参照して、この発明の実施の形態1に係る半導体装置について説明する。この実施の形態1は、上述の参考形態の半導体装置において、ボンディングワイヤ14を用いずに、ケース11内に位置する第2外部電極部12の部分を延長してその延長部分21の先端部21aを半導体素子5上面の対応する電極部に直接に接続したものである。第2外部電極部12の延長部分21は、半導体素子5との間の応力を緩和するために薄く形成されると共に応力を分散するためにアーチ状に形成されている。また、この延長部分21の先端部21aは、半導体素子5上面の対応する電極部に超音波接合により直接接合されている。
また、絶縁板6は、樹脂から形成することもできる。
Claims (5)
- ベース板の上に絶縁基板を介して半導体素子が配置された半導体装置において、
前記絶縁基板は、
平板状の絶縁板と、
前記絶縁板の第1の主面上に直接接合される配線パターン部及び前記配線パターン部よりも厚く形成されると共に前記配線パターン部から延長して外方に引き出される第1外部電極部を有し、前記配線パターン部の上に前記半導体素子が接合される第1導電部材と、
前記絶縁板の第2の主面上に直接接合される配線パターン部を形成する第2導電部材と、
一端部である延長部が半導体素子上面の対応する電極部に直接接合されると共に他端部が外方に引き出される第2外部電極部と
を備え、
前記延長部は、該延長部以外である前記第2外部電極部の部位より薄く形成されると共にアーチ状に形成されることを特徴とする半導体装置。 - 前記第1導電部材はその配線パターン部と第1外部電極部との間に段差を有し、前記第1導電部材の配線パターン部に対して第1外部電極部を垂直に折り曲げて立設させることにより第1外部電極部が上方に引き出される請求項1に記載の半導体装置。
- ベース板の上に前記第2導電部材の配線パターン部が接合される請求項1または2に記載の半導体装置。
- 前記絶縁板は、セラミックまたは樹脂からなる請求項1〜3のいずれか一項に記載の半導体装置。
- 前記第2外部電極部は、前記第1導電部材上に樹脂部材を介して配置される請求項1〜4のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005120993A JP4622646B2 (ja) | 2005-04-19 | 2005-04-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005120993A JP4622646B2 (ja) | 2005-04-19 | 2005-04-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006303086A JP2006303086A (ja) | 2006-11-02 |
JP4622646B2 true JP4622646B2 (ja) | 2011-02-02 |
Family
ID=37471041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005120993A Expired - Fee Related JP4622646B2 (ja) | 2005-04-19 | 2005-04-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4622646B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112011104406B4 (de) | 2010-12-16 | 2015-12-24 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
CN104798194B (zh) | 2013-01-11 | 2017-07-18 | 三菱电机株式会社 | 半导体器件 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5717154U (ja) * | 1980-07-04 | 1982-01-28 | ||
JPS57154162U (ja) * | 1981-03-23 | 1982-09-28 | ||
JPS6217152U (ja) * | 1985-07-17 | 1987-02-02 | ||
JP2002043496A (ja) * | 2000-07-21 | 2002-02-08 | Hitachi Ltd | 半導体装置 |
JP2004022968A (ja) * | 2002-06-19 | 2004-01-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2005057212A (ja) * | 2003-08-07 | 2005-03-03 | Toyota Motor Corp | 浸漬式両面放熱パワーモジュール |
-
2005
- 2005-04-19 JP JP2005120993A patent/JP4622646B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5717154U (ja) * | 1980-07-04 | 1982-01-28 | ||
JPS57154162U (ja) * | 1981-03-23 | 1982-09-28 | ||
JPS6217152U (ja) * | 1985-07-17 | 1987-02-02 | ||
JP2002043496A (ja) * | 2000-07-21 | 2002-02-08 | Hitachi Ltd | 半導体装置 |
JP2004022968A (ja) * | 2002-06-19 | 2004-01-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2005057212A (ja) * | 2003-08-07 | 2005-03-03 | Toyota Motor Corp | 浸漬式両面放熱パワーモジュール |
Also Published As
Publication number | Publication date |
---|---|
JP2006303086A (ja) | 2006-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4815245B2 (ja) | ロウ付け式で配設された端子要素を有するパワー半導体モジュール | |
JP5383621B2 (ja) | パワー半導体装置 | |
JP5176507B2 (ja) | 半導体装置 | |
EP1868244B1 (en) | Semiconductor device | |
US8860220B2 (en) | Semiconductor device and method for manufacturing the same | |
JPWO2010004609A1 (ja) | 電力用半導体装置 | |
JP4264392B2 (ja) | 曲げ強化ベースプレートを備えたパワー半導体モジュール | |
JPWO2013047231A1 (ja) | 半導体装置及びその製造方法 | |
JP2005142189A (ja) | 半導体装置 | |
JP4622646B2 (ja) | 半導体装置 | |
JP4715283B2 (ja) | 電力変換装置及びその製造方法 | |
JP2005174955A (ja) | 半導体モジュール | |
JP5445368B2 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
JP2007134572A (ja) | パワーモジュール | |
JP5835166B2 (ja) | 半導体装置、半導体装置の製造方法 | |
JP2004349300A (ja) | 半導体装置及びその製造方法 | |
JP4150508B2 (ja) | 電力用半導体装置 | |
JP5217014B2 (ja) | 電力変換装置およびその製造方法 | |
JP2004343146A (ja) | 熱電モジュール | |
JP5048627B2 (ja) | リードフレーム及び半導体装置 | |
JP2010045321A (ja) | 半導体装置 | |
JP2006186053A (ja) | 積層型半導体装置 | |
US20070232095A1 (en) | QFN housing having optimized connecting surface geometry | |
JP6255771B2 (ja) | 半導体モジュール | |
JP2001127226A (ja) | 半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101018 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |