JP4622646B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4622646B2
JP4622646B2 JP2005120993A JP2005120993A JP4622646B2 JP 4622646 B2 JP4622646 B2 JP 4622646B2 JP 2005120993 A JP2005120993 A JP 2005120993A JP 2005120993 A JP2005120993 A JP 2005120993A JP 4622646 B2 JP4622646 B2 JP 4622646B2
Authority
JP
Japan
Prior art keywords
wiring pattern
external electrode
conductive member
semiconductor device
electrode portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005120993A
Other languages
English (en)
Other versions
JP2006303086A (ja
Inventor
純 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2005120993A priority Critical patent/JP4622646B2/ja
Publication of JP2006303086A publication Critical patent/JP2006303086A/ja
Application granted granted Critical
Publication of JP4622646B2 publication Critical patent/JP4622646B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Wire Bonding (AREA)

Description

この発明は、半導体装置に係り、特にベース板の上に絶縁基板を介して半導体素子が配置される半導体装置に関する。
例えば、特許文献1に開示されている半導体装置では、ベース基板の上に絶縁基板を介して半導体素子が配置されている。ここで絶縁基板は、セラミック板の上面及び下面にそれぞれ銅パターンが接合された構成を有しており、ベース基板上に絶縁基板の下面の銅パターンがはんだにより接合されると共に絶縁基板の上面の銅パターン上にはんだにより半導体素子の裏面電極が接合されている。
特開2000−49281号公報
このような半導体装置では、例えば、絶縁基板から独立して配設された外部電極部と絶縁基板の上面の銅パターンとをワイヤボンディングにより互いに接続することにより、外部電極部を介して半導体素子の裏面電極を装置の外部に取り出すことができる。
しかしながら、上述のように絶縁基板の上面の銅パターンと外部電極部とをワイヤボンディングにより接続する場合、ボンディング用のツールがこの半導体装置内の部分と干渉しないようにボンディング付近にクリアランスを設ける必要があり、そのため半導体装置が大型化してしまう。
また、ワイヤボンディングに用いられるワイヤは、電流が流れる断面積が小さいため電気抵抗が大きく、またインダクタンスも大きいため、電気的なエネルギー損失が大きいという問題があった。
この発明はこのような問題点を解消するためになされたもので、小型で且つエネルギー損失を低減することができる半導体装置を提供することを目的とする。
この発明に係る半導体装置は、ベース板の上に絶縁基板を介して半導体素子が配置された半導体装置において、絶縁基板、平板状の絶縁板と、絶縁板の第1の主面上に直接接合される配線パターン部及び配線パターン部よりも厚く形成されると共に配線パターン部から延長して外方に引き出される第1外部電極部を有し、前記配線パターン部の上に前記半導体素子が接合される第1導電部材と、絶縁板の第2の主面上に直接接合される配線パターン部を形成する第2導電部材と、一端部である延長部が半導体素子上面の対応する電極部に直接接合されると共に他端部が外方に引き出される第2外部電極部とを備え、延長部は、該延長部以外である第2外部電極部の部位より薄く形成されると共にアーチ状に形成されることを特徴とするものである。
第1導電部材は、その配線パターン部と第1外部電極部との間に段差を有し、第1導電部材の配線パターン部に対して第1外部電極部を垂直に折り曲げて立設させることにより第1外部電極部を上方に引き出すことができる。
また、ベース板の上に第2導電部材の配線パターン部を接合することができる
なお、絶縁板はセラミックまたは樹脂から形成することができる。
また、第2外部電極部は、第1導電部材上に樹脂部材を介して配置することができる。
この発明によれば、小型で且つエネルギー損失を低減することができる半導体装置を実現することができる。
以下、この発明の実施の形態を添付図面に基づいて説明する。
参考形態
図1に、この発明の参考形態に係る半導体装置の構成を示す。この半導体装置は、パワーモジュール等として用いられるものであり、CuまたはAl等からなる放熱性のベース板1を有している。このベース板1上に、はんだ2を介してセラミック絶縁基板3が配置されており、さらに、セラミック絶縁基板3上に、はんだ4を介してパワーチップ等の半導体素子5が搭載されている。
セラミック絶縁基板3は、セラミックからなる平板状の絶縁板6と、絶縁板6の第1の主面としての上面に配置される第1導電部材7と、絶縁板6の第2の主面としての下面に配置される第2導電部材8とを有するものである。第1導電部材7は、配線パターン部9とこの配線パターン部9の一端部から上方に延長して配線パターン部9に対して垂直に立設される第1外部電極部10とを有しており、その配線パターン部9が絶縁板6の上面に直接接合されている。また、第2導電部材8からなる配線パターン部が絶縁板6の下面に直接接合されている。この第2導電部材8の配線パターン部がはんだ2を介してベース板1の上面に接合されると共に、第1導電部材7の配線パターン部9の上面に半導体素子5の裏面電極がはんだ4を介して接合されている。
なお、例えば、絶縁板6は0.6mm程度の厚さを有し、第1導電部材7の配線パターン部9及び第2導電部材8の配線パターン部はそれぞれ0.3mm程度の厚さを有している。また、このとき、第1導電部材7の第1外部電極部10は1mm程度の厚さを有し、第1外部電極部10の厚さが配線パターン部9の厚さよりも大きい値を有するように構成されている。
また、ベース板1の周縁部に樹脂等からなるケース11が固定され、ベース板1の上に配置された半導体素子5等がこのケース11の内部に収容されると共にセラミック絶縁基板3の第1導電部材7の第1外部電極部10がケース11の外部にまで引き出されている。また、断面L字状の第2外部電極部12が樹脂部材13を介して第1導電部材7に対向するように配置されてケース11の内部から外部へ引き出されており、ケース11内に位置する第2外部電極部12の部分と半導体素子5上面の対応する電極部とがボンディングワイヤ14により互いに接続されている。さらに、L字状の制御端子部15がケース11内にインサート成形されてケース11の内部から外部へ引き出されており、ケース11内に位置する制御端子部15の部分と半導体素子5上面の対応する電極部とがボンディングワイヤ16により互いに接続されている。
なお、例えば半導体素子5上面にソース(またはエミッタ)電極部及びゲート電極部がそれぞれ設けられると共に半導体素子5の裏面電極としてドレイン(またはコレクタ)電極部が設けられ、第2外部電極部12をボンディングワイヤ14によりソース(またはエミッタ)電極部に接続し、制御端子部15をボンディングワイヤ16によりゲート電極部に接続することにより、第2外部電極部12、制御端子部15及び第1導電部材7の第1外部電極部10をそれぞれこの半導体装置のソース(またはエミッタ)電極、ゲート電極及びドレイン(またはコレクタ)電極として用いることができる。
また、図2及び3を参照して、セラミック絶縁基板3の製造方法を説明する。まず、図2に示されるように、セラミックからなる絶縁板6の上面に第1導電部材7の配線パターン部9を直接接合してセラミック絶縁基板3の上面側のパターンを形成する。ここで、第1導電部材7は、配線パターン部9と第1外部電極部10との間に段差17を有しており、段差17及び第1外部電極部10が絶縁板6の上面から外部にはみ出している。また、第2導電部材8からなる配線パターン部を絶縁板6の下面に直接接合してセラミック絶縁基板3の下面側のパターンを形成する。
なお、第1導電部材7の配線パターン部9と絶縁板6は、両者の活性面を出して共有結合させる、あるいはロー付けする等の方法により互いに接合することができる。同様の方法により、第2導電部材8の配線パターン部と絶縁板6も互いに接合することができる。
次に、図2に破線矢印で示されるように、第1導電部材7の第1外部電極部10を段差17付近を中心にして配線パターン部9に対して折り曲げることにより、図3に示されるように、第1外部電極部10を配線パターン部9に対して垂直に立設させる。
このようにして、セラミック絶縁基板3を製造することができる。
次に、この参考形態に係る半導体装置の作用を説明する。セラミック絶縁基板3の第1導電部材7は、半導体素子5の裏面電極が接合される配線パターン部9と、第1外部電極部10とが一体に形成された構造を有するため、ワイヤボンディングにより配線パターン部9と第1外部電極部10とを接続する必要がなくなる。したがって、ボンディング用のツールの干渉を防止するためのクリアランスの確保が不要となり、小型の半導体装置を実現することができると共に、装置の小型化により部品費が低減され、製造コストを低減することもできる。
また、配線パターン部9と第1外部電極部10とがボンディングワイヤを用いずに直接に接続されているため、電気的なエネルギー損失を低減することができる。
また、セラミック絶縁基板3の配線パターン部9と第1外部電極部10とをワイヤボンディングにより接続する工程を省略できるため、この半導体装置の組み立てを容易に行うことができる。
また、セラミック絶縁基板3を用いているため、この装置全体の部品点数を低減することができる。
さらに、第1導電部材7の第1外部電極部10は配線パターン部9よりも厚く形成されて電極として十分な強度を有するため、第1外部電極部10をケース11の上方に引き出して外部の機器を接続して用いることができる。
実施の形態
次に図4を参照して、この発明の実施の形態に係る半導体装置について説明する。この実施の形態は、上述の参考形態の半導体装置において、ボンディングワイヤ14を用いずに、ケース11内に位置する第2外部電極部12の部分を延長してその延長部分21の先端部21aを半導体素子5上面の対応する電極部に直接に接続したものである。第2外部電極部12の延長部分21は、半導体素子5との間の応力を緩和するために薄く形成されると共に応力を分散するためにアーチ状に形成されている。また、この延長部分21の先端部21aは、半導体素子5上面の対応する電極部に超音波接合により直接接合されている。
このような構成にすれば、上記の参考形態に係る半導体装置の作用に加え、第2外部電極部12と半導体素子5上面の対応する電極部とをワイヤボンディングすることなく接続することができるため、この半導体装置がさらに小型化されると共に電気的なエネルギー損失がより低減され、また、装置の組み立てがより容易になる。
なお、上述の参考形態及び実施の形態1において、半導体素子5上面にソース(またはエミッタ)電極を設け、半導体素子5の裏面電極としてドレイン(またはコレクタ)電極部を設ける代わりに、半導体素子5の裏面電極としてソース(またはエミッタ)電極を設け、半導体素子5上面にドレイン(またはコレクタ)電極部を設けて第2外部電極部12を接続することにより、第2外部電極部12及び第1導電部材7の第1外部電極部10をそれぞれこの半導体装置のドレイン(またはコレクタ)電極及びソース(またはエミッタ)電極として用いることもできる。
また、参考形態及び実施の形態1において、セラミック絶縁基板3の第1導電部材7及び第2導電部材8はそれぞれCuまたはAlから形成することができる。このとき第1及び第2導電部材7及び8の双方をCuまたはAlから形成してもよいし、一方をCuから他方をAlから形成してもよい。
なお、絶縁板6の下面を第1の主面として第1導電部材7の配線パターン部9を直接接合し、絶縁板6の上面を第2の主面として第2導電部材8を直接接合することにより形成されたセラミック絶縁基板を用いることもできる。
また、絶縁板6は、樹脂から形成することもできる。
この発明の参考形態に係る半導体装置を示す断面図である。 参考形態におけるセラミック絶縁基板の製造の様子を示す図である。 参考形態におけるセラミック絶縁基板の製造の様子を示す図である。 この発明の実施の形態に係る半導体装置を示す断面図である。
符号の説明
1 ベース板、2,4 はんだ、3 セラミック絶縁基板、5 半導体素子、6 絶縁板、7 第1導電部材、8 第2導電部材、9 配線パターン部、10 第1外部電極部、11 ケース、12 第2外部電極部、13 樹脂部材、14,16 ボンディングワイヤ、15 制御端子部、17 段差、21 延長部分、21a 先端部。

Claims (5)

  1. ベース板の上に絶縁基板を介して半導体素子が配置された半導体装置において、
    前記絶縁基板は、
    平板状の絶縁板と、
    前記絶縁板の第1の主面上に直接接合される配線パターン部及び前記配線パターン部よりも厚く形成されると共に前記配線パターン部から延長して外方に引き出される第1外部電極部を有し、前記配線パターン部の上に前記半導体素子が接合される第1導電部材と、
    前記絶縁板の第2の主面上に直接接合される配線パターン部を形成する第2導電部材と
    一端部である延長部が半導体素子上面の対応する電極部に直接接合されると共に他端部が外方に引き出される第2外部電極部と
    を備え
    前記延長部は、該延長部以外である前記第2外部電極部の部位より薄く形成されると共にアーチ状に形成されることを特徴とする半導体装置。
  2. 前記第1導電部材はその配線パターン部と第1外部電極部との間に段差を有し、前記第1導電部材の配線パターン部に対して第1外部電極部を垂直に折り曲げて立設させることにより第1外部電極部が上方に引き出される請求項1に記載の半導体装置。
  3. ベース板の上に前記第2導電部材の配線パターン部が接合される請求項1または2に記載の半導体装置。
  4. 前記絶縁板は、セラミックまたは樹脂からなる請求項1〜のいずれか一項に記載の半導体装置。
  5. 前記第2外部電極部は、前記第1導電部材上に樹脂部材を介して配置される請求項1〜4のいずれか一項に記載の半導体装置。
JP2005120993A 2005-04-19 2005-04-19 半導体装置 Expired - Fee Related JP4622646B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005120993A JP4622646B2 (ja) 2005-04-19 2005-04-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005120993A JP4622646B2 (ja) 2005-04-19 2005-04-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2006303086A JP2006303086A (ja) 2006-11-02
JP4622646B2 true JP4622646B2 (ja) 2011-02-02

Family

ID=37471041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005120993A Expired - Fee Related JP4622646B2 (ja) 2005-04-19 2005-04-19 半導体装置

Country Status (1)

Country Link
JP (1) JP4622646B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011104406B4 (de) 2010-12-16 2015-12-24 Mitsubishi Electric Corporation Halbleitervorrichtung
CN104798194B (zh) 2013-01-11 2017-07-18 三菱电机株式会社 半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5717154U (ja) * 1980-07-04 1982-01-28
JPS57154162U (ja) * 1981-03-23 1982-09-28
JPS6217152U (ja) * 1985-07-17 1987-02-02
JP2002043496A (ja) * 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置
JP2004022968A (ja) * 2002-06-19 2004-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005057212A (ja) * 2003-08-07 2005-03-03 Toyota Motor Corp 浸漬式両面放熱パワーモジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5717154U (ja) * 1980-07-04 1982-01-28
JPS57154162U (ja) * 1981-03-23 1982-09-28
JPS6217152U (ja) * 1985-07-17 1987-02-02
JP2002043496A (ja) * 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置
JP2004022968A (ja) * 2002-06-19 2004-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005057212A (ja) * 2003-08-07 2005-03-03 Toyota Motor Corp 浸漬式両面放熱パワーモジュール

Also Published As

Publication number Publication date
JP2006303086A (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
JP4815245B2 (ja) ロウ付け式で配設された端子要素を有するパワー半導体モジュール
JP5383621B2 (ja) パワー半導体装置
JP5176507B2 (ja) 半導体装置
EP1868244B1 (en) Semiconductor device
US8860220B2 (en) Semiconductor device and method for manufacturing the same
JPWO2010004609A1 (ja) 電力用半導体装置
JP4264392B2 (ja) 曲げ強化ベースプレートを備えたパワー半導体モジュール
JPWO2013047231A1 (ja) 半導体装置及びその製造方法
JP2005142189A (ja) 半導体装置
JP4622646B2 (ja) 半導体装置
JP4715283B2 (ja) 電力変換装置及びその製造方法
JP2005174955A (ja) 半導体モジュール
JP5445368B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2007134572A (ja) パワーモジュール
JP5835166B2 (ja) 半導体装置、半導体装置の製造方法
JP2004349300A (ja) 半導体装置及びその製造方法
JP4150508B2 (ja) 電力用半導体装置
JP5217014B2 (ja) 電力変換装置およびその製造方法
JP2004343146A (ja) 熱電モジュール
JP5048627B2 (ja) リードフレーム及び半導体装置
JP2010045321A (ja) 半導体装置
JP2006186053A (ja) 積層型半導体装置
US20070232095A1 (en) QFN housing having optimized connecting surface geometry
JP6255771B2 (ja) 半導体モジュール
JP2001127226A (ja) 半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101018

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees