JP5835166B2 - 半導体装置、半導体装置の製造方法 - Google Patents

半導体装置、半導体装置の製造方法 Download PDF

Info

Publication number
JP5835166B2
JP5835166B2 JP2012196835A JP2012196835A JP5835166B2 JP 5835166 B2 JP5835166 B2 JP 5835166B2 JP 2012196835 A JP2012196835 A JP 2012196835A JP 2012196835 A JP2012196835 A JP 2012196835A JP 5835166 B2 JP5835166 B2 JP 5835166B2
Authority
JP
Japan
Prior art keywords
control board
control
semiconductor device
substrate
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012196835A
Other languages
English (en)
Other versions
JP2014053449A (ja
Inventor
太一 小原
太一 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012196835A priority Critical patent/JP5835166B2/ja
Publication of JP2014053449A publication Critical patent/JP2014053449A/ja
Application granted granted Critical
Publication of JP5835166B2 publication Critical patent/JP5835166B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明は、例えば大電流の制御などに用いられる半導体装置、及びその半導体装置の製造方法に関する。
特許文献１には、薄片状のベースフィルムにより複数のリードを一体保持して折り曲げ可能に製作されたジョイント部材が開示されている。このジョイント部材は第１基板個片と第２基板個片をつなぎ合わせるように取り付けられている。
特許文献２には、屈曲させた配線パターンで複数のセラミック基板を接続する技術が開示されている。屈曲させた配線パターンは、セラミック基板にレーザを照射することで、セラミック基板の配線パターンを残しつつセラミック基板を切断することで形成する。
国際公開第２０００−６５８８８号公報 特開２０１０−２３２２５４号公報
制御基板にコネクタを取り付けてその制御基板と他の制御基板とを電気的に接続することがある。その場合、コネクタの占有する面積分だけ制御基板における実装面積が低下してしまう。特許文献１に開示の技術はジョイント部材を用い、特許文献２に開示の技術は配線パターンを用いて複数基板と他の制御基板を接続することで、実装面積の低下を抑制できる。
しかしながら、特許文献１に開示のジョイント部材を用いた場合、ジョイント部材の製作に専用の工作機械が必要となるため高コストであった。特許文献２に開示される複数のセラミック基板を接続する配線パターンはレーザ照射によって形成するため、加工時間が長くなり製作のスループットが悪い。よって高コストとなる問題があった。
本発明は、上述のような課題を解決するためになされたもので、低コストで、制御基板の実装面積を広くできる半導体装置とその半導体装置の製造方法を提供することを目的とする。
本願の発明に係る半導体装置は、絶縁基板と、該絶縁基板に固定された半導体チップと、該半導体チップに電気的に接続された第１制御基板と、該第１制御基板から見て該絶縁基板と反対側に配置された第２制御基板と、該第１制御基板と該第２制御基板の間の電気信号の伝送に用いられる、該第１制御基板と該第２制御基板を電気的に接続する制御基板間ワイヤと、該絶縁基板、該第１制御基板、及び該第２制御基板を、該絶縁基板の上方に該第１制御基板が位置し、該第１制御基板の上方に該第２制御基板が位置するように収容するケースと、該ケースの内壁に固定され該ケースの中央方向に伸びる垂直部と、該垂直部に接続され該絶縁基板と反対の方向に伸びる棒状部とを有する延伸部と、を備え、該第１制御基板と該第２制御基板は該延伸部によって支持されたことを特徴とする。
本願の発明に係る半導体装置の製造方法は、第１制御基板と、第２制御基板と、半導体チップが固定された絶縁基板とを平面的に並べる工程と、該第１制御基板、該第２制御基板、及び該絶縁基板が平面的に並んだ状態で、該第１制御基板、該第２制御基板、及び該半導体チップを電気的に接続するために、該第１制御基板、該第２制御基板、及び該半導体チップにワイヤボンディングを施すワイヤボンディング工程と、該ワイヤボンディング工程後に、該第１制御基板、該第２制御基板、及び該絶縁基板をケースに収容する工程と、を備え、該第１制御基板と該第２制御基板は、該ケースの内壁に固定され該ケースの中央方向に伸びる垂直部と、該垂直部に接続され該絶縁基板と反対の方向に伸びる棒状部とを有する延伸部によって支持されたことを特徴とする。
本発明によれば、制御基板間ワイヤで制御基板と他の制御基板を接続するので、低コストで、制御基板の実装面積を広くできる。
本発明の実施の形態１に係る半導体装置の断面図である。 本発明の実施の形態１に係る半導体装置の図１とは異なる部分における断面図である。 複数の制御基板と絶縁基板を平面的に並べたことを示す図である。 ワイヤボンディング工程後の複数の制御基板等を示す図である。 第１制御基板等をケースに収容することを示す断面図である。 本発明の実施の形態２に係る半導体装置の断面図である。 本発明の実施の形態３に係る半導体装置の断面図である。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置の断面図である。本発明の実施の形態１に係る半導体装置１０は絶縁基板１２を備えている。絶縁基板１２は表面に導体の配線パターンを形成できる絶縁材料で形成されている。絶縁基板１２の表面側には配線パターン１４、１６、１８が形成されている。絶縁基板１２の裏面側には配線パターン２０が形成されている。配線パターン１６には例えばはんだにより半導体チップ３０が固定されている。これにより、半導体チップ３０は配線パターン１６を介して絶縁基板１２に固定されている。
半導体チップ３０は、例えば、表面にゲートＧとエミッタＥを有し裏面にコレクタを有するＩＧＢＴで形成されている。半導体チップ３０のゲートＧと配線パターン１４は配線用ワイヤ３２により電気的に接続されている。半導体チップ３０のエミッタＥと配線パターン１８は配線用ワイヤ３４により電気的に接続されている。配線パターン２０の裏面にははんだ４０を介してベース板４２が固定されている。
絶縁基板１２から見て半導体チップ３０の方向には第１制御基板５０が配置されている。第１制御基板５０から見て絶縁基板１２と反対側には第２制御基板５２が配置されている。第２制御基板５２から見て第１制御基板５０と反対側には第３制御基板５４が配置されている。第１〜第３制御基板５０、５２、５４にはそれぞれ回路部品５６が固定されている。
配線パターン１４と第１制御基板５０は接続用ワイヤ６０によって電気的に接続されている。よって、半導体チップ３０と第１制御基板５０は電気的に接続されている。第１制御基板５０と第２制御基板５２は制御基板間ワイヤ６２で電気的に接続されている。制御基板間ワイヤ６２は、第１制御基板５０と第２制御基板５２の間の電気信号の伝送に用いられる。
第２制御基板５２と第３制御基板５４は制御基板間ワイヤ６４で電気的に接続されている。制御基板間ワイヤ６４は、第２制御基板５２と第３制御基板５４の間の電気信号の伝送に用いられる、なお、制御基板間ワイヤ６２、６４は導電性を有し、かつボンディング可能なものであれば特に限定されないが、例えば銅ワイヤ、金ワイヤ又はアルミワイヤで形成される。
上述の各要素はベース板４２、ベース板４２の上に形成されたケース７０、及びふた７２によって覆われている。ケース７０には、一部がケース７０の外部に伸びる電力端子７４が取り付けられている。電力端子７４には半導体チップ３０の主電流（大電流）が流れる。
電力端子７４はワイヤ７６で配線パターン１８と接続されている。半導体チップ３０、絶縁基板１２、及び配線パターン１４、１６、１８は封止樹脂７８で覆われている。
第３制御基板５４には制御端子６６が取り付けられている。制御端子６６の一部は外部に突出している。半導体チップ３０の制御信号は、制御端子６６から入力されて、第１〜第３制御基板５０、５２、５４を伝送し、半導体チップ３０のゲートＧに入力する。なお、制御信号は、例えばセンスエミッタ電極及びシグナルエミッタ電極にも流れることが一般的であるがここでは詳細な説明は省略する。
図２は、半導体装置１０の図１とは異なる部分における断面図である。図２を参照して、第１〜第３制御基板５０、５２、５４の支持方法について説明する。ケース７０には、ケース７０の内部方向に伸びる延伸部７０ａ、７０ｅが形成されている。延伸部７０ａは、垂直部７０ｂ、幅太部７０ｃ、及び幅細部７０ｄを有している。垂直部７０ｂはケース７０の壁面から垂直方向に伸びている。幅太部７０ｃは垂直部７０ｂに対して垂直に伸びている。幅細部７０ｄは、幅太部７０ｃと同じ方向に伸び幅太部７０ｃより幅が細い。
延伸部７０ｅは、垂直部７０ｆ、幅太部７０ｇ、及び幅細部７０ｈを有している。垂直部７０ｆはケース７０の壁面から垂直方向に伸びている。幅太部７０ｇは垂直部７０ｆに対して垂直に伸びている。幅細部７０ｈは、幅太部７０ｇと同じ方向に伸び幅太部７０ｇより幅が細い。
第１制御基板５０は、垂直部７０ｂ、７０ｆの上に乗せられている。第２制御基板５２は、幅太部７０ｃ、７０ｇと幅細部７０ｄ、７０ｈの段差部分に乗せられている。第３制御基板５４は、幅細部７０ｄ、７０ｈの先端に乗せられている。こうして、延伸部７０ａ、７０ｅにより、第１〜第３制御基板５０、５２、５４はそれぞれ所定間隔を空けて支持されている。
次に、本発明の実施の形態１に係る半導体装置の製造方法を説明する。図３は、複数の制御基板と絶縁基板を平面的に並べたことを示す図である。まず、図３に示すように、第１制御基板５０と、第２制御基板５２と、第３制御基板５４と、半導体チップ３０が固定された絶縁基板１２とを平面的に並べる。さらに、電力端子７４も絶縁基板１２の横に並べる。次いで、第１制御基板５０、第２制御基板５２、第３制御基板５４、及び絶縁基板１２が平面的に並んだ状態で、ワイヤボンディングを実施する。この工程をワイヤボンディング工程と称する。図４は、ワイヤボンディング工程後の複数の制御基板等を示す図である。
ワイヤボンディング工程では、配線用ワイヤ３２、３４、接続用ワイヤ６０、制御基板間ワイヤ６２、６４、及びワイヤ７６を形成する。ワイヤボンディング工程を終えると、第１制御基板５０、第２制御基板５２、第３制御基板５４、及び半導体チップ３０が電気的に接続される。
次いで、ワイヤボンディング実施後に、第１制御基板５０、第２制御基板５２、第３制御基板５４、及び絶縁基板１２等をケース７０に収容する。図５は、第１制御基板等をケースに収容することを示す断面図である。ワイヤボンディング工程により、第１制御基板５０、第２制御基板５２、第３制御基板５４、絶縁基板１２、及び電力端子７４はワイヤ接続により一体化された構造体となっている。この構造体を、図５に示すように適宜折りたたみながらケース７０に収容する。最後にふた７２及び制御端子６６を取り付けて、図１の半導体装置１０が完成する。
本発明の実施の形態１に係る半導体装置によれば、制御基板間ワイヤ６２、６４で制御基板間を電気的に接続するので、コネクタで制御基板間を電気的に接続する場合と比較して、制御基板上の回路部品の実装スペースを広くすることができる。しかもコネクタの代用として用いた制御基板間ワイヤ６２、６４はコネクタより低価格であるため、半導体装置１０を低コストで製造できる。
本発明の実施の形態１に係る半導体装置の製造方法によれば、ワイヤボンディング工程にて必要なワイヤボンディングを一括して実施する。つまり、配線用ワイヤ３２、３４を形成する工程と、接続用ワイヤ６０、及び制御基板間ワイヤ６２、６４を形成する工程と、ワイヤ７６を形成する工程とを１つの工程に集約できる。よって工程数を削減できる。さらに、ワイヤボンディングで一体化された構造体を適宜折りたたみながらケース７０内に収容するので、簡素な工程で容易に半導体装置１０を製造できる。
本発明の実施の形態１に係る半導体装置と半導体装置の製造方法は、第１〜第３制御基板５０、５２、５４を制御基板間ワイヤ６２、６４で接続することで回路部品の実装面積を広くすることと、必要なワイヤボンディングを一括して実施することを特徴とするものである。従って、この特徴を失わない限りにおいて本発明の実施の形態１に係る半導体装置と半導体装置の製造方法を変形させてもよい。例えば、制御基板の数は、複数であれば特に限定されない。また、延伸部７０ａ、７０ｄの形状は、第１〜第３制御基板５０、５２、５４を支持できる限り特に限定されない。なお、これらの変形は、以降の実施の形態においても応用できる。
実施の形態２．
本発明の実施の形態２に係る半導体装置と半導体装置の製造方法は、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。図６は、本発明の実施の形態２に係る半導体装置の断面図である。
ケース７０には、金属で形成された中継端子１００が固定されている。半導体チップ３０のゲートＧと中継端子１００は中継端子配線用ワイヤ１０２により電気的に接続されている。中継端子１００と第１制御基板５０は中継端子接続用ワイヤ１０４により電気的に接続されている。
本発明の実施の形態２に係る半導体装置の製造方法は、ワイヤボンディング工程において中継端子１００に対するワイヤ接続を実施する点において実施の形態１に係る半導体装置の製造方法と相違する。
本発明の実施の形態２に係る半導体装置と半導体装置の製造方法によれば、中継端子１００を用いることで、第１制御基板５０と半導体チップ３０を電気的に接続しつつ、組立性を高めることができる。つまり、ワイヤ接続により一体化された構造体をケース７０に収容する際に、中継端子１００をケース７０に固定することで作業を容易にすることができる。
実施の形態３．
本発明の実施の形態３に係る半導体装置と半導体装置の製造方法は、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。図７は、本発明の実施の形態３に係る半導体装置の断面図である。
半導体チップ３０のゲートＧと第１制御基板５０は直接接続ワイヤ２００により電気的に接続されている。本発明の実施の形態３に係る半導体装置の製造方法は、ワイヤボンディング工程において半導体チップ３０のゲートＧと第１制御基板５０を直接接続ワイヤ２００で接続する点において実施の形態１に係る半導体装置の製造方法と相違する。
本発明の実施の形態３に係る半導体装置と半導体装置の製造方法によれば、実施の形態１で説明した配線パターン１４、又は実施の形態２で説明した中継端子１００を用いる必要がないので、半導体装置を低コストで製造できる。なお、半導体チップ３０のゲートＧと第１制御基板５０の接続には、直接接続ワイヤ２００ではなく、フラットケーブルを用いてもよい。
半導体チップ３０と第１制御基板５０が電気的に接続できる限り、本発明の実施の形態１〜３のいずれかで示した方法以外の方法で半導体チップ３０と第１制御基板５０を接続してもよい。ただし、組み立て性を高めつつ低コスト化を図るためには、半導体チップ３０と第１制御基板５０の接続の少なくとも一部にワイヤを用いることが好ましい。
１０ 半導体装置、 １２ 絶縁基板、 １４，１６、１８，２０ 配線パターン、 ３０ 半導体チップ、 ３２，３４ 配線用ワイヤ、 ４２ ベース板、 ５０ 第１制御基板、 ５２ 第２制御基板、 ５４ 第３制御基板、 ５６ 回路部品、 ６０ 接続用ワイヤ、 ６２，６４ 制御基板間ワイヤ、 ６６ 制御端子、 ７０ ケース、 ７０ａ，７０ｅ 延伸部、 ７０ｂ，７０ｆ 垂直部、 ７０ｃ，７０ｇ 幅太部、 ７０ｄ，７０ｈ 幅細部、 ７２ ふた、 ７４ 電力端子、 １００ 中継端子、 １０２ 中継端子配線用ワイヤ、 １０４ 中継端子接続用ワイヤ、 ２００ 直接接続ワイヤ

Claims (7)

  1. 絶縁基板と、
    前記絶縁基板に固定された半導体チップと、
    前記半導体チップに電気的に接続された第１制御基板と、
    前記第１制御基板から見て前記絶縁基板と反対側に配置された第２制御基板と、
    前記第１制御基板と前記第２制御基板の間の電気信号の伝送に用いられる、前記第１制御基板と前記第２制御基板を電気的に接続する制御基板間ワイヤと、
    前記絶縁基板、前記第１制御基板、及び前記第２制御基板を、前記絶縁基板の上方に前記第１制御基板が位置し、前記第１制御基板の上方に前記第２制御基板が位置するように収容するケースと、
    前記ケースの内壁に固定され前記ケースの中央方向に伸びる垂直部と、前記垂直部に接続され前記絶縁基板と反対の方向に伸びる棒状部とを有する延伸部と、を備え、
    前記第１制御基板と前記第２制御基板は前記延伸部によって支持されたことを特徴とする半導体装置。
  2. 前記絶縁基板上に形成された配線パターンと、
    前記半導体チップと前記配線パターンを電気的に接続する配線用ワイヤと、
    前記配線パターンと前記第１制御基板を電気的に接続する接続用ワイヤと、を備えたことを特徴とする請求項１に記載の半導体装置。
  3. 前記ケースに固定され、金属で形成された中継端子と、
    前記半導体チップと前記中継端子を電気的に接続する中継端子配線用ワイヤと、
    前記中継端子と前記第１制御基板を電気的に接続する中継端子接続用ワイヤと、を備えたことを特徴とする請求項１に記載の半導体装置。
  4. 前記半導体チップと前記第１制御基板を電気的に接続する直接接続ワイヤを備えたことを特徴とする請求項１に記載の半導体装置。
  5. 前記棒状部は、前記垂直部に接続された幅太部と、前記幅太部に接続された幅細部と、を有し、
    前記第１制御基板は前記垂直部の上に乗せられ、前記第２制御基板は前記幅太部と前記幅細部の段差部分に乗せられたことを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. ワイヤによって前記第２制御基板に接続された第３制御基板を備え、
    前記第３制御基板は前記幅細部の先端に乗せられたことを特徴とする請求項５に記載の半導体装置。
  7. 第１制御基板と、第２制御基板と、半導体チップが固定された絶縁基板とを平面的に並べる工程と、
    前記第１制御基板、前記第２制御基板、及び前記絶縁基板が平面的に並んだ状態で、 前記第１制御基板、前記第２制御基板、及び前記半導体チップを電気的に接続するために、前記第１制御基板、前記第２制御基板、及び前記半導体チップにワイヤボンディングを施すワイヤボンディング工程と、
    前記ワイヤボンディング工程後に、前記第１制御基板、前記第２制御基板、及び前記絶縁基板をケースに収容する工程と、を備え、
    前記第１制御基板と前記第２制御基板は、前記ケースの内壁に固定され前記ケースの中央方向に伸びる垂直部と、前記垂直部に接続され前記絶縁基板と反対の方向に伸びる棒状部とを有する延伸部によって支持されたことを特徴とする半導体装置の製造方法。
JP2012196835A 2012-09-07 2012-09-07 半導体装置、半導体装置の製造方法 Active JP5835166B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012196835A JP5835166B2 (ja) 2012-09-07 2012-09-07 半導体装置、半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012196835A JP5835166B2 (ja) 2012-09-07 2012-09-07 半導体装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014053449A JP2014053449A (ja) 2014-03-20
JP5835166B2 true JP5835166B2 (ja) 2015-12-24

Family

ID=50611658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012196835A Active JP5835166B2 (ja) 2012-09-07 2012-09-07 半導体装置、半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5835166B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663676B (zh) * 2014-08-29 2019-05-28 三菱电机株式会社 半导体装置以及多相用半导体装置
JP6455364B2 (ja) * 2015-08-28 2019-01-23 三菱電機株式会社 半導体装置、インテリジェントパワーモジュールおよび電力変換装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2536624A1 (fr) * 1982-11-24 1984-05-25 Sev Alternateurs Procede d'implantation d'un circuit electrique et/ou electronique a l'interieur d'un boitier, circuit et boitier obtenus par le procede
JPH075660Y2 (ja) * 1990-11-16 1995-02-08 菊水電子工業株式会社 プリント基板支持装置
JPH0644193U (ja) * 1992-11-16 1994-06-10 株式会社日本電子 キャビネットにおけるプリント基板の止着構造
JP3175584B2 (ja) * 1996-04-15 2001-06-11 松下電器産業株式会社 パワー制御装置
JP2002261417A (ja) * 2001-03-02 2002-09-13 Denso Corp 混成集積回路装置
JP2002271058A (ja) * 2001-03-09 2002-09-20 Denso Corp 複数の配線基板を有する電子回路装置
DE10214953A1 (de) * 2002-04-04 2003-10-30 Infineon Technologies Ag Leistungsmodul mit mindestens zwei Substraten und Verfahren zu seiner Herstellung
JP4064741B2 (ja) * 2002-06-25 2008-03-19 株式会社日立製作所 半導体装置
JP2006165409A (ja) * 2004-12-10 2006-06-22 Hitachi Ltd 電力変換装置

Also Published As

Publication number Publication date
JP2014053449A (ja) 2014-03-20

Similar Documents

Publication Publication Date Title
JP4264375B2 (ja) パワー半導体モジュール
US8278750B2 (en) Heat conduction board and mounting method of electronic components
JP2006287101A (ja) パワーモジュール、及び、その製造方法
JP6275292B1 (ja) 半導体装置及びその製造方法
US9337612B2 (en) Laser component and method for its production
JP4979998B2 (ja) コネクタ
JP5835166B2 (ja) 半導体装置、半導体装置の製造方法
JP2005142189A (ja) 半導体装置
JP4524229B2 (ja) 電装モジュール及び電装ユニット
KR100407751B1 (ko) 반도체장치
JP2008166275A (ja) 電気的なコネクタストリップ
US9425522B2 (en) Circuit board connector
JP2010182828A (ja) 電力用半導体モジュールとその製造方法
JP6255116B1 (ja) 半導体装置
JP6443265B2 (ja) 実装基板
JP4622646B2 (ja) 半導体装置
JP5732996B2 (ja) 電気接続箱
JP5048627B2 (ja) リードフレーム及び半導体装置
JP2014022486A (ja) ワイヤボンディング構造、及びその製造方法
US9125308B2 (en) Semiconductor device and method of manufacturing thereof
JP3161640U (ja) ユニバーサル基板
JP2003068963A (ja) 電子部品搭載構造
JP2016012591A (ja) 電子回路体およびその製造方法
JP5573543B2 (ja) 回路構成体及び電気接続箱
JP2020503688A (ja) 半導体チップを接続する第１および第２接続要素を備えた半導体モジュールおよび製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151019

R150 Certificate of patent or registration of utility model

Ref document number: 5835166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250