JP2002261417A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JP2002261417A JP2002261417A JP2001057826A JP2001057826A JP2002261417A JP 2002261417 A JP2002261417 A JP 2002261417A JP 2001057826 A JP2001057826 A JP 2001057826A JP 2001057826 A JP2001057826 A JP 2001057826A JP 2002261417 A JP2002261417 A JP 2002261417A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- hybrid integrated
- circuit
- integrated circuit
- boards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 複数の基板を異なる平面上で支持することに
より体格の小さな混成集積回路装置を提供する。 【解決手段】 回路基板１１および回路基板１２は、ケ
ーシング１３に収容されている。回路基板１１と回路基
板１２とは、相互に平行になるようにケーシング１３に
支持されている。すなわち、回路基板１１および回路基
板１２は、３次元的に設置されている。そのため、回路
基板１枚を搭載するために必要となる面積に回路基板１
１および回路基板１２を搭載することができ、単位面積
当たりに搭載可能となる回路基板の面積を増大すること
ができる。その結果、一定面積の回路基板を搭載するた
めに必要となる混成集積回路装置１の小型化を図ること
ができる。また、回路基板１１および回路基板１２は、
それぞれ搭載されている電子部品６０が対向するように
配置される。そのため、回路基板の高さ方向への体格も
小型化することができる。
より体格の小さな混成集積回路装置を提供する。 【解決手段】 回路基板１１および回路基板１２は、ケ
ーシング１３に収容されている。回路基板１１と回路基
板１２とは、相互に平行になるようにケーシング１３に
支持されている。すなわち、回路基板１１および回路基
板１２は、３次元的に設置されている。そのため、回路
基板１枚を搭載するために必要となる面積に回路基板１
１および回路基板１２を搭載することができ、単位面積
当たりに搭載可能となる回路基板の面積を増大すること
ができる。その結果、一定面積の回路基板を搭載するた
めに必要となる混成集積回路装置１の小型化を図ること
ができる。また、回路基板１１および回路基板１２は、
それぞれ搭載されている電子部品６０が対向するように
配置される。そのため、回路基板の高さ方向への体格も
小型化することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、混成集積回路に関
する。
する。
【０００２】
【従来の技術】従来、複数の電子部品が回路基板に搭載
されている混成集積回路装置が知られている。混成集積
回路装置をはじめ各種の部材は、搭載性の向上あるいは
軽量化のため、体格の小型化が要求されている。混成集
積回路装置の場合、基板上に形成されている配線導体の
間隔を縮小したり、基板の裏面に抵抗素子を印刷するな
どの技術を用いることにより体格の小型化を図ってい
る。
されている混成集積回路装置が知られている。混成集積
回路装置をはじめ各種の部材は、搭載性の向上あるいは
軽量化のため、体格の小型化が要求されている。混成集
積回路装置の場合、基板上に形成されている配線導体の
間隔を縮小したり、基板の裏面に抵抗素子を印刷するな
どの技術を用いることにより体格の小型化を図ってい
る。
【０００３】
【発明が解決しようとする課題】混成集積回路装置が搭
載される部材においては、さらなる小型化が要求されて
いる。しかし、上記のように配線導体の間隔の縮小ある
いは基板の裏面への抵抗素子の印刷などを用いる小型化
には限界があり、現状では混成集積回路装置のさらなる
小型化は困難である。
載される部材においては、さらなる小型化が要求されて
いる。しかし、上記のように配線導体の間隔の縮小ある
いは基板の裏面への抵抗素子の印刷などを用いる小型化
には限界があり、現状では混成集積回路装置のさらなる
小型化は困難である。
【０００４】そこで、本発明の目的は、体格の小さな混
成集積回路装置を提供することにある。本発明の他の目
的は、複数の基板を異なる平面上で支持することにより
体格の小さな混成集積回路装置を提供することにある。
本発明のさらに他の目的は、複数の基板を平行に配置す
ることで体格の小さな混成集積回路装置を提供すること
にある。本発明のさらに他の目的は、複数の回路基板を
垂直に配置することで体格の小さな混成集積回路装置を
提供することにある。
成集積回路装置を提供することにある。本発明の他の目
的は、複数の基板を異なる平面上で支持することにより
体格の小さな混成集積回路装置を提供することにある。
本発明のさらに他の目的は、複数の基板を平行に配置す
ることで体格の小さな混成集積回路装置を提供すること
にある。本発明のさらに他の目的は、複数の回路基板を
垂直に配置することで体格の小さな混成集積回路装置を
提供することにある。
【０００５】
【課題を解決するための手段】本発明の請求項１記載の
混成集積回路装置によると、電子部品が搭載されている
複数の回路基板は、それぞれ異なる平面上に設置されて
いる。すなわち、複数の回路基板は例えば３次元的に設
置されている。混成集積回路装置を設置するために確保
されている一定の領域に回路基板を３次元的に設置する
ことにより、単位面積当たりに設置可能な回路基板の面
積が拡大する。いいかえれば、一定面積の回路基板を設
置するために必要な領域を縮小することができる。した
がって、混成集積回路装置の体格を小型化することがで
きる。
混成集積回路装置によると、電子部品が搭載されている
複数の回路基板は、それぞれ異なる平面上に設置されて
いる。すなわち、複数の回路基板は例えば３次元的に設
置されている。混成集積回路装置を設置するために確保
されている一定の領域に回路基板を３次元的に設置する
ことにより、単位面積当たりに設置可能な回路基板の面
積が拡大する。いいかえれば、一定面積の回路基板を設
置するために必要な領域を縮小することができる。した
がって、混成集積回路装置の体格を小型化することがで
きる。
【０００６】本発明の請求項２記載の混成集積回路装置
によると、電子部品が搭載されている複数の回路基板
は、それぞれ異なる平面上でケーシングに支持されてい
る。そのため、複数の回路基板は３次元的に設置され
る。回路基板を３次元的に設置することにより、単位面
積当たりに設置可能な回路基板の面積が拡大する。した
がって、混成集積回路装置の体格を小型化することがで
きる。
によると、電子部品が搭載されている複数の回路基板
は、それぞれ異なる平面上でケーシングに支持されてい
る。そのため、複数の回路基板は３次元的に設置され
る。回路基板を３次元的に設置することにより、単位面
積当たりに設置可能な回路基板の面積が拡大する。した
がって、混成集積回路装置の体格を小型化することがで
きる。
【０００７】本発明の請求項３記載の混成集積回路装置
によると、第１回路基板と第２回路基板とは平行に設け
られている。そのため、一定の領域に回路基板を２枚設
置することができる。また、第１回路基板と第２回路基
板とは、それぞれ対向する面側に電子部品が搭載されて
いる。そのため、第１回路基板と第２回路基板とが対向
して形成される空間を有効に利用でき、回路基板の高さ
方向の体格を小さくすることができる。したがって、混
成集積回路装置の体格を小型化することができる。
によると、第１回路基板と第２回路基板とは平行に設け
られている。そのため、一定の領域に回路基板を２枚設
置することができる。また、第１回路基板と第２回路基
板とは、それぞれ対向する面側に電子部品が搭載されて
いる。そのため、第１回路基板と第２回路基板とが対向
して形成される空間を有効に利用でき、回路基板の高さ
方向の体格を小さくすることができる。したがって、混
成集積回路装置の体格を小型化することができる。
【０００８】本発明の請求項４記載の混成集積回路装置
によると、第１回路基板の両端部に第２回路基板が第１
回路基板とは垂直に設けられている。例えば、断面がコ
の字形状となるように第１回路基板および第２回路基板
は設けられている。この場合、一定の領域に回路基板を
３枚設置することができる。また、第２回路基板の電子
部品は、第１回路基板側に搭載されている。そのため、
第１回路基板と第２回路基板とにより形成される空間を
有効に利用できる。したがって、混成集積回路装置の体
格を小型化することができる。
によると、第１回路基板の両端部に第２回路基板が第１
回路基板とは垂直に設けられている。例えば、断面がコ
の字形状となるように第１回路基板および第２回路基板
は設けられている。この場合、一定の領域に回路基板を
３枚設置することができる。また、第２回路基板の電子
部品は、第１回路基板側に搭載されている。そのため、
第１回路基板と第２回路基板とにより形成される空間を
有効に利用できる。したがって、混成集積回路装置の体
格を小型化することができる。
【０００９】本発明の請求項５記載の混成集積回路装置
によると、第１回路基板の周辺部に第２回路基板が第１
回路基板とは垂直に設けられている。例えば、一面が開
口した箱形状となるように第１回路基板および第２回路
基板は設けられている。この場合、一定の領域に回路基
板を５枚設置することができる。したがって、混成集積
回路装置の体格を小型化することができる。
によると、第１回路基板の周辺部に第２回路基板が第１
回路基板とは垂直に設けられている。例えば、一面が開
口した箱形状となるように第１回路基板および第２回路
基板は設けられている。この場合、一定の領域に回路基
板を５枚設置することができる。したがって、混成集積
回路装置の体格を小型化することができる。
【００１０】本発明の請求項６記載の混成集積回路装置
によると、第１回路基板、第１回路基板に垂直な第２回
路基板ならびに第１回路基板に平行な第３回路基板が設
けられている。例えば、直方体形状あるいは対向する一
組の面がない直方体形状となるように第１回路基板、第
２回路基板および第３回路基板は設けられている。この
場合、一定の領域に回路基板を４枚または６枚設置する
ことができる。したがって、混成集積回路装置の体格を
小型化することができる。
によると、第１回路基板、第１回路基板に垂直な第２回
路基板ならびに第１回路基板に平行な第３回路基板が設
けられている。例えば、直方体形状あるいは対向する一
組の面がない直方体形状となるように第１回路基板、第
２回路基板および第３回路基板は設けられている。この
場合、一定の領域に回路基板を４枚または６枚設置する
ことができる。したがって、混成集積回路装置の体格を
小型化することができる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を示す
複数の実施例を図面に基づいて説明する。 （第１実施例）本発明の第１実施例による混成集積回路
装置を図１に示す。図１に示すように、混成集積回路装
置１は、第１回路基板としての回路基板１１、第２回路
基板としての回路基板１２、ケーシング１３、コネクタ
１４およびカバー部材１５を備えている。回路基板１１
および回路基板１２は、それぞれ種々の電子部品６０を
有している。電子部品６０は、回路基板１１および回路
基板１２に例えばはんだ付けなどにより搭載されてい
る。電子部品６０としては、ＩＣ（Integrated Circi
t）、抵抗素子、トランジスタ素子あるいはダイオード
素子などである。
複数の実施例を図面に基づいて説明する。 （第１実施例）本発明の第１実施例による混成集積回路
装置を図１に示す。図１に示すように、混成集積回路装
置１は、第１回路基板としての回路基板１１、第２回路
基板としての回路基板１２、ケーシング１３、コネクタ
１４およびカバー部材１５を備えている。回路基板１１
および回路基板１２は、それぞれ種々の電子部品６０を
有している。電子部品６０は、回路基板１１および回路
基板１２に例えばはんだ付けなどにより搭載されてい
る。電子部品６０としては、ＩＣ（Integrated Circi
t）、抵抗素子、トランジスタ素子あるいはダイオード
素子などである。
【００１２】ケーシング１３には、回路基板１１および
回路基板１２が収容されている。回路基板１１および回
路基板１２は、ケーシング１３の内壁面に例えば接着剤
１６により固定されている。回路基板１１および回路基
板１２は、ケーシング１３の内部に回路基板１１および
回路基板１２の相互が平行となるように設置されてい
る。すなわち、ケーシング１３は回路基板１１および回
路基板１２を異なる平面上で支持している。また、回路
基板１１の電子部品６０が設置されている側の面と回路
基板１２の電子部品６０が設置されている側の面とが対
向するように、回路基板１１および回路基板１２は設置
されている。
回路基板１２が収容されている。回路基板１１および回
路基板１２は、ケーシング１３の内壁面に例えば接着剤
１６により固定されている。回路基板１１および回路基
板１２は、ケーシング１３の内部に回路基板１１および
回路基板１２の相互が平行となるように設置されてい
る。すなわち、ケーシング１３は回路基板１１および回
路基板１２を異なる平面上で支持している。また、回路
基板１１の電子部品６０が設置されている側の面と回路
基板１２の電子部品６０が設置されている側の面とが対
向するように、回路基板１１および回路基板１２は設置
されている。
【００１３】ケーシング１３の端部にはコネクタ１４が
設けられている。コネクタ１４には、端子部１４１が設
置されている。端子部１４１は、ワイヤ部材１７により
回路基板１１に設置されている端子部材１８と接続され
ている。ケーシング１３の一部には開口部が形成され、
この開口部を閉塞するようにカバー部材１５が設置され
ている。
設けられている。コネクタ１４には、端子部１４１が設
置されている。端子部１４１は、ワイヤ部材１７により
回路基板１１に設置されている端子部材１８と接続され
ている。ケーシング１３の一部には開口部が形成され、
この開口部を閉塞するようにカバー部材１５が設置され
ている。
【００１４】回路基板１１および回路基板１２には、そ
れぞれ接続端子部１１１、１２１が設置されている。接
続端子部１１１、１２１には、回路基板１１と回路基板
１２とを電気的に接続するワイヤ部材２１が接続され
る。ワイヤ部材２１は柔軟な例えばアルミニウムなどの
金属線などから形成されており、ワイヤ部材２１と接続
端子部１１１、１２１とは溶接部をレーザ溶接すること
により接続されている。
れぞれ接続端子部１１１、１２１が設置されている。接
続端子部１１１、１２１には、回路基板１１と回路基板
１２とを電気的に接続するワイヤ部材２１が接続され
る。ワイヤ部材２１は柔軟な例えばアルミニウムなどの
金属線などから形成されており、ワイヤ部材２１と接続
端子部１１１、１２１とは溶接部をレーザ溶接すること
により接続されている。
【００１５】次に、本実施例の混成集積回路装置１の組
み付けについて説明する。回路基板１１および回路基板
１２は、電子部品６０が組み付けられた後、図２に示す
ように同一の平面上に整列される。回路基板１１および
回路基板１２が整列されると、回路基板１１の接続端子
部１１１および回路基板１２の接続端子部１２１にワイ
ヤ部材２１が取り付けられる。ワイヤ部材２１は、上述
のように例えばレーザ溶接により取り付けられる。レー
ザ溶接は、図２に示すように回路基板１１および回路基
板１２が同一平面上に整列された状態で実施され、図２
の矢印に示すワイヤ部材２１の端部近傍の溶接部２１
ａ、２１ｂに実施される。
み付けについて説明する。回路基板１１および回路基板
１２は、電子部品６０が組み付けられた後、図２に示す
ように同一の平面上に整列される。回路基板１１および
回路基板１２が整列されると、回路基板１１の接続端子
部１１１および回路基板１２の接続端子部１２１にワイ
ヤ部材２１が取り付けられる。ワイヤ部材２１は、上述
のように例えばレーザ溶接により取り付けられる。レー
ザ溶接は、図２に示すように回路基板１１および回路基
板１２が同一平面上に整列された状態で実施され、図２
の矢印に示すワイヤ部材２１の端部近傍の溶接部２１
ａ、２１ｂに実施される。
【００１６】ワイヤ部材２１の取り付けが終了すると、
図２の破線に示すように回路基板１１と回路基板１２と
が重なるように回路基板１２が折り返される。回路基板
１１と回路基板１２とは、それぞれ重なり合った状態で
ケーシング１３の内部に収容される。回路基板１１およ
び回路基板１２がケーシング１３の内部に収容される
と、ケーシング１３の開口部を経由して端子部材１８と
ワイヤ部材１７とが例えばレーザ溶接などにより接続さ
れる。端子部材１８とワイヤ部材１７の接続が終了する
と、開口部を閉塞するようにカバー部材１５が設置され
る。
図２の破線に示すように回路基板１１と回路基板１２と
が重なるように回路基板１２が折り返される。回路基板
１１と回路基板１２とは、それぞれ重なり合った状態で
ケーシング１３の内部に収容される。回路基板１１およ
び回路基板１２がケーシング１３の内部に収容される
と、ケーシング１３の開口部を経由して端子部材１８と
ワイヤ部材１７とが例えばレーザ溶接などにより接続さ
れる。端子部材１８とワイヤ部材１７の接続が終了する
と、開口部を閉塞するようにカバー部材１５が設置され
る。
【００１７】以上、説明したように、本発明の第１実施
例による混成集積回路装置１によると、電子部品６０が
搭載されている回路基板１１および回路基板１２は、そ
れぞれ異なる平面上に設置されている。すなわち、回路
基板１１および回路基板１２は３次元的に設置されてい
る。そのため、単位面積当たりに設置可能な回路基板の
面積を拡大することができる。いいかえれば、一定面積
の回路基板を設置するために必要な領域を縮小すること
ができる。したがって、混成集積回路装置の体格を小型
化することができる。
例による混成集積回路装置１によると、電子部品６０が
搭載されている回路基板１１および回路基板１２は、そ
れぞれ異なる平面上に設置されている。すなわち、回路
基板１１および回路基板１２は３次元的に設置されてい
る。そのため、単位面積当たりに設置可能な回路基板の
面積を拡大することができる。いいかえれば、一定面積
の回路基板を設置するために必要な領域を縮小すること
ができる。したがって、混成集積回路装置の体格を小型
化することができる。
【００１８】また、回路基板１１と回路基板１２とは平
行に設けられている。そのため、一定の領域に回路基板
を２枚設置することができる。また、回路基板１１と回
路基板１２とは、それぞれ対向する面側に電子部品６０
が搭載されている。そのため、回路基板１１と回路基板
１２とが対向して形成される空間を有効に利用でき、回
路基板１１および回路基板１２の高さ方向の体格を小さ
くすることができる。したがって、混成集積回路装置１
の体格を小型化することができる。
行に設けられている。そのため、一定の領域に回路基板
を２枚設置することができる。また、回路基板１１と回
路基板１２とは、それぞれ対向する面側に電子部品６０
が搭載されている。そのため、回路基板１１と回路基板
１２とが対向して形成される空間を有効に利用でき、回
路基板１１および回路基板１２の高さ方向の体格を小さ
くすることができる。したがって、混成集積回路装置１
の体格を小型化することができる。
【００１９】（第２実施例）本発明の第２実施例による
混成集積回路装置を図３に示す。第１実施例と実質的に
同一の構成部位には同一の符号を付し、説明を省略す
る。図３に示すように、混成集積回路装置３は、第１回
路基板としての回路基板３１、第２回路基板としての回
路基板３２および回路基板３３、ならびにケーシング３
４を備えている。回路基板３１、回路基板３２および回
路基板３３は、それぞれ電子部品６０を有している。
混成集積回路装置を図３に示す。第１実施例と実質的に
同一の構成部位には同一の符号を付し、説明を省略す
る。図３に示すように、混成集積回路装置３は、第１回
路基板としての回路基板３１、第２回路基板としての回
路基板３２および回路基板３３、ならびにケーシング３
４を備えている。回路基板３１、回路基板３２および回
路基板３３は、それぞれ電子部品６０を有している。
【００２０】ケーシング３４には、回路基板３１、回路
基板３２および回路基板３３が収容されている。回路基
板３１、回路基板３２および回路基板３３は、ケーシン
グ３４の内壁面に例えば接着剤３５により固定されてい
る。ケーシング３４は図３に示すようにコの字形状であ
り、回路基板３２および回路基板３３は回路基板３１の
両端部に回路基板３１に対し垂直に設置されている。す
なわち、ケーシング３４は回路基板３１、回路基板３２
および回路基板３３を異なる平面上で支持している。ま
た、回路基板３２および回路基板３３に搭載される電子
部品６０は、回路基板３１側に搭載されている。ケーシ
ング３４の端部には図示しないコネクタが設けられ、外
部の電源などに接続されている。
基板３２および回路基板３３が収容されている。回路基
板３１、回路基板３２および回路基板３３は、ケーシン
グ３４の内壁面に例えば接着剤３５により固定されてい
る。ケーシング３４は図３に示すようにコの字形状であ
り、回路基板３２および回路基板３３は回路基板３１の
両端部に回路基板３１に対し垂直に設置されている。す
なわち、ケーシング３４は回路基板３１、回路基板３２
および回路基板３３を異なる平面上で支持している。ま
た、回路基板３２および回路基板３３に搭載される電子
部品６０は、回路基板３１側に搭載されている。ケーシ
ング３４の端部には図示しないコネクタが設けられ、外
部の電源などに接続されている。
【００２１】回路基板３１、回路基板３２および回路基
板３３には、それぞれ接続端子部３１１、３１２、３２
１、３３１が設置されている。接続端子部３１１、３１
２、３２１、３３１には、回路基板３１、回路基板３２
および回路基板３３を電気的に接続するワイヤ部材３
６、３７が接続される。ワイヤ部材３６、３７と接続端
子部３１１、３１２、３２１、３３１とは溶接部をレー
ザ溶接することにより接続されている。ワイヤ部材３
６、３７は、図４に示すように一方の端部側を折り返し
て接続されている。そのため、温度変化によるワイヤ部
材３６、３７の伸縮によって生ずるワイヤ部材３６、３
７の破損が防止される。
板３３には、それぞれ接続端子部３１１、３１２、３２
１、３３１が設置されている。接続端子部３１１、３１
２、３２１、３３１には、回路基板３１、回路基板３２
および回路基板３３を電気的に接続するワイヤ部材３
６、３７が接続される。ワイヤ部材３６、３７と接続端
子部３１１、３１２、３２１、３３１とは溶接部をレー
ザ溶接することにより接続されている。ワイヤ部材３
６、３７は、図４に示すように一方の端部側を折り返し
て接続されている。そのため、温度変化によるワイヤ部
材３６、３７の伸縮によって生ずるワイヤ部材３６、３
７の破損が防止される。
【００２２】次に、本実施例の混成集積回路装置３の組
み付けについて説明する。回路基板３１、回路基板３２
および回路基板３３は、電子部品６０が組み付けられた
後、図４に示すように同一の平面上に整列される。図４
では、簡単のため回路基板３１および回路基板３２につ
いて示している。回路基板３１および回路基板３２が整
列されると、回路基板３１の接続端子部３１２および回
路基板３２の接続端子部３２１にワイヤ部材３６が取り
付けられる。ワイヤ部材３６は、上述のように例えばレ
ーザ溶接により取り付けられる。レーザ溶接は、図４に
示すように回路基板３１および回路基板３２が同一平面
上に整列された状態で実施される。ワイヤ部材３６は、
図４の矢印に示す回路基板３２側の端部３６ｂが接続端
子部３２１にレーザ溶接された後、折り返され回路基板
３１側の端部３６ａが接続端子部３１２にレーザ溶接さ
れる。回路基板３１と回路基板３３とのワイヤ部材３７
による接続も同様である。
み付けについて説明する。回路基板３１、回路基板３２
および回路基板３３は、電子部品６０が組み付けられた
後、図４に示すように同一の平面上に整列される。図４
では、簡単のため回路基板３１および回路基板３２につ
いて示している。回路基板３１および回路基板３２が整
列されると、回路基板３１の接続端子部３１２および回
路基板３２の接続端子部３２１にワイヤ部材３６が取り
付けられる。ワイヤ部材３６は、上述のように例えばレ
ーザ溶接により取り付けられる。レーザ溶接は、図４に
示すように回路基板３１および回路基板３２が同一平面
上に整列された状態で実施される。ワイヤ部材３６は、
図４の矢印に示す回路基板３２側の端部３６ｂが接続端
子部３２１にレーザ溶接された後、折り返され回路基板
３１側の端部３６ａが接続端子部３１２にレーザ溶接さ
れる。回路基板３１と回路基板３３とのワイヤ部材３７
による接続も同様である。
【００２３】ワイヤ部材３６、３７の取り付けが終了す
ると、図４の破線に示すように回路基板３１と回路基板
３２とが垂直になるように回路基板３２が折り返され
る。同様に、回路基板３１と回路基板３３とがそれぞれ
垂直になるように折り返される。回路基板３１と回路基
板３２、ならびに回路基板３１と回路基板３３とは、そ
れぞれ垂直な状態でケーシング３４の内部に収容され
る。
ると、図４の破線に示すように回路基板３１と回路基板
３２とが垂直になるように回路基板３２が折り返され
る。同様に、回路基板３１と回路基板３３とがそれぞれ
垂直になるように折り返される。回路基板３１と回路基
板３２、ならびに回路基板３１と回路基板３３とは、そ
れぞれ垂直な状態でケーシング３４の内部に収容され
る。
【００２４】以上、説明したように、本発明の第２実施
例による混成集積回路装置３によると、電子部品６０が
搭載されている回路基板３１、回路基板３２および回路
基板３３は、それぞれ異なる平面上に設置されている。
すなわち、回路基板３１、回路基板３２および回路基板
３３は３次元的に設置されている。そのため、単位面積
当たりに設置可能な回路基板の面積を拡大することがで
きる。いいかえれば、一定面積の回路基板を設置するた
めに必要な領域を縮小することができる。
例による混成集積回路装置３によると、電子部品６０が
搭載されている回路基板３１、回路基板３２および回路
基板３３は、それぞれ異なる平面上に設置されている。
すなわち、回路基板３１、回路基板３２および回路基板
３３は３次元的に設置されている。そのため、単位面積
当たりに設置可能な回路基板の面積を拡大することがで
きる。いいかえれば、一定面積の回路基板を設置するた
めに必要な領域を縮小することができる。
【００２５】また、回路基板３１と回路基板３２および
回路基板３３とは垂直に設けられている。そのため、一
定の領域に回路基板を３枚設置することができる。ま
た、回路基板３２および回路基板３３は、それぞれ回路
基板３１側に電子部品６０が搭載されている。そのた
め、回路基板３１と回路基板３２および回路基板３３と
から形成される空間を有効に利用でき、回路基板３１の
高さ方向の体格を小さくすることができる。したがっ
て、混成集積回路装置３の体格を小型化することができ
る。
回路基板３３とは垂直に設けられている。そのため、一
定の領域に回路基板を３枚設置することができる。ま
た、回路基板３２および回路基板３３は、それぞれ回路
基板３１側に電子部品６０が搭載されている。そのた
め、回路基板３１と回路基板３２および回路基板３３と
から形成される空間を有効に利用でき、回路基板３１の
高さ方向の体格を小さくすることができる。したがっ
て、混成集積回路装置３の体格を小型化することができ
る。
【００２６】（第３実施例）本発明の第３実施例による
混成集積回路装置を図５に示す。第１実施例と実質的に
同一の構成部位には同一の符号を付し、説明を省略す
る。第３実施例による混成集積回路装置４では、ケーシ
ング４０の形状が第１実施例と異なる。第３実施例で
は、ケーシング４０の形状が図５に示すように一方の面
が開口した箱形状に形成されている。すなわち、第１回
路基板としての回路基板４１の周囲に第２回路基板とし
ての回路基板４２、回路基板４３、回路基板４４および
回路基板４５が設置されている。そのため、回路基板は
全部で５枚設置することができる。したがって、空間を
より有効に利用でき、混成集積回路装置４の体格を小型
化することができる。
混成集積回路装置を図５に示す。第１実施例と実質的に
同一の構成部位には同一の符号を付し、説明を省略す
る。第３実施例による混成集積回路装置４では、ケーシ
ング４０の形状が第１実施例と異なる。第３実施例で
は、ケーシング４０の形状が図５に示すように一方の面
が開口した箱形状に形成されている。すなわち、第１回
路基板としての回路基板４１の周囲に第２回路基板とし
ての回路基板４２、回路基板４３、回路基板４４および
回路基板４５が設置されている。そのため、回路基板は
全部で５枚設置することができる。したがって、空間を
より有効に利用でき、混成集積回路装置４の体格を小型
化することができる。
【００２７】以上、本発明の複数の実施例では、混成集
積回路装置の３次元的配置について説明した。しかし、
本発明の混成集積回路装置の配置は、上記の複数の実施
例で説明した配置に限るものではない。上記で説明した
複数の実施例の他、例えば立方体形状のケーシングの各
面部に回路基板を設置することで６枚の回路基板を設置
したり、両端部が開口した箱形状のケーシングの各面部
に回路基板を設置することで４枚の回路基板を設置する
こともできる。また、回路基板はケーシングの内面側に
設置するものに限らず、両面に設置することによりさら
なる設置面積の縮小を図ることもできる。
積回路装置の３次元的配置について説明した。しかし、
本発明の混成集積回路装置の配置は、上記の複数の実施
例で説明した配置に限るものではない。上記で説明した
複数の実施例の他、例えば立方体形状のケーシングの各
面部に回路基板を設置することで６枚の回路基板を設置
したり、両端部が開口した箱形状のケーシングの各面部
に回路基板を設置することで４枚の回路基板を設置する
こともできる。また、回路基板はケーシングの内面側に
設置するものに限らず、両面に設置することによりさら
なる設置面積の縮小を図ることもできる。
【図１】本発明の第１実施例による混成集積回路装置を
示す模式的な断面図である。
示す模式的な断面図である。
【図２】本発明の第１実施例による混成集積回路装置の
ワイヤ部材による接続部分を拡大した模式図である。
ワイヤ部材による接続部分を拡大した模式図である。
【図３】本発明の第２実施例による混成集積回路装置を
示す模式的な断面図である。
示す模式的な断面図である。
【図４】本発明の第２実施例による混成集積回路装置の
ワイヤ部材による接続部分を拡大した模式図である。
ワイヤ部材による接続部分を拡大した模式図である。
【図５】本発明の第３実施例による混成集積回路装置を
示す模式的な斜視図である。
示す模式的な斜視図である。
１、３、４ 混成集積回路装置 １１ 回路基板（第１回路基板） １２ 回路基板（第２回路基板） ３１ 回路基板（第１回路基板） ３２、３３ 回路基板（第２回路基板） ４１ 回路基板（第１回路基板） ４２、４３、４４、４５ 回路基板（第２回路基板） １３、３４、４０ ケーシング
Claims (6)
- 【請求項１】 電子部品が搭載されている複数の回路基
板を備え、 前記複数の回路基板は、それぞれ異なる平面上に設置さ
れていることを特徴とする混成集積回路装置。 - 【請求項２】 電子部品が搭載されている複数の回路基
板と、 前記複数の回路基板をそれぞれ異なる平面上で支持可能
なケーシングと、 を備えることを特徴とする混成集積回路装置。 - 【請求項３】 電子部品が搭載されている第１回路基板
と、 前記第１回路基板とは平行に設けられ、前記第１回路基
板の電子部品が搭載されている側の面と対向する側の面
に電子部品が搭載されている第２回路基板と、 を備えることを特徴とする混成集積回路装置。 - 【請求項４】 電子部品が搭載されている第１回路基板
と、 前記第１回路基板の両端部に該第１回路基板とは垂直に
設けられ、前記第１回路基板側の面に電子部品が搭載さ
れている第２回路基板と、 を備えることを特徴とする混成集積回路装置。 - 【請求項５】 電子部品が搭載されている第１回路基板
と、 前記第１回路基板の周辺部に該第１回路基板とは垂直に
設けられ、前記第１回路基板側の面に電子部品が搭載さ
れている第２回路基板と、 を備えることを特徴とする混成集積回路装置。 - 【請求項６】 電子部品が搭載されている第１回路基板
と、 前記第１回路基板と垂直に設けられている第２回路基板
と、 前記第１回路基板と平行に設けられ、前記第２回路基板
と接続されている第３回路基板と、 を備えることを特徴とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001057826A JP2002261417A (ja) | 2001-03-02 | 2001-03-02 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001057826A JP2002261417A (ja) | 2001-03-02 | 2001-03-02 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002261417A true JP2002261417A (ja) | 2002-09-13 |
Family
ID=18917643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001057826A Pending JP2002261417A (ja) | 2001-03-02 | 2001-03-02 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002261417A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081273A (ja) * | 2007-09-26 | 2009-04-16 | Rohm Co Ltd | 半導体装置 |
| JP2010124607A (ja) * | 2008-11-19 | 2010-06-03 | Toyota Motor Corp | 電力変換装置 |
| JP2014053449A (ja) * | 2012-09-07 | 2014-03-20 | Mitsubishi Electric Corp | 半導体装置、半導体装置の製造方法 |
| JP2015027133A (ja) * | 2013-07-24 | 2015-02-05 | 株式会社デンソー | 電源装置 |
| JP2020009853A (ja) * | 2018-07-05 | 2020-01-16 | 株式会社ケーヒン | 電子制御装置 |
| JPWO2020241423A1 (ja) * | 2019-05-27 | 2020-12-03 |
-
2001
- 2001-03-02 JP JP2001057826A patent/JP2002261417A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009081273A (ja) * | 2007-09-26 | 2009-04-16 | Rohm Co Ltd | 半導体装置 |
| JP2010124607A (ja) * | 2008-11-19 | 2010-06-03 | Toyota Motor Corp | 電力変換装置 |
| JP2014053449A (ja) * | 2012-09-07 | 2014-03-20 | Mitsubishi Electric Corp | 半導体装置、半導体装置の製造方法 |
| JP2015027133A (ja) * | 2013-07-24 | 2015-02-05 | 株式会社デンソー | 電源装置 |
| US9293994B2 (en) | 2013-07-24 | 2016-03-22 | Denso Corporation | Electric power source device equipped with transformer |
| JP2020009853A (ja) * | 2018-07-05 | 2020-01-16 | 株式会社ケーヒン | 電子制御装置 |
| JP7079163B2 (ja) | 2018-07-05 | 2022-06-01 | 日立Astemo株式会社 | 電子制御装置 |
| JPWO2020241423A1 (ja) * | 2019-05-27 | 2020-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0557883B1 (en) | Laminated electronic module assembly | |
| JP3864873B2 (ja) | 電子制御装置 | |
| JPH05508972A (ja) | 自動車・エレクトロニクス用のケーシング | |
| JP5030228B2 (ja) | 電気接続箱 | |
| JP2000323848A (ja) | 電子機器の組合せ構造 | |
| JP2003218554A (ja) | 電源分配箱及びパワーデバイスモジュール | |
| CN110024072A (zh) | 电子控制装置 | |
| JP2001168550A (ja) | 電気接続箱 | |
| JP2005080354A (ja) | 回路構成体 | |
| JP2002261417A (ja) | 混成集積回路装置 | |
| JP3842010B2 (ja) | 複数基板を有する電子機器 | |
| JP5500346B2 (ja) | 電気接続箱 | |
| JP2002093959A (ja) | 電子機器の放熱構造 | |
| JP2003264386A (ja) | 電子制御機器 | |
| JPH08181405A (ja) | プリント配線基板 | |
| JP2006187122A (ja) | 回路構成体 | |
| JP5367669B2 (ja) | 車両用の電気接続箱 | |
| JP4218542B2 (ja) | 電気接続箱及び電気接続箱が取付けられた車両 | |
| JP3767294B2 (ja) | 電源ユニットおよびその製造方法 | |
| JPH11330738A (ja) | プリント基板の取付構造 | |
| JPH0615425Y2 (ja) | 銅バー結合形基板 | |
| JP3352261B2 (ja) | 電子回路ユニット | |
| JPH0851183A (ja) | 半導体装置の接続アダプタ及び実装構造 | |
| JP2007166899A (ja) | 自動車制御装置 | |
| JP2001223489A (ja) | 車両用電子制御装置 |