JP6275292B1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6275292B1
JP6275292B1 JP2016575686A JP2016575686A JP6275292B1 JP 6275292 B1 JP6275292 B1 JP 6275292B1 JP 2016575686 A JP2016575686 A JP 2016575686A JP 2016575686 A JP2016575686 A JP 2016575686A JP 6275292 B1 JP6275292 B1 JP 6275292B1
Authority
JP
Japan
Prior art keywords
wiring board
output
semiconductor device
terminals
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016575686A
Other languages
English (en)
Other versions
JPWO2017154198A1 (ja
Inventor
悦宏 神山
悦宏 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6275292B1 publication Critical patent/JP6275292B1/ja
Publication of JPWO2017154198A1 publication Critical patent/JPWO2017154198A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

本発明の半導体装置（１０）は、互いに間隔を空けて配された複数の配線板（２４〜３０、８１〜８６）と、配線板（２４〜３０、８１〜８６）の第一主面に配されて、配線板（２４〜３０、８１〜８６）に電気接続される半導体素子（９１〜９６）と、配線板（２４〜３０、８１〜８６）に電気接続される端子と、配線板（２４〜３０、８１〜８６）の第二主面が露出するように、配線板（２４〜３０、８１〜８６）、半導体素子（９１〜９６）を封止する樹脂（５０）と、を備える。

Description

本発明は、半導体装置及びその製造方法に関する。
従来、三相モータの駆動制御等に用いられるパワーモジュールとして、セラミック基板の上面に熱源となる半導体素子を搭載し、セラミック基板の下面が露出するように、セラミック基板及び半導体素子を樹脂で封止したものがある（例えば、特許文献１）。
特開２０１５−２６７９１号公報
しかしながら、セラミック基板を用いた半導体装置では、半導体素子で発生した熱を外部に効率よく逃がすことができない、という問題がある。
本発明は、上記問題を解決すべくなされたもので、その目的は、半導体素子で発生した熱を効率よく外部に逃がすことができる半導体装置及びその製造方法、並びにリードフレームを提供することにある。
上記問題を解決するために、本発明の第１の態様に係る半導体装置は、互いに間隔を空けて配された複数の配線板と、前記配線板の第一主面に配されて、前記配線板に電気接続される半導体素子と、前記配線板に電気接続される端子と、前記配線板の第二主面が露出するように、前記配線板、前記半導体素子を封止する樹脂と、を備え、前記配線板には、電源配線板と、グランド配線板と、出力配線板と、があり、前記電源配線板は、直線方向に連続する幅狭部と幅広部を有し、前記電源配線板の幅広部に前記半導体素子が配され、前記樹脂は、前記電源配線板の前記幅狭部と前記幅広部との境界部分と、前記出力配線板の前記幅狭部と前記幅広部との境界部分とにピン穴を有する、ことを特徴とする。
本発明の第２の態様に係る半導体装置の製造方法は、複数の配線板と複数の端子とが一体に形成され、前記複数の端子が連結部によって連結されたリードフレームを準備するフレーム準備工程と、前記リードフレームの第一主面に半導体素子を固定する搭載工程と、前記半導体素子と、前記配線板のうち前記半導体素子が設けられていない部分とを電気接続する接続工程と、前記リードフレームの第二主面が露出するように、前記リードフレーム及び前記半導体素子を樹脂で封止する封止工程と、前記リードフレームの連結部を切り落とす切断工程と、を備え、前記配線板には、電源配線板と、グランド配線板と、出力配線板と、があり、前記電源配線板は、直線方向に連続する幅狭部と幅広部を有し、前記出力配線板は、前記直線方向に連続する幅狭部と幅広部を有し、前記封止工程において、サポートピンを、前記電源配線板の前記幅狭部と前記幅広部との境界部分と、前記出力配線板の前記幅狭部と前記幅広部との境界部分とに押し付ける、ことを特徴とする。
本発明の態様によれば、半導体素子で発生した熱を熱伝導率の高い配線板によってその第一主面から第二主面まで効率よく伝えることができるため、半導体素子の熱を効率よく外部に逃がすことができる。
本実施形態による半導体装置の一例を示す平面構成図である。 本実施形態による半導体装置の一例を示し、図２のＡ−Ａ線に沿う断面構成図である。 本実施形態による半導体装置における回路図の一例である。 本実施形態による半導体装置の他の例を示す平面構成図である。 本実施形態による半導体装置における回路図の他の例である。 本実施形態による半導体装置の実装方法を示す断面構成図である。 本実施形態によるリードフレームの一例を示す斜視図である。 本実施形態による半導体装置の製造方法における搭載工程の一例を示す斜視図である。 本実施形態による半導体装置の製造方法における接続工程の一例を示す斜視図である。 本実施形態による半導体装置の製造方法における接続工程及び封止工程の一例を示す平面図である。 本実施形態による半導体装置の製造方法における封止工程の一例を示す斜視図である。 本実施形態による半導体装置の製造方法における封止工程の一例を示す断面図である。 本実施形態による半導体装置の製造方法における切断工程の一例を示す斜視図である。 本実施形態による半導体装置の製造方法における折曲工程の一例を示す斜視図である。
［半導体装置］
以下、本発明の一実施形態による半導体装置について、図面を参照して説明する。
図１に示すように、本実施形態の半導体装置１０は、装置本体２０、並びに、装置本体２０から突出する電源端子（リード）３１，３２，３３、出力端子（リード）３４，３５，３６及びグランド端子（リード）３７，３８，３９をそれぞれ有する回路ユニット４１，４２，４３を備えている。
装置本体２０は、回路ユニット４１，４２，４３のそれぞれに対応する装置単位２１，２２，２３が一体化されてなるものである。回路ユニット４１，４２，４３は、半導体装置１０の長手方向（図１における左右方向）に沿って、この順に配置されている。
装置単位２１，２２，２３は、互いに間隔を空けて配された複数の配線板（電源配線板２４、グランド配線板２５，２６，２７、出力配線板２８，２９，３０、ゲート配線板８１〜８６）と、一部の配線板の第一主面に配されて、配線板に電気接続される半導体素子（半導体素子９１〜９６）とを有する。
装置本体２０は、装置単位２１，２２，２３を被覆する封止樹脂５０を有する。
第一回路ユニット４１は、第一装置単位２１と、第一装置単位２１から突出する第一電源端子３１、第一出力端子３４及び第一グランド端子３７と、を有する。
第二回路ユニット４２は、第二装置単位２２と、第二装置単位２２から突出する第二電源端子３２、第二出力端子３５及び第二グランド端子３８と、を有する。
第三回路ユニット４３は、第三装置単位２３と、第三装置単位２３から突出する第三電源端子３３、第三出力端子３６及び第三グランド端子３９と、を有する。
第一回路ユニット４１と、第二回路ユニット４２と、第三回路ユニット４３とは、平面視した場合、略等しい形状をなしている。
第一装置単位２１は、電源配線板２４と、第一グランド配線板２５と、第一出力配線板２８と、第一半導体素子９１と、第四半導体素子９４と、を有する。
第二装置単位２２は、電源配線板２４と、第二グランド配線板２６と、第二出力配線板２９と、第二半導体素子９２と、第五半導体素子９５と、を有する。
第三装置単位２３は、電源配線板２４と、第三グランド配線板２７と、第三出力配線板３０と、第三半導体素子９３と、第六半導体素子９６と、を有する。
封止樹脂５０は、電源配線板２４、グランド配線板２５，２６，２７及び出力配線板２８，２９，３０の第二主面が露出するように、電源配線板２４、グランド配線板２５，２６，２７及び出力配線板２８，２９，３０、半導体素子９１〜９６、並びに、電源端子３１，３２，３３、出力端子３４，３５，３６及びグランド端子３７，３８，３９を封止している。例えば、図２に示すように、封止樹脂５０は、電源配線板２４の第二主面２４ｂ、第一グランド配線板２５の第二主面２５ｂ及び第一出力配線板２８の第二主面２８ｂが露出するように、電源配線板２４、第一グランド配線板２５及び第一出力配線板２８、半導体素子９４、並びに出力端子３４及びグランド端子３７を封止している。電源配線板２４の第二主面２４ｂ、第一グランド配線板２５の第二主面２５ｂ及び第一出力配線板２８の第二主面２８ｂと、封止樹脂５０におけるこれらの第二主面側に露出する面（下面）５０ａとは、同一面上に配されていることが好ましい。
電源端子３１，３２，３３、出力端子３４，３５，３６及びグランド端子３７，３８，３９は、封止樹脂５０から突出している。
出力端子３４，３５，３６とグランド端子３７，３８，３９とは、装置本体２０に対して互いに逆向きに突出している。言い換えれば、出力端子３４，３５，３６とグランド端子３７，３８，３９とは、装置本体２０の長手方向に沿う側面（封止樹脂５０の側面）から、その側面と垂直に、かつ互いに逆向きに突出している。
電源端子３１，３２，３３は、グランド端子３７，３８，３９と同じ向きに突出している。電源端子３１，３２，３３は、直線方向（出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向）に直交する方向にずれて位置する。
前記の直線方向（出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向）とは、第一出力端子３４から第一グランド端子３７に向かう方向、第二出力端子３５から第二グランド端子３８に向かう方向、及び第三出力端子３６から第三グランド端子３９に向かう方向のことである。すなわち、電源端子３１，３２，３３が、前記の直線方向に直交する方向にずれて位置するとは、電源端子３１，３２，３３が、出力端子３４，３５，３６とグランド端子３７，３８，３９を結ぶ直線上にはないことを意味する。
回路ユニット４１，４２，４３は、装置本体２０（装置単位２１，２２，２３）から突出するゲート端子６１〜６６を有していてもよい。この場合、電源端子３１，３２，３３とゲート端子６１〜６６とが、装置本体２０に対して互いに逆向きに突出している。言い換えれば、電源端子３１，３２，３３とゲート端子６１〜６６とは、装置本体２０の長手方向に沿う側面から、その側面と垂直に互いに逆向きに突出している。
ゲート端子６１〜６６は、封止樹脂５０から突出している。
電源端子３１，３２，３３、出力端子３４，３５，３６及びグランド端子３７，３８，３９の幅は、ゲート端子６１〜６６の幅よりも大きいことが好ましい。
複数の端子（電源端子３１，３２，３３、出力端子３４，３５，３６及びグランド端子３７，３８，３９）は、その長手方向の中途部において折曲げられている。各端子の長手方向の先端部は、基端部に対して略垂直に延びている。また、複数の配線板から延びる各端子の長手方向の先端部は、複数の配線板の第二主面（例えば、電源配線板２４の第二主面２４ｂ、第一グランド配線板２５の第二主面２５ｂ、第一出力配線板２８の第二主面２８ｂ）が向く方向と逆向きに延びている。すなわち、複数の配線板から延びる各端子の先端部は、配線板の第一主面（例えば、電源配線板２４の第一主面２４ａ）から突出するように配線板の厚み方向に延びている。
装置本体２０は、３つの装置単位２１，２２，２３において共通の電源配線板２４と、装置単位２１，２２，２３においてそれぞれ個別に設けられたグランド配線板２５，２６，２７と、装置単位２１，２２，２３においてそれぞれ個別に設けられた出力配線板２８，２９，３０とを有する。
電源配線板２４と、グランド配線板２５，２６，２７と、出力配線板２８，２９，３０とは、互いに間隔を空けて配置されている。
電源配線板２４は、装置本体２０の長手方向に延びている。電源配線板２４は、平面視した場合、その長手方向に沿って周期的な凹凸形状をなしている。言い換えれば、電源配線板２４は、前記の直線方向に直交する方向に連続する幅狭部２４Ａと幅広部２４Ｂとをそれぞれ３つ有する。幅狭部２４Ａは、前記の直線方向において幅が狭い。幅広部２４Ｂは、前記の直線方向において、幅狭部２４Ａよりも幅が広い。幅広部２４Ｂは、前記の直線方向において、幅狭部２４Ａの一方側（図１において上側）に突出している。
電源配線板２４は、３つの回路ユニット４１，４２，４３の全体にわたって延在している。
３つの電源端子３１，３２，３３は、電源配線板２４の各幅広部２４Ｂに接続され、各幅広部２４Ｂから突出している。すなわち、３つの電源端子３１，３２，３３と電源配線板２４とが一体に形成されている。
グランド配線板２５，２６，２７は、電源配線板２４のうち幅広部２４Ｂが突出している面側において、電源配線板２４の幅狭部２４Ａに隣接するように配置されている。
グランド端子３７，３８，３９は、グランド配線板２５，２６，２７に接続され、グランド配線板２５，２６，２７から突出している。すなわち、グランド端子３７，３８，３９とグランド配線板２５，２６，２７とが一体に形成されている。
出力配線板２８，２９，３０は、電源配線板２４のうち幅広部２４Ｂが突出している面とは反対の面側に配置されている。
出力配線板２８，２９，３０は、平面視した場合、前記の直線方向に直交する方向に連続する幅狭部２８Ａ，２９Ａ，３０Ａと幅広部２８Ｂ，２９Ｂ，３０Ｂとを有する。幅狭部２８Ａ，２９Ａ，３０Ａは、前記の直線方向において幅が狭い。幅広部２８Ｂ，２９Ｂ，３０Ｂは、前記の直線方向において、幅狭部２８Ａ，２９Ａ，３０Ａよりも幅が広い。幅広部２８Ｂ，２９Ｂ，３０Ｂは、前記の直線方向において、幅狭部２８Ａ，２９Ａ，３０Ａの一方側（図１において下側）に突出している。
出力端子３４，３５，３６は、出力配線板２８，２９，３０の幅広部２８Ｂ，２９Ｂ，３０Ｂに接続され、幅広部２８Ｂ，２９Ｂ，３０Ｂから突出している。すなわち、出力端子３４，３５，３６と出力配線板２８，２９，３０とが一体に形成されている。
グランド配線板２５，２６，２７は、電源配線板２４の幅狭部２４Ａを介して、出力配線板２８，２９，３０の幅広部２８Ｂ，２９Ｂ，３０Ｂに向かい合うように配置されている。
電源配線板２４の幅広部２４Ｂは、出力配線板２８，２９，３０の幅狭部２８Ａ，２９Ａ，３０Ａに向かい合うように配置されている。
回路ユニット４１，４２，４３がゲート端子６１〜６６を有する場合、装置本体２０は、装置単位２１，２２，２３においてそれぞれ設けられたゲート配線板８１〜８６を有する。
ゲート端子６１〜６６は、ゲート配線板８１〜８６に接続され、ゲート配線板８１〜８６から突出している。
第一回路ユニット４１において、第一ゲート配線板８１は、第一出力配線板２８の幅狭部２８Ａに隣接するように配置されている。また、第二ゲート配線板８２は、第一出力配線板２８と第二出力配線板２９の間に配置されている。
第二回路ユニット４２において、第三ゲート配線板８３は、第二出力配線板２９の幅狭部２９Ａに隣接するように配置されている。また、第四ゲート配線板８４は、第二出力配線板２９と第三出力配線板３０の間に配置されている。
第三回路ユニット４３において、第五ゲート配線板８５は、第三出力配線板３０の幅狭部３０Ａに隣接するように配置されている。また、第六ゲート配線板８６は、第三出力配線板３０における、第三出力端子３６及び第三グランド端子３９の配列方向の面に沿って配置されている。
電源配線板２４のうち、電源端子３１，３２，３３の基端部近傍の部分（幅広部２４Ｂ）の第一主面２４ａには、半導体素子９１，９２，９３が実装されている。これらの半導体素子９１，９２，９３は、接続子１０１，１０２，１０３を介して、出力配線板２８，２９，３０と電気接続されている。
半導体素子９１，９２，９３は、接続子１０４，１０５，１０６を介して、ゲート配線板８２，８４，８６と接続されている。
出力配線板２８，２９，３０のうち、出力端子３４，３５，３６の基端部近傍の部分（幅広部２８Ｂ，２９Ｂ，３０Ｂ）の第一主面２８ａ，２９ａ，３０ａには、半導体素子９４，９５，９６が実装されている。これらの半導体素子９４，９５，９６は、接続子１０７，１０８，１０９を介して、グランド配線板２５，２６，２７と電気接続されている。
半導体素子９４，９５，９６は、接続子１１０，１１１，１１２を介して、ゲート配線板８１，８３，８５と電気接続されている。
図１に示すように、接続子１０１，１０２，１０３，１０７，１０８，１０９としては、ボンディングワイヤが用いられている。また、接続子１０４，１０５，１０６，１１０，１１１，１１２としては、ボンディングワイヤが用いられている。
第一回路ユニット４１において、第一電源端子３１、電源配線板２４、第一半導体素子９１、第一接続子１０１、第一出力配線板２８及び第一出力端子３４が、第一電流経路７１を形成している。
第二回路ユニット４２において、第二電源端子３２、電源配線板２４、第二半導体素子９２、第二接続子１０２、第二出力配線板２９及び第二出力端子３５が、第一電流経路７３を形成している。
第三回路ユニット４３において、第三電源端子３３、電源配線板２４、第三半導体素子９３、第三接続子１０３、第三出力配線板３０及び第三出力端子３６が第一電流経路７５を形成している。
第一回路ユニット４１において、第一出力端子３４、第一出力配線板２８、第四半導体素子９４、第四接続子１０７、第一グランド配線板２５及び第一グランド端子３７が、第二電流経路７２を形成している。
第二回路ユニット４２において、第二出力端子３５、第二出力配線板２９、第五半導体素子９５、第五接続子１０８、第二グランド配線板２６及び第二グランド端子３８が、第二電流経路７４を形成している。
第三回路ユニット４３において、第三出力端子３６、第三出力配線板３０、第六半導体素子９６、第六接続子１０９、第三グランド配線板２７及び第三グランド端子３９が、第二電流経路７６を形成している。
電源配線板２４の３つの幅広部２４Ｂのそれぞれに配された半導体素子９１，９２，９３は、前記の直線方向に直交する方向に間隔を空けて配列されて第一素子群を構成している。
一方、３つの出力配線板２８，２９，３０の幅広部２８Ｂ，２９Ｂ，３０Ｂのそれぞれに配された半導体素子９４，９５，９６は前記の直線方向に直交する方向に間隔を空けて配列されて第二素子群を構成している。
第二素子群を構成する第五半導体素子９５の中心が、前記の直線方向に直交する方向において第一素子群を構成する第一半導体素子９１と第二半導体素子９２の中心間に位置している。
また、第二素子群を構成する第六半導体素子９６の中心が、前記の直線方向に直交する方向において第一素子群を構成する第二半導体素子９２と第三半導体素子９３の中心間に位置している。
封止樹脂５０は、電源配線板２４、出力配線板２８，２９，３０、及びグランド配線板２５，２６，２７の第二主面（第一主面とは反対側の面、装置本体２０の下面）が露出するように、電源配線板２４、出力配線板２８，２９，３０、及びグランド配線板２５，２６，２７を封止する。また、封止樹脂５０には、図１に示すように、電源配線板２４、出力配線板２８，２９，３０、及びグランド配線板２５，２６，２７の厚み方向に貫通する貫通孔５１，５１が形成されていてもよい。
封止樹脂５０の貫通孔５１，５１は、図１に示すように、封止樹脂５０における前記の直線方向に直交する方向の両端に形成されていることが好ましい。
電源配線板２４、グランド配線板２５，２６，２７、出力配線板２８，２９，３０、ゲート配線板８１〜８６、電源端子３１，３２，３３、出力端子３４，３５，３６、グランド端子３７，３８，３９及びゲート端子６１〜６６の材料は、特に限定されないが、例えば、銅等の一般的なリードフレームに用いられる材料であってよい。
封止樹脂５０は、特に限定されないが、例えば、一般的に半導体装置の封止に用いられる材料であってよい。
本実施形態の半導体装置１０の回路図は、例えば、図３に示すようになっている。図１，３に示す態様では、第一半導体素子９１、第二半導体素子９２、第三半導体素子９３、第四半導体素子９４、第五半導体素子９５及び第六半導体素子９６がドレイン電極、ソース電極、ゲート電極を有するスイッチング素子である。この場合、本実施形態の半導体装置１０は、モータ（例えば、三相モータ）の動作制御に使用することができる。
半導体素子９１〜９６としては、特に限定されないが、例えば、スイッチング素子等が挙げられる。
半導体素子９１〜９６がスイッチング素子の場合、本実施形態の半導体装置１０は、モータ（例えば、三相モータ）の動作制御に使用することができる。
本実施形態の半導体装置１０では、電源端子３１，３２，３３が直流電源（不図示）に接続される。
電源端子３１，３２，３３に直流電流が流れ、スイッチング素子である半導体素子９１，９２，９３のゲート電極に対してゲート信号が断続的に印加されると、第一電流経路７１，７３，７５においては、電源端子３１，３２，３３から出力端子３４，３５，３６に向けて、断続的に直流電流が流れる。一方、スイッチング素子である半導体素子９４，９５，９６のゲート電極に対してゲート信号が断続的に印加されると、第二電流経路７２，７４，７６においては、出力端子３４，３５，３６とグランド端子３７，３８，３９との間で交流電流が流れる。
なお、本実施形態では、３つの回路ユニット４１，４２，４３を備えた半導体装置１０を例示したが、本実施形態はこれに限定されない。本実施形態の半導体装置は、回路ユニットを少なくとも１つ備えていればよい。
本実施形態では、図１に示すように、接続子１０１，１０２，１０３，１０７，１０８，１０９として、ボンディングワイヤが用いられている場合を例示したが、本実施形態はこれに限定されない。本実施形態においては、図４に示すように、接続子１０１，１０２，１０３，１０７，１０８，１０９が、導電性を有する板材であってもよい。
本実施形態の半導体装置１０は、図５に示すように、電源配線板２４と出力配線板２８，２９，３０とがコンデンサ１２１，１２２，１２３によって接続され、出力配線板２８，２９，３０とグランド配線板２５，２６，２７とがコンデンサ１２４，１２５，１２６によって接続されていてもよい。すなわち、本実施形態の回路ユニット４１，４２，４３は、コンデンサ１２１〜１２６を含んでもよい。
図５において、コンデンサ１２１〜１２３は、電源配線板２４と出力配線板２８〜３０との間において半導体素子９１〜９３と並列に接続されている。また、コンデンサ１２４〜１２６は、出力配線板２８，２９，３０とグランド配線板２５，２６，２７との間において半導体素子９４〜９６と並列に接続されている。
本実施形態の半導体装置１０によれば、互いに間隔を空けて配された電源配線板２４、グランド配線板２５，２６，２７及び出力配線板２８，２９，３０と、前記の配線板の第一主面に配されて、前記の配線板に電気接続される半導体素子９１〜９６と、これらの配線板に電気接続される電源端子３１，３２，３３、出力端子３４，３５，３６及びグランド端子３７，３８，３９と、前記の配線板の第二主面が露出するように、前記の配線板、前記の半導体素子及び前記の端子を封止する封止樹脂５０と、を備える。このため、半導体素子９１〜９６で発生した熱を熱伝導率の高い配線板によって、その第一主面から第二主面まで効率よく伝えることができる。したがって、半導体素子９１〜９６の熱を効率よく外部に逃がすことができる。
本実施形態の半導体装置１０によれば、３つの電源端子３１，３２，３３と電源配線板２４とが一体に形成され、出力端子３４，３５，３６と出力配線板２８，２９，３０とが一体に形成され、グランド端子３７，３８，３９とグランド配線板２５，２６，２７とが一体に形成されている。このため、半導体装置１０における電気的な損失を抑えながら、半導体装置１０のコンパクト化を図ることができる。
本実施形態の半導体装置１０によれば、配線板は、電源配線板２４と、グランド配線板２５，２６，２７と、出力配線板２８，２９，３０と、があり、電源配線板２４は、前記の直線方向に直交する方向に連続する幅狭部２４Ａと幅広部２４Ｂを有し、電源配線板２４の３つの幅広部２４Ｂのそれぞれに、半導体素子９１，９２，９３が配される。このため、半導体素子９１，９２，９３で発生した熱を電源配線板２４の幅狭部２４Ａに効率的に逃がすことができる。これにより、半導体素子９１，９２，９３で発生した熱が、半導体装置１０の一部分に偏ることを抑制することができる。
本実施形態の半導体装置１０によれば、電源配線板２４は、幅狭部２４Ａ及び幅広部２４Ｂを複数有する。このため、電源配線板２４の幅狭部２４Ａに配された３つの半導体素子９１，９２，９３で発生した熱を、電源配線板２４全体で、均等に逃がすことができる。すなわち、放熱効率の向上を図ることができる。
本実施形態の半導体装置１０によれば、電源配線板２４の幅広部２４Ｂの第一主面２４ａに配された半導体素子９１，９２，９３と、出力配線板２８，２９，３０の幅狭部２８Ａ，２９Ａ，３０Ａとが接続子１０１，１０２，１０３で接続されている。このため、半導体素子９１，９２，９３で発生した熱を、接続子１０１，１０２，１０３を通じて、出力配線板２８，２９，３０の幅狭部２８Ａ，２９Ａ，３０Ａに効率よく伝えることができる。したがって、半導体装置１０の放熱効率を向上することができる。
本実施形態の半導体装置１０によれば、出力配線板２８，２９，３０は、前記の直線方向に直交する方向に連続する幅狭部２８Ａ，２９Ａ，３０Ａと幅広部２８Ｂ，２９Ｂ，３０Ｂを有し、出力配線板２８，２９，３０の３つの幅広部２８Ｂ，２９Ｂ，３０Ｂのそれぞれに、半導体素子９４，９５，９６が配される。また、電源配線板２４の３つの幅狭部２４Ａは、出力配線板２８，２９，３０の幅広部２８Ｂ，２９Ｂ，３０Ｂに向かい合うように配され、電源配線板２４の３つの幅広部２４Ｂは、出力配線板２８，２９，３０の幅狭部２８Ａ，２９Ａ，３０Ａに向かい合うように配される。このため、半導体装置１０の放熱面（複数の配線板の第二主面（例えば、電源配線板２４の第二主面２４ｂ、第一グランド配線板２５の第二主面２５ｂ、第一出力配線板２８の第二主面２８ｂ）、封止樹脂５０の下面５０ａ）における熱分布の偏りを抑制することができる。
本実施形態の半導体装置１０によれば、電源配線板２４の複数の幅広部２４Ｂのそれぞれに配された半導体素子９１，９２，９３は出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向に直交する方向に間隔を空けて配列されて第一素子群を構成し、複数の出力配線板２８，２９，３０の幅広部２８Ｂ，２９Ｂ，３０Ｂのそれぞれに配された半導体素子９４，９５，９６は出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向に直交する方向に間隔を空けて配列されて第二素子群を構成している。第二素子群を構成する半導体素子９５，９６の中心が、出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向に直交する方向において第一素子群を構成する半導体素子９１，９２，９３のうちの２つの中心間に位置している。このため、第一電流経路７１，７３，７５及び第二電流経路７２，７４，７６をより単純化することができる。また、複数の半導体素子９１〜９６において発生した熱に基づく装置本体２０での熱分布の均等化を図ることができる。すなわち、装置本体２０における熱の集中を防止できると共に、半導体装置１０の放熱効率向上を図ることもできる。
本実施形態の半導体装置１０によれば、出力配線板２８，２９，３０の幅広部２８Ｂ，２９Ｂ，３０Ｂの第一主面２８ａ，２９ａ，３０ａに配された半導体素子９４，９５，９６と、グランド配線板２５，２６，２７とが接続子１０７，１０８，１０９で接続されている。このため、半導体素子９４，９５，９６で発生した熱を、接続子１０７，１０８，１０９を通じて、グランド配線板２５，２６，２７に効率よく伝えることができる。したがって、半導体装置１０の放熱効率を向上することができる。
本実施形態の半導体装置１０によれば、接続子１０１，１０２，１０３，１０７，１０８，１０９が、導電性を有する板材である。板材はボンディングワイヤと比較して電気抵抗が小さいため、半導体装置１０における電気的な損失を小さくできる。また、板材は、ボンディングワイヤと比較して熱伝導率が高いため、半導体装置１０の放熱効率の向上をさらに図ることができる。
本実施形態の半導体装置１０によれば、配線板には、ゲート配線板８１，８３，８５があり、端子には、電源配線板２４に接続された電源端子３１，３２，３３と、グランド配線板２５，２６，２７に接続されたグランド端子３７，３８，３９と、出力配線板２８，２９，３０に接続された出力端子３４，３５，３６と、ゲート配線板８１，８３，８５に接続されたゲート端子６１〜６６と、があり、電源端子３１，３２，３３、出力端子３４，３５，３６及びグランド端子３７，３８，３９の幅は、ゲート端子６１〜６６の幅よりも大きい。このため、半導体装置１０における電気的な損失を抑えながら、半導体装置１０のコンパクト化を図ることができる。電源端子３１，３２，３３、出力端子３４，３５，３６及びグランド端子３７，３８，３９には大電流が流れるため、これらの端子を幅広とすることで、これらの端子における電気抵抗を小さく抑えて、これらの端子における電気的な損失を抑制できる。一方、ゲート端子６１〜６６には小さい電流しか流れないため、これらの端子を幅狭としても、これらの端子における電気的な損失を抑えることができる。
本実施形態の半導体装置１０によれば、配線板には、電源配線板２４と、グランド配線板２５，２６，２７と、出力配線板２８，２９，３０と、があり、出力配線板２８，２９，３０は、直線方向に連続する幅狭部２８Ａ，２９Ａ，３０Ａと幅広部２８Ｂ，２９Ｂ，３０Ｂを有し、出力配線板２８，２９，３０の幅広部２８Ｂ，２９Ｂ，３０Ｂに半導体素子９４，９５，９６が配される。このため、出力配線板２８，２９，３０の幅広部２８Ｂ，２９Ｂ，３０Ｂに配された３つの半導体素子９１，９２，９３で発生した熱を、電源配線板２４全体で、均等に逃がすことができる。すなわち、放熱効率の向上を図ることができる。
本実施形態の半導体装置１０によれば、封止樹脂５０に電源配線板２４、出力配線板２８，２９，３０、グランド配線板２５，２６，２７の厚み方向に貫通する貫通孔５１，５１が形成されている。このため、貫通孔５１，５１を利用して半導体装置１０をネジ止めによって放熱部材に固定できる。この固定により、電源配線板２４、出力配線板２８，２９，３０、グランド配線板２５，２６，２７の第二主面（装置本体２０の下面）を図６に例示する放熱部材１５０に押し付けることができる。これにより、電源配線板２４、出力配線板２８，２９，３０、グランド配線板２５，２６，２７の第二主面と放熱部材１５０との接触を確保できるため、半導体素子９１〜９６で発生した熱を、これらの配線板の第二主面から放熱部材１５０に効率よく逃がすことができる。
また、貫通孔５１，５１は、封止樹脂５０における前記の直線方向に直交する方向の両端に形成されている。このため、図６に例示するように、電源配線板２４、出力配線板２８，２９，３０、グランド配線板２５，２６，２７の第二主面（装置本体２０の下面）と放熱部材１５０との面接触を確保できる。これにより、半導体素子９１〜９６で発生した熱を、これらの配線板の第二主面から放熱部材１５０に、さらに効率よく逃がすことができる。
本実施形態の半導体装置１０によれば、電源配線板２４、出力配線板２８，２９，３０、グランド配線板２５，２６，２７から延びる電源端子３１，３２，３３、出力端子３４，３５，３６、グランド端子３７，３８，３９の先端部は、これらの配線板の第一主面から突出するように、これらの配線板の厚み方向に延びている。このため、図６に示すように、半導体装置１０の下面が接触する放熱部材１５０から離れた位置において、半導体装置１０を回路基板１６０に接続することができる。
本実施形態の半導体装置１０によれば、電源配線板２４と出力配線板２８，２９，３０とがコンデンサ１２１，１２２，１２３によって接続され、出力配線板２８，２９，３０とグランド配線板２５，２６，２７とがコンデンサ１２４，１２５，１２６によって接続されている。半導体素子９１〜９６が、車載用電装品に搭載されるＭＯＦ−ＦＥＴやＩＧＢＴ等のスイッチング素子である場合、半導体素子９１〜９６のスイッチングにより電流が間欠的に流れる。半導体装置１０において、コンデンサ１２１〜１２６を設けることにより、半導体素子９１〜９６のスイッチング時の電圧変動を緩和させることができる。
［リードフレーム］
以下、本発明の一実施形態によるリードフレームについて、図面を参照して説明する。
図７に示すように、本実施形態のリードフレーム２００は、複数の配線板（電源配線板２４、グランド配線板２５，２６，２７、出力配線板２８，２９，３０、ゲート配線板８１〜８６）と、複数の端子（電源端子（リード）３１，３２，３３、出力端子（リード）３４，３５，３６、グランド端子（リード）３７，３８，３９、ゲート端子６１〜６６）とが一体に形成され、複数の端子が連結部（タイバー２０１，２０２と枠体部２０３）によって連結されている。
本実施形態では、図７に示すリードフレーム２００において、図１に示す半導体装置１０と同一の構成要素には、同一の符号を付して、それらの構成要素に関する説明を省略する。
連結部のうちタイバー２０１，２０２は、複数の端子の配列方向にわたって、複数の端子における複数の配線板近傍の部分を連結するように形成されている。
連結部のうち枠体部２０３は、複数の端子における複数の配線板とは反対側の部分と、タイバー２０１，２０２における複数の端子から離隔する部分とを連結し、複数の配線板と複数の端子を囲むように形成されている。
本実施形態のリードフレーム２００は、半導体装置１０用のリードフレームとして用いられる。
すなわち、本実施形態のリードフレーム２００は、半導体装置１０を構成する、複数の配線板（電源配線板２４、グランド配線板２５，２６，２７、出力配線板２８，２９，３０、ゲート配線板８１〜８６）と、複数の端子（電源端子（リード）３１，３２，３３、出力端子（リード）３４，３５，３６、グランド端子（リード）３７，３８，３９、ゲート端子６１〜６６）として用いられる。
本実施形態のリードフレーム２００によれば、上記複数の配線板と、上記複数の端子とが一体に形成され、複数の端子がタイバー２０１，２０２と枠体部２０３によって連結されている。このため、電源配線板２４の３つの幅広部２４Ｂの第一主面２４ａと、出力配線板２８，２９，３０の３つの幅広部２８Ｂ，２９Ｂ，３０Ｂの第一主面２８ａ，２９ａ，３０ａとに分けて、半導体素子９１〜９６を搭載することができる。これにより、半導体素子９１〜９６で発生した熱が一部分に偏ることがない半導体装置１０が得られる。
［半導体装置の製造方法］
次に、リードフレーム２００を用いて、半導体装置１０を製造する方法の一例について説明する。
半導体装置１０を製造する際には、はじめに、上記構成のリードフレーム２００を用意する（フレーム準備工程）。
次いで、図８に示すように、電源配線板２４の３つの幅広部２４Ｂの第一主面２４ａのそれぞれに、板状の半導体素子９１，９２，９３を搭載すると共に、出力配線板２８，２９，３０の３つの幅広部２８Ｂ，２９Ｂ，３０Ｂの第一主面２８ａ，２９ａ，３０ａのそれぞれに、板状の半導体素子９４，９５，９６を固定する（搭載工程）。
ここで、半導体素子９１〜９６は、上面９１ａ〜９６ａ（図１参照）及び下面（上面９１ａ〜９６ａとは反対側の面）に電極を有し、スイッチング素子等のように通電により発熱するものである。
搭載工程においては、半田等のように通電性を有する導電性接着剤を介して半導体素子９１〜９６の下面を、電源配線板２４の３つの幅広部２４Ｂの第一主面２４ａ及び出力配線板２８，２９，３０の３つの幅広部２８Ｂ，２９Ｂ，３０Ｂの第一主面２８ａ，２９ａ，３０ａに接合する。これにより、半導体素子９１〜９６が、電源配線板２４及び出力配線板２８，２９，３０に固定されると共に電気接続される。
次いで、図９及び図１０に示すように、接続子１０１，１０２，１０３の両端を、半導体素子９１，９２，９３の上面９１ａ，９２ａ，９３ａ及び出力配線板２８，２９，３０の３つの幅狭部２８Ａ，２９Ａ，３０Ａの第一主面（上面）２８ａ，２９ａ，３０ａに接合する（接続工程）。これにより、半導体素子９１，９２，９３と出力配線板２８，２９，３０とが電気接続される。
また、図９及び図１０に示すように、接続子１０４，１０５，１０６の両端を、半導体素子９１，９２，９３の上面９１ａ，９２ａ，９３ａ及びゲート配線板８２，８４，８６の上面に接合する（接続工程）。これにより、半導体素子９１，９２，９３とゲート配線板８２，８４，８６とが電気接続される。
また、図９，１０に示すように、接続子１０７，１０８，１０９の両端を、半導体素子９４，９５，９６の上面９４ａ，９５ａ，９６ａ及びグランド配線板２５，２６，２７の第一主面（上面）２５ａ，２６ａ，２７ａに接合する（接続工程）。これにより、半導体素子９４，９５，９６とグランド配線板２５，２６，２７とが電気接続される。
また、図９，１０に示すように、接続子１１０，１１１，１１２の両端を、半導体素子９４，９５，９６の上面９４ａ，９５ａ，９６ａ及びゲート配線板８１，８３，８５の上面に接合する（接続工程）。これにより、半導体素子９４，９５，９６とゲート配線板８１，８３，８５とが電気接続される。
次いで、図９〜１１に示すように、電源配線板２４、グランド配線板２５，２６，２７及び出力配線板２８，２９，３０の第二主面が露出するように（図２参照）、電源配線板２４、グランド配線板２５，２６，２７、出力配線板２８，２９，３０、ゲート配線板８１〜８６、半導体素子９１〜９６及び接続子１０１〜１１２を封止樹脂５０で封止する（封止工程）。
封止工程では、例えば、電源配線板２４、グランド配線板２５，２６，２７、出力配線板２８，２９，３０、ゲート配線板８１〜８６、半導体素子９１〜９６及び接続子１０１〜１１２を金型内に配置して、その金型内に樹脂を射出して所定形状の封止樹脂５０を形成するインサート成形を用いてもよい。また、例えば、電源配線板２４、グランド配線板２５，２６，２７、出力配線板２８，２９，３０、ゲート配線板８１〜８６、半導体素子９１〜９６及び接続子１０１〜１１２を型枠内に配し、これらを覆うように樹脂を滴下して所定形状の封止樹脂５０を形成するポッティングを用いてもよい。
封止工程において、図１０，１２に示すように、サポートピン３００を、リードフレーム２００を構成する複数の配線板（電源配線板２４、グランド配線板２５，２６，２７、出力配線板２８，２９，３０、ゲート配線板８１〜８６）の第一主面に押し付けることが好ましい。これにより、リードフレーム２００を構成する複数の配線板の第二主面が、封止樹脂５０を形成するための金型（又は型枠）４００に押し付けられる。
封止工程において、図１２に示すように、サポートピン３００を、リードフレーム２００を構成する電源配線板２４の幅狭部２４Ａと幅広部２４Ｂとの境界部分（図１０に示す押付位置２１１）と、出力配線板２８，２９，３０の幅狭部２８Ａ，２９Ａ，３０Ａと幅広部２８Ｂ，２９Ｂ，３０Ｂとの境界部分（図１０に示す押付位置２１２）とに押し付けることがより好ましい。
封止工程後の状態においては、複数の配線板（電源配線板２４、グランド配線板２５，２６，２７、出力配線板２８，２９，３０、ゲート配線板８１〜８６）の間、及び複数の端子の間にも封止樹脂５０が充填されている。また、電源配線板２４及びグランド配線板２５，２６，２７とタイバー２０１との間にも封止樹脂５０が充填されている。出力配線板２８，２９，３０とタイバー２０２との間にも封止樹脂５０が充填されている。すなわち、上記の複数の端子のうち、タイバー２０１，２０２よりも上記の複数の配線板側の部分が封止樹脂５０で封止されている。
また、封止工程において前述したサポートピン３００を用いた場合、封止工程後の状態では、例えば、図１１に示すように、封止樹脂５０に、前述したサポートピン３００によるピン穴５２，５３が形成されている。
タイバー２０１，２０２、枠体部２０３、及び上記の複数の端子のうち、タイバー２０１，２０２よりも外側の部分は、封止樹脂５０の外側に位置している。また、電源配線板２４、グランド配線板２５，２６，２７及び出力配線板２８，２９，３０の第二主面が、封止樹脂５０によって封止されずに外方に露出している。
次いで、図１３に示すように、タイバー２０１，２０２及び枠体部２０３を、電源端子３１，３２，３３、出力端子３４，３５，３６、グランド端子３７，３８，３９及びゲート端子６１〜６６から切り落とす（切断工程）。
この切断工程を実施することで、電源端子３１，３２，３３、出力端子３４，３５，３６、グランド端子３７，３８，３９及びゲート端子６１〜６６は互いに電気的に分離されることになる。
最後に、図１４に示すように、電源端子３１，３２，３３、出力端子３４，３５，３６、グランド端子３７，３８，３９及びゲート端子６１〜６６を折り曲げる（折曲工程）ことで、半導体装置１０の製造が完了する。折曲工程後の状態において、電源端子３１，３２，３３、出力端子３４，３５，３６、グランド端子３７，３８，３９及びゲート端子６１〜６６の各先端部は、電源配線板２４の第一主面２４ａ、グランド配線板２５，２６，２７の第一主面２５ａ，２６ａ，２７ａ及び出力配線板２８，２９，３０の第一主面２８ａ，２９ａ，３０ａに対して垂直に延びている。
本実施形態の半導体装置の製造方法によれば、リードフレーム２００を構成する配線板の第二主面が露出するように、リードフレーム２００及び半導体素子９１〜９６を樹脂で封止する封止工程を有する。このため、半導体素子９１〜９６で発生した熱を熱伝導率の高い配線板によって、その第一主面から第二主面まで伝えることができ、半導体素子９１〜９６の熱を効率よく外部に逃がすことができる半導体装置１０を製造することができる。
本実施形態の半導体装置の製造方法によれば、封止工程において、サポートピン３００を配線板の第一主面に押し付ける。これにより、封止工程においてリードフレーム２００を構成する複数の配線板（電源配線板２４、グランド配線板２５，２６，２７、出力配線板２８，２９，３０、ゲート配線板８１〜８６）の第二主面が樹脂によって覆われることを抑制できる。すなわち、複数の配線板の第二主面を露出させることができる。
本実施形態の半導体装置の製造方法によれば、封止工程において、サポートピン３００を、リードフレーム２００を構成する電源配線板２４の幅狭部２４Ａと幅広部２４Ｂとの境界部分（図１０に示す押付位置２１１）と、出力配線板２８，２９，３０の幅狭部２８Ａ，２９Ａ，３０Ａと幅広部２８Ｂ，２９Ｂ，３０Ｂとの境界部分（図１０に示す押付位置２１２）とに押し付ける。これにより、リードフレーム２００を構成する複数の配線板を、封止樹脂５０を形成するための金型（又は型枠）４００により安定に仮固定することができる。
１０ 半導体装置
２０ 装置本体
２１，２２，２３ 装置単位
２４ 電源配線板
２５，２６，２７ グランド配線板
２８，２９，３０ 出力配線板
３１，３２，３３ 電源端子
３４，３５，３６ 出力端子
３７，３８，３９ グランド端子
４１，４２，４３ 回路ユニット
５０ 封止樹脂
５１ 貫通孔
５２，５３ ピン穴
６１，６２，６３，６４，６５，６６ ゲート端子
７１，７３，７５ 第一電流経路
７２，７４，７６ 第二電流経路
８１，８２，８３，８４，８５，８６ ゲート配線板
９１，９２，９３，９４，９５，９６ 半導体素子
１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８，１０９，１１０，１１１，１１２ 接続子
１２１，１２２，１２３，１２４，１２５，１２６ コンデンサ
１５０ 放熱部材
１６０ 回路基板
２００ リードフレーム
２０１，２０２ タイバー
２０３ 枠体部
２１１，２１２ 押付位置

Claims (14)

  1. 互いに間隔を空けて配された複数の配線板と、
    前記配線板の第一主面に配されて、前記配線板に電気接続される半導体素子と、
    前記配線板に電気接続される端子と、
    前記配線板の第二主面が露出するように、前記配線板、前記半導体素子を封止する樹脂と、
    を備え、
    前記配線板には、電源配線板と、グランド配線板と、出力配線板と、があり、
    前記電源配線板は、直線方向に連続する幅狭部と幅広部を有し、
    前記電源配線板の幅広部に前記半導体素子が配され、
    前記樹脂は、前記電源配線板の前記幅狭部と前記幅広部との境界部分と、前記出力配線板の前記幅狭部と前記幅広部との境界部分とにピン穴を有する、
    ことを特徴とする半導体装置。
  2. 前記複数の配線板と前記端子が一体に形成されたことを特徴とする請求項１に記載の半導体装置。
  3. 前記電源配線板は、前記幅狭部及び前記幅広部を複数有することを特徴とする請求項１に記載の半導体装置。
  4. 前記電源配線板の幅広部の第一主面に配された半導体素子と、前記出力配線板の幅狭部とが接続子で接続されている請求項１又は３に記載の半導体装置。
  5. 前記出力配線板は、前記直線方向に連続する幅狭部と幅広部を有し、
    前記出力配線板の幅広部に前記半導体素子が配され、
    前記電源配線板の幅狭部は、前記出力配線板の幅広部に向かい合うように配され、
    前記電源配線板の幅広部は、前記出力配線板の幅狭部に向かい合うように配されることを特徴とする請求項１、３、及び４のいずれか１項に記載の半導体装置。
  6. 前記電源配線板の複数の前記幅広部のそれぞれに配された半導体素子は前記直線方向に間隔を空けて配列されて第一素子群を構成し、
    複数の前記出力配線板の前記幅広部のそれぞれに配された半導体素子は前記直線方向に間隔を空けて配列されて第二素子群を構成し、
    前記第二素子群を構成する前記半導体素子の中心が、前記直線方向において前記第一素子群を構成する２つの前記半導体素子の中心間に位置していることを特徴とする請求項５に記載の半導体装置。
  7. 前記出力配線板の幅広部の第一主面に配された半導体素子と、前記グランド配線板とが接続子で接続されたことを特徴とする請求項５又は６に記載の半導体装置。
  8. 前記配線板には、ゲート配線板があり、
    前記端子には、前記電源配線板に接続された電源端子と、前記グランド配線板に接続されたグランド端子と、前記出力配線板に接続された出力端子と、前記ゲート配線板に接続されたゲート端子と、があり、
    前記電源端子、前記出力端子及び前記グランド端子の幅は、前記ゲート端子の幅よりも大きいことを特徴とする請求項１、及び３から７のいずれか１項に記載の半導体装置。
  9. 前記配線板には、電源配線板と、グランド配線板と、出力配線板と、があり、
    前記出力配線板は、直線方向に連続する幅狭部と幅広部を有し、
    前記出力配線板の幅広部に前記半導体素子が配されることを特徴とする請求項１から８のいずれか１項に記載の半導体装置。
  10. 前記樹脂に前記配線板の厚み方向に貫通する貫通孔が形成され、
    前記貫通孔は、前記樹脂における前記直線方向の両端に形成されていることを特徴とする請求項１、及び３から９のいずれか１項に記載の半導体装置。
  11. 前記樹脂に前記配線板の厚み方向に貫通する貫通孔が形成されていることを特徴とする請求項１から１０のいずれか１項に記載の半導体装置。
  12. 前記配線板から延びる前記端子の先端部は、前記配線板の第一主面から突出するように前記配線板の厚み方向に延びていることを特徴とする請求項１から１１のいずれか１項に記載の半導体装置。
  13. 前記複数の配線板のうち互いに隣り合う配線板は、コンデンサによって接続されていることを特徴とする請求項１から１２のいずれか１項に記載の半導体装置。
  14. 複数の配線板と複数の端子とが一体に形成され、前記複数の端子が連結部によって連結されたリードフレームを準備するフレーム準備工程と、
    前記リードフレームの第一主面に半導体素子を固定する搭載工程と、
    前記半導体素子と、前記配線板のうち前記半導体素子が設けられていない部分とを電気接続する接続工程と、
    前記リードフレームの第二主面が露出するように、前記リードフレーム及び前記半導体素子を樹脂で封止する封止工程と、
    前記リードフレームの連結部を切り落とす切断工程と、
    を備え、
    前記配線板には、電源配線板と、グランド配線板と、出力配線板と、があり、
    前記電源配線板は、直線方向に連続する幅狭部と幅広部を有し、
    前記出力配線板は、前記直線方向に連続する幅狭部と幅広部を有し、
    前記封止工程において、サポートピンを、前記電源配線板の前記幅狭部と前記幅広部との境界部分と、前記出力配線板の前記幅狭部と前記幅広部との境界部分とに押し付ける、
    ことを特徴とする半導体装置の製造方法。
JP2016575686A 2016-03-11 2016-03-11 半導体装置及びその製造方法 Active JP6275292B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/057762 WO2017154198A1 (ja) 2016-03-11 2016-03-11 半導体装置及びその製造方法、リードフレーム

Publications (2)

Publication Number Publication Date
JP6275292B1 true JP6275292B1 (ja) 2018-02-07
JPWO2017154198A1 JPWO2017154198A1 (ja) 2018-03-29

Family

ID=58670271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016575686A Active JP6275292B1 (ja) 2016-03-11 2016-03-11 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US10490490B2 (ja)
JP (1) JP6275292B1 (ja)
CN (1) CN107534025B (ja)
NL (1) NL2018490B1 (ja)
WO (1) WO2017154198A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111406311A (zh) * 2017-11-10 2020-07-10 新电元工业株式会社 电子模块以及电子模块的制造方法
WO2019092841A1 (ja) * 2017-11-10 2019-05-16 新電元工業株式会社 電子モジュール
CN110859055B (zh) * 2018-06-08 2022-08-02 新电元工业株式会社 半导体模块
US11462974B2 (en) 2018-06-08 2022-10-04 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module
JPWO2019234911A1 (ja) * 2018-06-08 2020-06-18 新電元工業株式会社 半導体モジュール
CN113302736B (zh) * 2019-01-21 2024-01-02 罗姆股份有限公司 半导体模块和ac/dc转换器组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003923A (ja) * 1998-06-16 2000-01-07 Hitachi Ltd 半導体装置の樹脂封止方法及びその樹脂封止装置
JP2012249457A (ja) * 2011-05-30 2012-12-13 Denso Corp 半導体モジュール、及び、それを用いた駆動装置
JP2013051376A (ja) * 2011-08-31 2013-03-14 Denso Corp 電子装置の製造方法
WO2014174573A1 (ja) * 2013-04-22 2014-10-30 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3854957B2 (ja) 2003-10-20 2006-12-06 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP5099243B2 (ja) 2010-04-14 2012-12-19 株式会社デンソー 半導体モジュール
US20130015567A1 (en) * 2010-10-21 2013-01-17 Panasonic Corporation Semiconductor device and production method for same
US9129949B2 (en) 2011-02-09 2015-09-08 Mitsubishi Electric Corporation Power semiconductor module
EP2677539B1 (en) 2011-02-15 2017-07-05 Panasonic Intellectual Property Management Co., Ltd. Process for manufacture of a semiconductor device
JP2012182250A (ja) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd 半導体装置
JP6363825B2 (ja) 2013-07-29 2018-07-25 新電元工業株式会社 半導体装置及びリードフレーム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003923A (ja) * 1998-06-16 2000-01-07 Hitachi Ltd 半導体装置の樹脂封止方法及びその樹脂封止装置
JP2012249457A (ja) * 2011-05-30 2012-12-13 Denso Corp 半導体モジュール、及び、それを用いた駆動装置
JP2013051376A (ja) * 2011-08-31 2013-03-14 Denso Corp 電子装置の製造方法
WO2014174573A1 (ja) * 2013-04-22 2014-10-30 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US10490490B2 (en) 2019-11-26
CN107534025A (zh) 2018-01-02
CN107534025B (zh) 2020-03-17
NL2018490B1 (en) 2017-11-16
JPWO2017154198A1 (ja) 2018-03-29
WO2017154198A1 (ja) 2017-09-14
NL2018490A (en) 2017-09-20
US20180108600A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
JP6275292B1 (ja) 半導体装置及びその製造方法
KR100735852B1 (ko) 반도체 장치
JP6673012B2 (ja) 半導体装置およびその製造方法
CN107925216A (zh) 激光部件及其制造方法
JP5378683B2 (ja) 回路装置およびその製造方法
JP2010532091A (ja) 電子モジュールおよび電子モジュールの製造方法
JP6277292B1 (ja) 半導体装置及びリードフレーム
JP2015056638A (ja) 半導体装置およびその製造方法
JP4614107B2 (ja) 半導体装置
JP2020519027A (ja) 半導体モジュール
US20240040702A1 (en) Power semiconductor device
JP5564369B2 (ja) リードフレーム、半導体装置及びその製造方法
WO2022004332A1 (ja) 回路構成体
JP2005191147A (ja) 混成集積回路装置の製造方法
JP6236553B1 (ja) 半導体装置
JP2013143519A (ja) 接続子および樹脂封止型半導体装置
JP4261213B2 (ja) 回路構成体の製造方法
JP2014053449A (ja) 半導体装置、半導体装置の製造方法
JP2004153243A (ja) 電力用半導体装置
CN117012743A (zh) 电子器件组件
JP2015216148A (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180109

R150 Certificate of patent or registration of utility model

Ref document number: 6275292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150